专利名称：固态成像装置及其制造方法
技术领域：
本发明涉及电荷耦合元件(CCDCharge Coupled Device)等固态成像装置及其制造方法，尤其是关于多个栅电极按一定间隔而配置的固态成像装置及其制造方法。
背景技术：
我们所熟知的是现有的用于图像传感器中的电荷耦合元件(CCD)。在这种电荷耦合元件中，单层栅电极构造的电荷耦合元件与双层栅电极构造的电荷耦合元件已经为大家所知。此外，双层栅电极构造的电荷耦合元件已经在特开平11-204776号公报中公开。在单层栅电极构造的电荷耦合元件中，通常利用光刻(lithography)技术使形成栅电极的膜图形化而形成栅电极构造。因此，这种方法很难使栅电极之间的间隔小于光刻技术的极限最小尺寸。
而在电荷耦合元件中，通过缩小邻接的栅电极之间的间隔，则可以提高电荷的传送效率。此外，通过缩小邻接的栅电极之间的间隔，则可以扩大栅电极的面积，因此，可以增大储存电子区域的面积。于是，饱和电荷量增加，这样就可以获得噪声较小的信号。在现有的普通单层栅电极构造的电荷耦合元件中，如上所述，由于很难使栅电极之间的间隔小于光刻的极限最小尺寸，因此，在进一步提高电荷传送效率的同时，很难获得噪声较小的信号。
而在现有的双层栅电极构造的电荷耦合元件中，通过绝缘膜使一个栅电极与另一个栅电极重叠。因此，如果位于第1电极层与第2电极层之间的绝缘膜的厚度小于光刻的极限最小尺寸，则栅电极之间的间隔可能小于光刻的极限最小尺寸。
图11是现有的双层栅电极构造的电荷耦合元件的结构截面图。参照图11，在现有的双层栅电极构造的元件中，在半导体基片101上形成栅极绝缘膜102。在栅极绝缘膜102上，以一定的间隔形成第1栅电极103。以覆盖第1栅电极103的表面与侧面的方式形成绝缘膜104。而在位于第1栅电极103之间的栅极绝缘膜102上形成第2栅电极105。此第2栅电极105的两个端部，通过绝缘膜104与第1栅电极103重叠。
图11所示的现有的双层栅电极构造的电荷耦合元件(CCD)中，通过形成厚度小于光刻极限最小尺寸的绝缘膜104，则可以使第1栅电极103与第2栅电极105之间的间隔小于光刻的极限最小尺寸。这样，就可以提高电荷的传送效率。此外，由于可以使第1栅电极103与第2栅电极105之间的间隔小于光刻的极限最小尺寸，因此，可以增大第1栅电极103与第2栅电极105的面积。于是，由于储存电子区域的面积随之相应增加，所以饱和电荷量增多，这样就可以获得噪声较小的信号。
但是，在图11所示的现有的双层栅电极构造的电荷耦合元件(CCD)中，第2栅电极105具有通过厚度较小的绝缘膜104而与第1栅电极103重叠的构造，由此，具有使第1栅电极103与第2栅电极105之间的寄生电容增大的问题。因此，当通过向第1栅电极103与第2栅电极105施加规定电压使其驱动时，由于存在大量的寄生电容，上升至规定电压的电荷量(电流)增多。这样，由于流经具有额定电阻的第1栅电极103与第2栅电极105的电流增多，因此具有会相应地增加耗电量的问题。
发明内容
本发明的一个目的在于提供一种固态成像装置，通过缩小邻接的栅电极之间的间隔而提高电荷的传送效率，在获得噪声较小的信号的同时，通过降低寄生电容可以降低耗电量。
本发明的另一个目的在于提供一种固态成像装置的制造方法，通过这种方法可以很容易地制造一种固态成像装置，在这种固态成像装置中，通过缩小邻接的栅电极之间的间隔而提高电荷的传送效率，在获得噪声较小的信号的同时，通过降低寄生电容可以降低耗电量。
本发明的第1方面的固态成像装置具有形成于半导体基片上的栅极绝缘膜、形成于栅极绝缘膜上的实质上具有平坦表面的第1栅电极、通过厚度小于光刻极限最小尺寸的绝缘膜而在栅极绝缘膜上形成的第2栅电极，它与第1栅电极邻接而非重叠。
如上所述，在此第1方面的固态成像装置中，通过厚度小于光刻极限最小尺寸的绝缘膜，按照与第1栅电极邻接的方式设置第2栅电极，这样就可以使邻接的第1栅电极与第2栅电极之间的间隔小于光刻的极限最小尺寸，因此，可以提高电荷的传送效率。此外，由于可以使邻接的栅电极之间的间隔小于光刻的极限最小尺寸，这样，就能够相应地扩大栅电极的面积，因此可以增加储存电子区域的面积。这样，由于饱和电荷量增加，于是就可以获得噪声较小的信号。此外，按照与第1栅电极邻接而非重叠的方式设置第2栅电极，这样就可以抑制第1栅电极与第2栅电极之间的寄生电容增加。这样，当向第1栅电极与第2栅电极施加规定电压使其驱动时，就可以抑制由于存在大量的寄生电容而使上升至规定电压的电荷量(电流)增多。这样，由于可以减少通过具有额定电阻的第1栅电极与第2栅电极的电流，因此，可以相应地降低耗电量。于是，在第1方面中可以获得一种固态成像装置，它不仅能够提高电荷传送效率，而且在获得噪声较小的信号的同时，还可以降低耗电量。
在上述第1方面的固态成像装置中，绝缘膜优选具有热氧化膜。如果采用此结构，通过使热氧化膜的厚度小于光刻的极限最小尺寸，就可以很容易地使邻接的第1栅电极与第2栅电极之间的间隔小于光刻的极限最小尺寸。
在上述第1方面的固态成像装置中，第2栅电极实质具有平坦的上面。如果采用这种结构，不仅第1栅电极，而且第2栅电极的上面也变得平坦，因此可以使元件的表面平坦。此时，第1栅电极的上面与第2栅电极的上面优选具有实质相同的高度。如果采用这种结构就可以使元件的表面更加平坦。此外，此时绝缘膜的上面优选具有与第1栅电极的上面及第2栅电极的上面实质相同的高度。如果采用这种结构，则可以使整个元件的表面变得平坦。
在上述第1方面的固态成像装置中，栅极绝缘膜优选在其至少一部分上具有氧化抑制功能的绝缘膜。与未设置氧化抑制功能的绝缘膜的情况相比，如果采用这种结构，当在第1栅电极的侧面进行热氧化形成热氧化膜时，则可以抑制半导体基片被氧化。
在上述第1方面的固态成像装置中，栅极绝缘膜也可以包括第1栅极绝缘膜和形成于前述第1栅极绝缘膜上的第2栅极绝缘膜。此时，第1栅极绝缘膜与第2栅极绝缘膜中的至少一个优选具有氧化抑制功能。如果采用这种结构，就可以很容易地获得具有氧化抑制功能的栅极绝缘膜。
本发明的第2方面的固态成像装置的制造方法包括以下工序在半导体基片上形成栅极绝缘膜的工序；在栅极绝缘膜上，按照一定的间隔形成多个实质上具有平坦上面的第1栅电极的工序；在第1栅电极的侧面形成绝缘膜的工序；以填入第1栅电极之间区域的方式，层积第2栅电极层之后，进行研磨除去第2栅电极层的多余的层积部分，然后通过绝缘膜，按照与第1栅电极邻接而非重叠的方式形成第2栅电极的工序。
如上所述，在第2方面的固态成像装置的制造方法中，在第1栅电极的侧面形成绝缘膜之后，以填入第1栅电极之间区域的方式，层积第2栅电极层，通过进行研磨除去层积第2栅电极层而产生的多余层积部分，然后通过绝缘膜形成与第1栅电极邻接的第2栅电极。这样，如果使上述绝缘膜的厚度小于光刻的极限最小尺寸，则可以使邻接的第1栅电极与第2栅电极之间的间隔小于光刻的极限最小尺寸，从而可以提高电荷的传送效率。此外，通过使邻接的栅电极之间的间隔小于光刻的极限最小尺寸，由于可以相应地增大栅电极的面积，于是就可以增大储存电子区域的面积。这样，由于饱和电荷量增加，因此可以获得噪声较小的信号。此外，按照与第1栅电极邻接而非重叠的方式形成第2栅电极，这样就可以抑制第1栅电极与第2栅电极之间寄生电容增加。于是，当向第1栅电极与第2栅电极施加规定电压使其驱动时，就可以抑制由于存在大量的寄生电容而使上升至规定电压的电荷量(电流)增多。这样，由于可以减少通过具有规定电阻的第1栅电极与第2栅电极的电流，因此，可以相应地降低耗电量。这样就可以很容易制造固态成像装置，它不仅可以提高电荷的传送效率，而且在获得噪声较小的信号的同时，还可以降低耗电量。
在上述第2方面的固态成像装置的制造方法中，形成第2栅电极的工序优选包括，以填入第1栅电极之间区域的方式层积第2栅电极层的工序，该第2栅电极具有与第1栅电极实质相同的厚度。如果采用这种结构，进行研磨除去第2栅电极层的多余的层积部分，然后形成与第1栅电极厚度相同的第2栅电极。
在上述第2方面的固态成像装置的制造方法中，形成第2栅电极的工序优选包括以下工序通过研磨除去第2栅电极层的多余的层积部分，形成实质上具有平坦上面的第2栅电极层的工序。如果采用这种结构，不仅第1栅电极，而且第2栅电极的上面也变得平坦，因此，可以使元件的表面变得平坦。此时，形成第2栅电极的工序优选包括通过研磨除去第2栅电极层的多余的层积部分，形成与第1栅电极的上面实质上具有相同高度的上面的第2栅电极的工序。如果采用这种结构，就可以使第1栅电极与第2栅电极具有平坦的表面，而且具有相同的高度，因此，可以使元件表面更加平坦。
上述第2方面的固态成像装置的制造方法，优选在形成第2栅电极工序之前，还具有在第1栅电极上形成研磨阻止膜的工序。形成第2栅电极的工序包括把研磨阻止膜作为阻止膜，通过对第2栅电极层的多余的层积部分进行研磨，通过绝缘膜形成与第1栅电极邻接而非重叠的第2栅电极的工序。如果采用这种构造，就可以很容易地形成与第1栅电极邻接而非重叠的第2栅电极。
在上述第2方面的固态成像装置的制造方法中，在第1栅电极的侧面形成绝缘膜的工序优选包括通过对第1栅电极的侧面进行热氧化，从而在第1栅电极的侧面形成热氧化膜的工序。如果采用这种结构，通过形成厚度小于光刻的极限最小尺寸的热氧化膜，就可以很容易地使邻接的第1栅电极与第2栅电极之间的间隔小于光刻的极限最小尺寸。此时，形成热氧化膜的工序优选包括形成厚度小于光刻极限最小尺寸的热氧化膜的工序。
在上述包括形成热氧化膜工序的固态成像装置的制造方法中，形成栅极绝缘膜的工序优选包括在至少一部分上具有氧化抑制功能的绝缘膜的工序。与未设置氧化抑制功能的绝缘膜的情况相比，如果采用这种结构，当在第1栅电极的侧面进行热氧化形成热氧化膜时，则可以抑制半导体基片被氧化。
在上述第2方面的固态成像装置的制造方法中，形成栅极绝缘膜的工序也可以包括以下工序形成第1栅极绝缘膜的工序；以及在第1栅极绝缘膜上形成第2栅极绝缘膜的工序。此时，优选第1栅极绝缘膜与第2栅极绝缘膜中的至少一个具有氧化抑制功能。如果采用这种结构，就可以很容易地形成具有氧化抑制功能的栅极绝缘膜。
在上述第2方面的固态成像装置的制造方法中，形成第2栅电极工序之前，还具有至少把第1栅电极作为掩膜，通过向半导体基片离子注入杂质，在形成第2栅电极区域的下方的半导体基片上形成自我调整的杂质区域的工序。这种结构有别于把保护膜作为掩膜而形成杂质区域的情况，如果采用这种结构，则可以防止形成杂质的区域出现偏差。这样，由于可以防止因形成杂质的区域出现偏差而导致电荷的传送效率降低，因此可以很容易地形成具有良好电荷传送效率的固态成像装置。
在包括上述形成杂质区域工序的固态成像装置的制造方法中，形成杂质区域的工序也可以包括，把第1栅电极与绝缘膜作为掩膜，向半导体基片离子注入杂质的工序。如果采用这种结构，就可以只在形成第2栅电极区域的下方形成杂质区域。
在包括上述形成杂质区域工序的固态成像装置的制造方法中，形成杂质区域的工序也可以包括以下两个工序以覆盖形成第2栅电极的部分区域的方式而形成掩膜层的工序，以及把第1栅电极与掩膜层作为掩膜，向半导体基片离子注入杂质的工序。如果采用这种结构，就可以只在与第2栅电极对应的规定区域形成杂质区域。
图1是本发明的一实施方式中电荷耦合元件的截面图。
图2～图8是说明图1所示的一实施方式中电荷耦合元件的制造工艺的截面图。
图9是本发明的一实施方式的第1变形例中电荷耦合元件的截面图。
图10是本发明的一实施方式的第2变形例中电荷耦合元件的截面图。
图11是表示现有的双层栅电极结构的电荷耦合元件的截面图。
具体实施例方式
下面参照附图对本发明的具体实施方式
进行说明。
参照图1，在本实施方式中，对适用于两相驱动的电荷耦合元件的情况进行说明。
本实施方式中的电荷耦合元件中，如图1所示，在硅基片1上形成厚度约为10nm～50nm的氧化硅膜(SiO2膜)2a。在氧化硅膜2a上形成厚度约为30nm～100nm的氮化硅膜(SiN膜)2b。通过氧化硅膜2a与氮化硅膜2b构成栅极绝缘膜2。此外，硅基片1是本发明的一例“半导体基片”，氮化硅膜2b是本发明的一例“具有氧化抑制功能的绝缘膜”。
此处，在本实施方式中，栅极绝缘膜2上形成第1栅电极3与第2栅电极5，它们通过热氧化膜4相互邻接。另外，第2栅电极5按照与第1栅电极3邻接而非重叠的方式设置。第1栅电极3由厚度约为40nm～80nm的多晶硅膜构成，同时，它实质上具有平坦的上面。此外，第2栅电极5由实质厚度与第1栅电极3相同的多晶硅膜构成，而且它实质上具有平坦的上面。而第1栅电极3的上面与第2栅电极5的上面，实质上具有相同的高度。此外，热氧化膜4的上面具有与第1栅电极3的上面和第2栅电极5的上面实质相同的高度。此外，热氧化膜4是通过对由多晶硅膜构成的第1栅电极3的侧面进行热氧化而形成，同时，它的厚度(约20nm～100nm)小于光刻的极限最小尺寸。此外，热氧化膜4是本发明的一例“绝缘膜”。
此外，在本实施方式中，在位于第2栅电极5下方的硅基片1的表面上形成杂质区域6。
此外，以覆盖整个表面的方式形成由氧化硅膜构成的层间绝缘膜(图中未示)，同时，在该层间绝缘膜上形成直达第1栅电极3与第2栅电极5的接触孔(图中未示)。通过这个接触孔使第1栅电极3及第2栅电极5与上层配线(图中未示)连接。
此外，本实施方式中的电荷耦合元件(CCD)中，以第1栅电极3及第2栅电极5作为一组，把两相各异的电压(Φ1、Φ2)分别施加给两组，以这种方式进行电荷传送。
如上所述，在本实施方式中，通过厚度比光刻的极限最小尺寸还薄的热氧化膜4，按照与第1栅电极3邻接的方式设置第2栅电极5，这样，就可以使邻接的第1栅电极3与第2栅电极5之间的间隔小于光刻的极限最小尺寸，因此，可以提高电荷的传送效率。此外，由于可以使邻接的第1栅电极3与第2栅电极5之间的间隔小于光刻的极限最小尺寸，这样，就能够相应地扩大第1栅电极3与第2栅电极5的面积。由于储存电子区域的面积增大，所以饱和电荷量增加，于是就可以获得噪声较小的信号。
此外，如上所述，在本实施方式中，按照与第1栅电极3邻接而非重叠的方式设置第2栅电极5，这样就可以抑制第1栅电极3与第2栅电极5之间寄生电容增加。于是，当向第1栅电极3与第2栅电极5施加规定电压使其驱动时，就可以抑制由于存在大量的寄生电容，而导致上升至规定电压的电荷量(电流)增多。这样，由于可以减少通过具有额定电阻的第1栅电极3与第2栅电极5的电流，因此，可以相应地降低耗电量。
此外，在实施方式中，在栅极绝缘膜2的上部设置具有氧化抑制功能的氮化硅膜2b，这样，在后述的制造工艺中，就可以抑制在第1栅电极3的侧面进行热氧化而形成热氧化膜4时，栅极绝缘膜2之下的硅基片1被氧化。
接着，参照图1～图7对本实施方式中电荷耦合元件的制造工艺进行说明。
首先，在大约850℃～1050℃的温度条件下对硅基片1进行热处理，在硅基片1的表面形成厚度约为10nm～50nm的氧化硅膜2a。然后在大约600℃～800℃的温度条件下，利用低压气相沉积法(Low PresureChemical Vapor DepositionLPCVD)形成厚度大约为30nm～100nm的氮化硅膜2b。于是就形成由氧化硅膜2a与氮化硅膜2b构成的栅极绝缘膜2。
之后，使用化学气相沉积法(CVD法)形成厚度大约为40nm～80nm的多晶硅膜3a。利用低压气相沉积法，在多晶硅膜3a上形成厚度大约为5nm～20nm的氮化硅膜7。氮化硅膜7在后述的化学机械抛光技术CMP(Chemical Mechanical Polishing)工序中用作阻止膜。此外，此氮化硅膜7是本发明的一例“研磨阻止膜”。然后在氮化硅膜7上的规定区域形成保护膜8。
把保护膜8作为掩膜，通过对氮化硅膜7及多晶硅膜3a进行蚀刻，从而形成由图3所示的图形化多晶硅膜构成的第1栅电极3与氮化硅膜7。
接着，如图4所示，在大约750℃～900℃的温度条件下，在O2或者H2O气体中进行热氧化，从而在第1栅电极3的侧面形成热氧化膜4。此热氧化膜4的厚度(大约20nm～100nm)小于光刻的极限最小尺寸。形成此热氧化膜4时，通过构成栅极绝缘膜2上层的氮化硅膜2b，就可以防止栅极绝缘膜2之下的硅基片1被氧化。
接着，如图5所示，把第1栅电极3、氮化硅膜7及热氧化膜4作为掩膜，通过向硅基片1离子注入杂质，从而形成p型或n型的杂质区域6。通过形成此杂质区域6，就可以区分杂质区域6的电位与未形成杂质区域6的第1栅电极3下方区域的电位。这样，就可以使邻接的第1栅电极3与第2栅电极5(参照图1)下方的区域作为电位互不相同的区域。于是，通过两相的电压Φ1与Φ2就可以驱动电荷耦合元件。此外，作为离子注入条件，在注入能量约为60keV～120keV、剂量约为1×1011cm-3～1×1012cm-3的条件下注入硼(B)。这样就在硅基片1的表面形成注入深度大约为130nm～270nm的杂质区域6。
然后，利用CVD法以覆盖整个表面的方式，形成厚度大约为40nm～80nm的多晶硅膜5a。此外，此多晶硅膜5a是本发明的一例“第2栅电极层”。此处，层积多晶硅膜5a，使位于该多晶硅膜5a的杂质区域6上方的部分的厚度t2，实质上与第1栅电极3的厚度t1相同。之后使用多晶硅膜用的浆液，并利用CMP法，通过研磨除去多晶硅膜5a上多余的层积部分。此时，氮化硅膜7具有研磨阻止的作用。
此外，位于多晶硅膜5a的热氧化膜4附近的多余的层积部分5b，也通过多晶硅膜用的浆液作用而研磨得平坦，这样，如图7所示，它的实质厚度与第1栅电极3的厚度相同，同时，形成由具有平坦上面的多晶硅膜构成的第2栅电极5。此外，第1栅电极3与第2栅电极5，通过厚度(大约20nm～100nm)小于光刻的极限最小尺寸的热氧化膜4，按照第2栅电极5与第1栅电极3邻接而非重叠的方式形成。然后，通过使用磷酸的湿蚀刻除去位于第1栅电极3上的氮化硅膜7，这样就可以获得图8所示的形状。
根据上述方法，则形成本实施方式中的电荷耦合元件。在其整个表面上形成层间绝缘膜(图中未示)之后，在该层间绝缘膜上形成直达第1栅电极3与第2栅电极5的接触孔(图中未示)。接着，通过该接触孔使第1栅电极3与第2栅电极5与上层配线(图中未示)电气连接。
如上所述，本实施方式的制造工艺中，在第1栅电极3的侧面形成厚度小于光刻极限最小尺寸的热氧化膜4之后，以填入第1栅电极3之间区域的方式层积多晶硅膜5a，再利用CMP法除去多晶硅膜5a上多余的层积部分，这样就可以很容易地形成第2栅电极5，它与第1栅电极3邻接而非重叠。这样就可以抑制第1栅电极与第2栅电极之间寄生电容增加。于是，当向第1栅电极与第2栅电极施加规定电压使其驱动时，就可以抑制由于存在大量的寄生电容，而导致上升至规定电压的电荷量(电流)增多。这样，由于可以减少通过具有额定电阻的第1栅电极与第2栅电极的电流，因此，可以相应地降低耗电量。此外，由于可以使邻接的第1栅电极3与第2栅电极5之间的间隔小于光刻的极限最小尺寸，这样不但可以提高传送效率，而且可以很容易形成电荷耦合元件，而通过这种电荷耦合元件可以获得噪声较小的信号。
如上所述，如果按照本实施方式的制造工艺，不仅可以提高电荷的传送效率，而且在获得噪声较小的信号的同时，还可以很容易制造电荷耦合元件，而使用这种电荷耦合元件可以降低耗电量。
此外，如上所述，在本实施方式的制造工艺中，把第1栅电极3、氮化硅膜7与热氧化膜4作为掩膜，通过离子注入杂质就可以在硅基片1的表面形成自我调整的杂质区域6，其中硅基片1位于形成第2栅电极5区域的下方。这与把保护膜作为掩膜而形成杂质区域6的情况不同，通过这种方法可以防止杂质区域6的形成区域出现偏差。于是，就可以防止因杂质区域6的形成区域出现偏差所导致的传送效率下降，因此，通过这种方法可以很容易地形成具有更好电荷传送效率的电荷耦合元件。
此外，这里所公开的实施方式，其全部要点只是示例，本发明并非是局限于此。本发明的范围并非是有关上述实施方式的说明而是阐明于权利要求书中，它还包括与权利要求书的范围均等的意思以及在其范围内所做的所有修改。
例如，在上述实施方式中，对两相驱动的电荷耦合元件进行了说明，但是本发明并不局限于此，它也可以适用三相驱动或者四相驱动的电荷耦合元件。例如，如图9所示的实施方式的第1变形例，也可以向第1栅电极3、与该第1栅电极3右侧邻接的第2栅电极5、以及与该第2栅电极5右侧邻接的第1栅电极3分别施加三相各异的电压(Φ1、Φ2、Φ3)。此外，如果进行三相驱动(或四相驱动)，则与上述实施方式不同，在第2栅电极5的下方不形成杂质区域6(参照图1)。
此外，在上述实施方式中，在第1栅电极3的侧面上形成热氧化膜4之后，把第1栅电极3、氮化硅膜7及热氧化膜4作为掩膜，通过离子注入而形成杂质区域6。但是，本发明并不局限于此，也可以在形成热氧化膜4之前，在图3所示的工序中，把第1栅电极3与保护膜8作为掩膜，通过离子注入形成杂质区域6。此外，如图10所示的实施方式的第2变形例，为按照4比1的比例形成杂质区域6，以覆盖未形成杂质区域6的区域的方式形成保护膜18。此保护膜18是本发明的一例“掩膜层”。接着把保护膜8与18作为掩膜，通过离子注入杂质，从而按照4比1的比例形成杂质区域6。
权利要求
1.一种固态成像装置，其特征在于，具有形成于半导体基片上的栅极绝缘膜；形成于所述栅极绝缘膜上、实质上具有平坦上面的第1栅电极；以及通过厚度小于光刻极限最小尺寸的绝缘膜而在所述栅极绝缘膜上形成的第2栅电极，该第2栅电极与所述第1栅电极邻接而非重叠。
2.如权利要求1所述的固态成像装置，其特征在于，所述绝缘膜包括热氧化膜。
3.如权利要求1所述的固态成像装置，其特征在于，所述第2栅电极实质上具有平坦上面。
4.如权利要求3所述的固态成像装置，其特征在于，所述第1栅电极的上面与所述第2栅电极的上面实质上具有相同的高度。
5.如权利要求4所述的固态成像装置，其特征在于，所述绝缘膜的上面具有与第1栅电极的上面及第2栅电极的上面实质相同的高度。
6.如权利要求1所述的固态成像装置，其特征在于，所述栅极绝缘膜至少在一部分上包含具有氧化抑制功能的绝缘膜。
7.如权利要求1所述的固态成像装置，其特征在于，所述栅极绝缘膜包括第1栅极绝缘膜和在所述第1栅极绝缘膜上形成的第2栅极绝缘膜。
8.如权利要求7所述的固态成像装置，其特征在于，所述第1栅极绝缘膜与所述第2栅极绝缘膜中的至少一个具有氧化抑制功能。
9.一种固态成像装置的制造方法，其特征在于，包括以下工序在半导体基片上形成栅极绝缘膜的工序；在所述栅极绝缘膜上，隔开一定的间隔形成多个实质上具有平坦上面的第1栅电极的工序；在所述第1栅电极的侧面形成绝缘膜的工序；以及以填入位于所述第1栅电极之间的区域的方式，层积第2栅电极层之后，通过研磨除去所述第2栅电极层的多余的层积部分，借助所述绝缘膜，按照与所述第1栅电极邻接而非重叠的方式形成第2栅电极的工序。
10.如权利要求9所述的固态成像装置的制造方法，其特征在于，形成所述第2栅电极的工序包括以填入位于所述第1栅电极之间的区域的方式层积所述第2栅电极层的工序，所述第2栅电极层具有与所述第1栅电极的厚度实质相同的厚度。
11.如权利要求9所述的固态成像装置的制造方法，其特征在于，形成所述第2栅电极的工序包括通过研磨除去所述第2栅电极层的多余的层积部分，形成实质上具有平坦上面的所述第2栅电极的工序。
12.如权利要求11所述的固态成像装置的制造方法，其特征在于，形成所述第2栅电极的工序包括通过研磨除去所述第2栅电极层的多余的层积部分，形成实质上具有与所述第1栅电极的上面相同高度的上面的所述第2栅电极的工序。
13.如权利要求9所述的固态成像装置的制造方法，其特征在于，在形成所述第2栅电极的工序之前，还具有在所述第1栅电极上形成研磨阻止膜的工序，形成所述第2栅电极的工序包括把所述研磨阻止膜作为阻止件，通过对所述第2栅电极层的多余的层积部分进行研磨，通过所述绝缘膜形成与所述第1栅电极邻接而非重叠的第2栅电极的工序。
14.如权利要求9所述的固态成像装置的制造方法，其特征在于，在所述第1栅电极的侧面形成绝缘膜的工序包括通过对所述第1栅电极的侧面进行热氧化，在所述第1栅电极的侧面形成热氧化膜的工序。
15.如权利要求14所述的固态成像装置的制造方法，其特征在于，形成所述热氧化膜的工序包括形成厚度小于光刻的极限最小尺寸的热氧化膜的工序。
16.如权利要求14所述的固态成像装置的制造方法，其特征在于，形成所述栅极绝缘膜的工序包括形成在至少一部分上包括具有氧化抑制功能的绝缘膜的栅极绝缘膜的工序。
17.如权利要求9所述的固态成像装置的制造方法，其特征在于，形成所述栅极绝缘膜的工序包括形成第1栅极绝缘膜的工序；以及在所述第1栅极绝缘膜上形成第2栅极绝缘膜的工序。
18.如权利要求17所述的固态成像装置的制造方法，其特征在于，所述第1栅极绝缘膜与所述第2栅极绝缘膜中的至少一个，具有氧化抑制功能。
19.如权利要求9所述的固态成像装置的制造方法，其特征在于，在形成所述第2栅电极的工序之前，还包括以下工序至少把所述第1栅电极作为掩膜，通过向所述半导体基片中离子注入杂质，在形成所述第2栅电极区域的下方的所述半导体基片上形成自我调整的杂质区域。
20.如权利要求19所述的固态成像装置的制造方法，其特征在于，形成所述杂质区域的工序包括把所述第1栅电极和所述绝缘膜作为掩膜，向所述半导体基片中离子注入杂质的工序。
21.如权利要求19所述的固态成像装置的制造方法，其特征在于，形成所述杂质区域的工序包括以覆盖形成所述第2栅电极的部分区域的方式而形成掩膜层的工序，以及把所述第1栅电极和所述掩膜层作为掩膜，向所述半导体基片中离子注入杂质的工序。
全文摘要
本发明提供了一种固态成像装置，通过缩小邻接的栅电极之间的间隔而提高电荷的传送效率，在获得噪声较小的信号的同时，通过降低寄生电容可以降低耗电量。这种固态成像装置具有形成于栅极绝缘膜上的、实质上具有平坦上面的第1栅电极；通过厚度小于光刻极限最小尺寸的绝缘膜，而在栅极绝缘膜上形成的第2栅电极，它与第1栅电极邻接而非重叠。
文档编号H01L29/66GK1532941SQ20041000798
公开日2004年9月29日 申请日期2004年3月23日 优先权日2003年3月24日
发明者泉诚, 冲川满, 笹田一弘, 弘, 泉 诚 申请人:三洋电机株式会社