氮化物半导体衬底和氮化物半导体衬底的制造方法

专利名称：氮化物半导体衬底和氮化物半导体衬底的制造方法
技术领域：
本发明涉及氮化物半导体衬底和氮化物半导体衬底的制造方法。在蓝宝石衬底或SiC衬底上以气相外延方式生长n型、p型的GaN、InGaN、AlGaN等的薄膜来制造InGaN类蓝色发光元件。蓝宝石衬底的制造方法已经确立了，其供给是稳定的，价格低，也有一定的业绩。
背景技术：
蓝宝石的晶格常数与GaN或InGaN的晶格常数不同，缺陷密度也高。尽管如此，仍可制造发出蓝色、绿色等宽的波长范围的光的发光二极管(LED)。因此，蓝宝石衬底上的GaN类蓝色发光二极管在市场上广泛地出售而被利用。作为发光波长范围宽的廉价的发光二极管，InGaN/蓝宝石衬底可充分地满足要求。
但是，即使是这样，在蓝宝石衬底中也存在缺点。因为在蓝宝石中没有劈开，故不能利用自然劈开来制作激光的共振器镜。必须以机械的方式来切削面而使其成为平滑面。
因为蓝宝石是绝缘性的衬底，故不能从底部起取得n电极。必须在蓝宝石衬底上加上n型的GaN薄膜，在其上层叠GaN、InGaN等的n型、p型层，利用刻蚀除去到达上述的n型GaN的层的一部分，在n型GaN层上形成n电极。为了连接p电极、n电极和引线，故必须进行2次引线键合。n电极这部分多余的面积是必要的，这样就存在芯片面积内的发光部分所占的面积比率减小的缺点。
因为无论如何也存在晶格不匹配的情况，故如果在蓝宝石衬底上以气相外延方式生长GaN薄膜，仍然缺陷多且位错密度(EPD)大。也有位错密度为109cm-2～1010cm-2的情况。这一点在低电流且宽的波长范围内发光的LED的情况下还没有太大的问题，但将来也有要求短波长发光且高输出的LED的情况。在这样的用途中，结晶缺陷(位错)的存在成为发光的障碍。
因此，也有不使用蓝宝石衬底而是打算使用GaN的衬底的迫切期待。如果是GaN衬底，则因为与薄膜的材料相同，故没有晶格不匹配的情况，理应得到优质的薄膜。此外，由于在n型GaN中有导电性，故可将衬底作成n电极，将底面作成n电极而接合到机身上，可与阴极引脚连接。可消除上部n电极的困难以扩展有效面积。此外，如果使用在后面叙述的小平面(facet)生长法，则可将位错密度减少到107cm-2～108cm-2。具有衬底能劈开且芯片的切割分离变得容易的优点。
但是，由于制作GaN的单晶是困难的，且不能形成GaN的熔融液，故不能进行液相生长。因此使用下述的方法来得到GaN的自立膜结晶，即，采用使薄膜生长的气相生长法，在基底衬底上形成厚的GaN膜，然后除去基底衬底来得到GaN的自立膜结晶。
假定如果能形成GaN自立衬底并在其上以外延方式生长GaN薄膜，则因为没有晶格不匹配而理应能构成位错少的薄膜。但实际上以上述方式生长的GaN薄膜仍然具有高密度位错。这是为什么呢？由于GaN衬底本身具有高密度的位错，而外延生长薄膜继承了该位错，故外延生长薄膜仍然具有高密度的位错。这一点大家是知道的。
如果在蓝宝石衬底上按原有状态以气相外延方式生长GaN，则构成位错密度极大的薄膜。因此，本发明者发明了下述的方法通过一边生成小平面并维持小平面一边在c轴方向上生长GaN，将位错引向小平面的底部以生成位错束，从而降低除此以外的部分的位错密度。在专利文献2中叙述了该方法。根据该方法，可得到约107cm-2～108cm-2的低位错的GaN自立结晶。但是，因为该方法使位错成为束而集中在一起，故只是减少了外观的数目，而不是使该处的位错消失。因为可避开位错束的部分来制作器件，故这样的GaN衬底是有用的。
只是GaN的自立结晶并不能成为器件制造用的晶片。因为在半导体晶片上要用光刻来描绘图形，故必须没有翘曲。此外，表面必须成为平滑平坦的镜面。在此，不把翘曲作为问题，而只谈平坦度。不能直接表现平坦度，但平坦度是面粗糙性的相反的概念，可用面粗糙度来表示面粗糙性。
表面的平坦度与位错是完全不同的问题。为了提高平坦度，只要研磨样品即可。为了进一步提高平坦度，进行彻底的研磨即可。但如果重复进行研磨，则成本就提高了，由于提高了晶片成本，故这是不理想的。应根据成本和器件的要求的统筹考虑来决定必要的平坦度(或面粗糙度)。
说起来GaN衬底是直到最近才存在的，几乎没有涉及表面的面粗糙度的文献。专利文献1叙述了应使GaN衬底的凹凸差为±1μm以下的情况。这是因为，在GaN衬底上以外延方式生长n-GaN层、n-AlGaN/GaN超晶格包层、InGaN有源层、p-AlGaN/GaN超晶格包层、p-GaN间隙层等，但起初的n-GaN层的厚度为5μm，其它的层极薄，超晶格的n-AlGaN的厚度为0.02μm，GaN的厚度为0.02μm，InGaN有源层的厚度为0.03μm，故如果衬底的凹凸为±1μm以上，则在其上的外延层的凹凸太大，在作成了LED时，特性变差。
起初在衬底上放置5μm的n-GaN，因为它有缓和凹凸差的作用，故凹凸差的下限约为±0.3μm。
从与位错密度无关地不切割薄膜的观点来看，使凹凸差的为±1μm～±0.3μm。因为用±来表现，故作为差是绝对值的2倍。即，这就是在专利文献1中谈到的所希望的表面高低差为2μm～0.6μm。虽然是凹凸差这样的术语，但因为它的意思是接近的凹凸的高度的差的平均，故相当于表示前面叙述了的面粗糙度的术语中的Ra的2倍。因此，Ra约为2μm～0.6μm。
不能在同一意义上来决定Ra与Rms的关系。Ra必定比Rms小。在最有规则地紊乱的情况下，在Rms/Ra比小时，约为1.3倍。在有更加无秩序的高低差的情况下，Rms/Ra比大于该值，约为1.3倍～2倍。因为取中间值大体为1.5，故如果将专利文献1的凹凸差改为Rms来比较，则Rms为3μm～1μm。
专利文献1规定了凹凸差为±1μm这样的数值。只记载了如果成为该值以上的凹凸则LED的特性变差的情况，关于GaN衬底的磨削(lapping)和研磨技术没有具体的记载。此外，没有关心衬底位错密度。也没有考察衬底位错密度对薄膜的影响。
非专利文献1中谈到，由于在蓝宝石上形成以等间隔开出了多个窗口的SiO2、SiN的ELO膜，在其上制作GaN薄膜并介入异种材料，故或是形成空洞、或是形成不均匀的部分，这是不理想的。因此，在该文献中提出了下述的GaN薄膜的制造方法大多利用反应性离子刻蚀在蓝宝石衬底上以c轴生长的GaN薄膜上与<11-20>方向平行地穿透具有7μm的底边(0001)和45度的倾斜面(1-102)的深度为1μm的槽，在其上利用MOCVD法仅再次生长2μm厚的薄膜，由此减少了在表面上的位错密度。
通过改变5/3族比可改变c轴方向的生长速度和<1-101>方向的生长速度。有以下主张在5/3族比为5500时，由于位错密度正好集中于2μm厚的表面，故有效地减少了位错密度。5族的物质为NH3气体，3族的物质为三甲基镓TMG((CH3)3Ga)。所谓5/3族比是用对蓝宝石衬底供给的TMG的摩尔数除NH3的摩尔数的值。其比为5500，指的是对于1摩尔的TMG，供给5500摩尔的NH3。可知5族的供给是不均等地多。这一点不仅是因为MOCVD法的缘故，而且是为了使该新的方法成为可能所必要的。在通常的MOCVD法中，5/3族比为1000～3000。
虽然是难以理解的论文，但使用图6来说明。即，情况是这样的。倾斜面(1-101)面是N面，5/3族比越高，倾斜的<1-101>方向的生长速度u越大。C面(0001)面是Ga面，5/3族比越高，<0001>方向的生长(C面生长)速度v越低。将槽的表面上的长度定为M(在此是7μm)，将槽的深度定为F(在此是1μm)，将再结晶的GaN层的厚度定为W(在此是2μm)，如果在从倾斜面算起的速度u的倾斜生长正好到达槽的中点O(3.5μm的地方)时结晶厚度为W，则槽正好被覆盖，从倾斜面延伸的位错集中于中点。从槽底面到结晶表面的距离为深度F与再生长结晶厚度W的和(F+W)。从倾斜面的点P到再生长结晶的槽中点O的距离为{(W+(F/2)2+(M/2-(F/2)cotΘ)2}1/2。将与倾斜面的水平构成的角度定为Θ。从倾斜面起在法线方向上进行结晶生长，必须使其正好朝向再生长结晶表面的中点O。横方向的距离为(M/2)-(F/2)cotΘ，纵方向的距离为(F/2)+W。其比率必须正好为tanΘ。
数1tanΘ=M2-F2cosΘF2+W...(1)]]>
在此，将Θ定为45°，因此，(1)的比率应为1。
侧方的平坦面的生长(C面生长)速度为v，其生长距离为W。在平坦面的膜厚为W时，从倾斜面开始的生长正好到达槽中点即可。倾斜面的生长到达槽中点的时间为[{(F/2)+W)2+((M/2)-(F/2)cotΘ}2]1/2/u。平坦面到达W厚度的时间为W/v。如果增加5/3族比，则可提高速度比u/v。因此，如果能象(式2)那样供给u/v比，数2(F2+W)2+(M2-F2cosΘ)2W=uv...(2)]]>则在W的再结晶中能使位错正好集中于槽正上方的中点。能列举已集中的位错为一个。因此，利用上述的方法当然可使位错密度约减少为1/100。已主张了如果5/3族比约为5500，则u/v比可满足(2)式，可减少位错密度。在此，因为F＝1μm、W＝2μm、M＝7μm、Θ＝45°，数3(F2+W)2+(M2-F2cosΘ)2W=2...(3)]]>则(3)式如上所述。因此，如果以u/v＝2那样的5/3族比供给原料气体，则当然正好在2μm厚的再结晶中可减少位错密度。
本方法是用来代替ELO法的，不是制作厚的衬底，而是制作2μm或3μm那样的薄的薄膜。对于本发明来说，存在衬底、薄膜的差别，目的也不同，但由于利用槽来减少位错这样的思想是新颖的，故在此对这一点加以阐述。
但是，非专利文献1的方法中，槽的深度F、宽度M、再结晶层厚度W严格地被决定、而且是即使u/v比取某一定值也存在严格的条件才成立的极其受限制的方法。由于厚度比W小或大，位错都从位错束扩展，故位错密度不减少。槽的尺寸必须是一样的(F、M、倾斜角Θ)且与一定方位<11-20>平行。如果与其相比稍微偏离，则位错密度完全不减少。
Θ＝45°这一点，意味着(1-102)面与C面应构成43.19°这样的角度，可使槽的倾斜面定为(1-102)。
虽然是有意思的方法，但MOCVD法的通常的5/3族比为1000～3000。在该方法中，以比其大的5/3族比＝5500这样的比率供给了原料气体。该方法是NH3的消耗大且浪费多的方法。本发明认为，由于MOCVD法中碳混入GaN之中，故是不理想的。
因此，本发明者不使用MOCVD法，而是用HVPE法或MOC法来形成GaN膜。
HVPE法中不用有机金属来供给Ga，将Ga金属放入船形器皿(boat)内，并放入热壁型的炉中进行了加热，在刚成为Ga的熔融液时导入氢与HCl的混合气体，生成GaCl。在支撑基底衬底的基座上吹附氢和NH3气体，使GaCl与NH3发生反应成为GaN并淀积在基底衬底上。
MOC法中虽然使用有机金属原料，但与HCI反应而作成GaCl，使其与NH3反应生成GaN。因为预先作成GaCl，故减少了GaN的碳污染。
专利文献3叙述了本申请人的利用GaN衬底的气相生长的制造方法。本发明的衬底以用这样的方法作成的as-cut晶片作为起始材料。
专利文献1特开平10-256662号「氮化物半导体衬底的制造方法和氮化物半导体元件的制造方法」专利文献2特开2001-102307号「单晶GaN的结晶生长方法和单晶GaN衬底的制造方法以及单晶GaN衬底」专利文献3特开2000-12900号「GaN单晶衬底及其制造方法」非专利文献1M.Ishida，M.Ogawa，K.Orita，O.Imafuji，M.Yuri，T.Sugino，K.Itoh，“Drasticreduction of threading dislocation in GaN regrown on groovedstripestructure”，Journal of Crystal Growth 221(2000)345-349目前只能利用气相生长法来制造用来制造InGaN类的蓝色LED的as-cut GaN衬底，尚未确立磨削、研磨、刻蚀等的方法。在此，以磨削、研磨作为研究课题。对于GaN自立衬底来说，适当的磨削、研磨方法尚不清楚。此外，研磨到怎样的程度的衬底的平坦度就可以关于这一点也不明确。
在此，所谓平坦性，是作为表现表面的凹凸少的术语来使用的。虽然使用平坦度这样的语言，但没有直接表示平坦度的参数。因此，利用面粗糙度来表现平坦性。面粗糙度小意味着平坦度高。对于面粗糙度来说，也有Rmax、Ra、Rms这样的几个不同的定义。
Rmax是在面中最深的凹部与最高的凸部的高度的差。Ra是每隔一定的微小的距离取取样点、对接近的取样点的高度差h按原样进行了平均(∑h/N)的值。Rms是对接近的凹凸的高度h的2次方进行了平均的平方根({∑h2/N}1/2)。根据凹凸的状态的不同，这些值的关系不同，不存在同一意义的关系。
相对于相同的面的状态，Rmax最大，Ra最小，Rms是是其中间的值。如前面所述的那样，Rms/Ra比最小为1.3，但如果分布紊乱的话，则也有Rms/Ra比为1.3～2的情况。Rmax最大这一点在数学上是当然的，因为也加入了翘曲，故变得更大。因为Rmax挑选异常的凹凸，故作为代表面的粗糙度的参数不是最佳的。在此，一贯地将Rms用作面粗糙度的表示。
为了能将GaN衬底作为制造LED用的晶片来利用，必须在其上对GaN、InGaN等的氮化物类半导体膜进行良好的外延生长。为此，可认为必须作成平坦度尽可能地高的镜面。例如，如果是Rms约为2nm的镜面，则预期可在其上构成极为良好的InGaN或GaN的薄膜。
但是情况不是这样的。根据用怎样的方法制作GaN衬底，其性质不同，但还是具有高密度的位错。即使在采用组合了ELO法与小平面生长法的方法制作的GaN衬底中，仍具有约107cm-2～108cm-2的高密度位错。在Rms为2nm的高平坦面上能可靠地生长平坦度高的GaN薄膜、InGaN薄膜。生长薄膜的薄膜的平坦性良好这一点是以表面几何形态为良好的方式来表现的。
但是，即使表面几何形态为良好，如果位错多，就不能说是优质的薄膜。对于薄膜的品质来说，在几何学上是平坦的是重要的，但位错少这一点更重要。这是因为，如果位错密度大，则发光效率降低且寿命也缩短。由于从衬底接受并继承贯通位错，故如果衬底具有约107～108cm-2的高密度位错，则在其上以外延方式生长的GaN、InGaN、AlGaN等氮化物类薄膜也同样地具有约107～108cm-2的高密度位错。这样的薄膜不能说是很好的薄膜。
这样，本发明者考虑，决定薄膜的品质的主要因素与其说是几何学的平坦度，还不如说是位错密度。
当然，薄膜的几何学的平坦度好这一点在生长超晶格或形成电极时是有好处的。即使在凹凸大的薄膜上形成超晶格，由于在超晶格的厚度中产生离散性，故也在电流、亮度的关系中产生大的起伏。
但是，即使几何学的平坦度好，如果位错密度高，则非发光中心增加或寄生能级增加，发光效率变差。人们逐渐认识了，与其提高几何学的平坦度，还不如降低位错密度更有效。
因为位错从衬底继承到薄膜上，故就认为制作低位错的衬底是最佳的。虽然是如此，但制作位错密度低的衬底还是很困难的。费了很大的工夫才可稍微降低位错密度，但这白白地提高了衬底的成本。作为蓝色LED的衬底是不实用的。虽然超过蓝宝石衬底LED的性能，但即使用GaN衬底LED来构成，但如果衬底的成本太高，则还是不能与蓝宝石衬底LED竞争。
GaN衬底从现在的情况来看，与蓝宝石衬底相比成本太高，必须想办法降低成本。如果不这样的话，则在价格、需要、性能、用途中不能与蓝宝石衬底LED竞争。

发明内容
本发明的第1目的在于提供能降低外延生长的氮化物类薄膜结晶的位错的氮化物半导体结晶衬底。
本发明的第2目的在于提供低成本的GaN衬底。
本发明的第3目的在于提供能降低外延生长的氮化物类薄膜结晶的位错的氮化物半导体结晶衬底的制造方法。
对本发明的GaN衬底进行表面加工，使其表面粗糙度Rms为5nm～200nm。这意味着相当粗的面。因为是粗的面，故研磨工序被简化，研磨成本降低了。由于GaN较硬、研磨困难，费时间，故研磨成本的比率大。如果能缩短研磨时间，则可降低晶片成本。只通过仅使用固定磨粒的磨削，就能达到上述的面粗糙度Rms 5nm～200nm那样的表面。
使用游离磨粒的研磨耗费时间，并大量地消耗作为游离磨粒的高价的金刚石、SiC、氧化铝磨粒，但在此之前的磨削在短时间内就能完成，并几乎没有磨粒的损失。由于只用磨削就能完成，故大大地降低了成本。
由于不仅有这样的成本上的效果，而且表面的面粗糙度也相当大，故在其上进行薄膜的外延生长时有减少位错密度的作用，可生成低位错密度的GaN、InGaN薄膜。后面要说明，这是完全新的功能。
半导体的as-cut晶片在Si的情况下也好、在GaAs的情况下也好，利用磨削使厚度达到一致，利用研磨来提高表面的平坦度而成为镜面，利用刻蚀来除去变质层并进行清洗，从而作成镜面晶片。即，as-cut晶片→磨削→研磨→刻蚀→清洗→成为镜面晶片。因为刻蚀或清洗与本发明无关，故不叙述。只说明磨削和研磨。
磨削也好、研磨也好，都是通过用研磨磨粒摩擦晶片表面来削去表面，但磨削的削去速度快，研磨的削去速度慢。对于研磨来说，也有进行一次研磨和二次研磨的2次研磨的情况。
在磨削的情况下，使用在圆盘状的金属表面上紧密固定了金刚石、SiC、氧化硅等的磨粒的固定盘(有时也称为砂轮)，将衬底紧密固定在研磨板上，使衬底面与固定盘面相贴，通过一边注入研磨液一边使研磨板和固定盘(砂轮)旋转来磨削衬底面。
也有下述的装置不将衬底固定在研磨板上而是将衬底放入模板中，用埋入了固定磨粒的上下的固定盘夹住，一边使模板、衬底进行行星运动，一边进行磨削。在金属面内植入固定磨粒，使其突出量为恒定。有树脂结合剂、陶瓷结合剂、金属结合剂、电沉积等的植入手段。因为埋入粒径的约60～70％，故从表面突出的高度大体为30～40％。
如果使用粒径大的固定磨粒，则磨削速度快，但表面粗糙。因此，改变磨削固定盘，使之从固定磨粒的粒径大的固定盘改变为固定磨粒的粒径小的固定盘，这样使表面变得平坦。
接着进行研磨。应明确地认识磨削与研磨的差别。利用游离磨粒来进行研磨。
使用在圆盘状的金属表面上复盖了研磨布的固定盘，将衬底紧密固定在研磨板上，使衬底面与固定盘相贴，一边注入包含游离磨粒的研磨液，一边使固定盘和研磨板旋转。此时，也有下述的装置不将衬底固定在研磨板上而是将衬底放入模板中，用上下固定盘夹住，使上下固定盘在相反的方向上旋转来进行研磨。
将游离磨粒的粒径从大的粒径改变为小的粒径，进行几次研磨并经过了一定的时间后，研磨到所希望的面粗糙度。
在Si晶片、GaAs晶片那样的技术已确立的晶片中，当然要进行上述的工序。
但是，由于GaN比Si或GaAs硬得多而且脆得多，故不能象Si、GaAs那样简单地来进行。GaN结晶是硬且难以切削的结晶，但具有各向异性，N面比较柔软，但Ga面特别坚固，即使用金刚石、SiC、氧化铝粒子也不易切削。这是特别的情况。
在GaN衬底的情况下，按照以上所述，从埋入了大的固定磨粒的固定盘的磨削起逐渐地进行埋入了细的固定磨粒的固定盘的磨削，以结束磨削工序。其后，进行使用了大的粒子的游离磨粒的研磨，逐渐地进行使用了小的粒径的游离磨粒的研磨。如果这样做，则可得到Rms为2nm以下的平坦度。为了达到这一点花费时间，而且也有在中途产生裂纹或缺陷以致不能进行到最后的镜面晶片的情况。
对于使用固定磨粒的磨削来说，固定盘、研磨板的旋转数快。因此，磨削速度也快。例如，如果利用突出1～2μm地固定了#1000的金刚石、SiC、氧化铝磨粒(平均粒径约为5μm)的树脂结合剂的固定盘来磨削GaN，则磨削速度大体为5μm/分。如果利用突出0.9～0.6μm地固定了#3000的金刚石、SiC、氧化铝磨粒(平均粒径约为2μm)的树脂结合剂的砂轮(具有固定磨粒的固定盘)来磨削GaN，则磨削速度大体为1μm/分。最终砂轮的固定磨粒的平均粒径最好为2μm～5μm。如果使用5μm的磨粒，则可得到面粗糙度Rms为200nm，如果使用2μm的磨粒，则可得到Rms为5nm的面粗糙度。最差的情况下，可使用1μm的磨粒。
对于使用游离磨粒的研磨来说，只是在固定盘上复盖了研磨布，游离磨粒进入研磨液中。旋转数少，研磨速度慢。例如在使用平均粒径为5μm的金刚石、SiC、氧化铝游离磨粒的研磨中，速度约为10μm/小时。与使用相同的粒径的固定磨粒的磨削相比，速度慢了约1/30。在使用平均粒径为2μm的金刚石、SiC、氧化铝游离磨粒的研磨中，大体为3μm/小时，是非常慢的。
改变磨粒，进行几次磨削，再进行几次研磨，最后可使GaN衬底表面的Rms为2nm以下，但如前面已叙述的那样，花费时间，且金刚石、SiC、氧化铝磨粒的消耗也大。为了使表面的Rms为1nm，最终必须使用平均粒径为0.1μmφ的金刚石、SiC、氧化铝的游离磨粒，但粒径小的磨粒的制造是困难的，且价格高。如果是0.1μm的游离磨粒，则各个粒子不容易分离而成为块，实际上的粒径为0.5μm或1μm。可知不能常时地起到作为0.1μm的粒径的磨粒的功能。因为游离磨粒这样地散逸和消耗，故提高了成本。
但是在本发明的情况下，作为GaN表面的平坦度，只要求Rms为5nm～200nm。这是相当粗的面的状态。如果是该程度的平坦度的面，则可不进行研磨，可只用磨削来形成。即，不需要游离磨粒的研磨，只通过固定磨粒的高速的磨削，就能形成这样的面。因为不需要研磨，故游离磨粒的消耗小。金刚石、SiC、氧化铝的细的游离磨粒的价格高，但可不使用游离磨粒。这对于降低成本是非常有效的。
为了使Rms为100nm～200nm，通过由金刚石、SiC、氧化铝砂轮进行的磨削，用几分～几十分的时间就可完成。为了使Rms小至5nm，有时要花费几十分～几小时的时间。如果加深切削余量，则花费时间，如果使其变浅，则可缩短时间。


图1是与本发明的第1实施例有关的Rms 150nm、Ra 116nm的GaN衬底的表面的显微镜照片、在X方向上对表面高度进行扫描而示出的高度二维分布立体图、和用高度二维分布图中的某个Y的值的面切断了的一维高度分布图。如果对GaN薄膜进行外延生长，则表面的位错密度(EPD)为109cm-2以下。
图2是与本发明的第2实施例有关的Rms 137nm、Ra 103nm的GaN衬底的表面的显微镜照片、在X方向上对表面高度进行扫描而示出的高度二维分布立体图、和用高度二维分布图中的某个Y的值的面切断了的一维高度分布图。如果对GaN薄膜进行外延生长，则表面的位错密度(EPD)为109cm-2以下。
图3是与本发明的第3实施例有关的Rms 118nm、Ra 54nm的GaN衬底的表面的显微镜照片、在X方向上对表面高度进行扫描而示出的高度二维分布立体图、和用高度二维分布图中的某个Y的值的面切断了的一维高度分布图。如果对GaN薄膜进行外延生长，则表面的位错密度(EPD)为109cm-2以下。
图4是与本发明的第4实施例有关的Rms 23nm、Ra 9nm的GaN衬底的表面的显微镜照片、在X方向上对表面高度进行扫描而示出的高度二维分布立体图、和用高度二维分布图中的某个Y的值的面切断了的一维高度分布图。如果对GaN薄膜进行外延生长，则表面的位错密度(EPD)为109cm-2以下。
图5是与比较例有关的Rms 2nm、Ra 1.6nm的GaN衬底的表面的显微镜照片、在X方向上对表面高度进行扫描而示出的高度二维分布立体图、和用高度二维分布图中的某个Y的值的面切断了的一维高度分布图。如果对GaN薄膜进行外延生长，则表面的位错密度(EPD)为109cm-2以下。
图6是示出在非专利文献1(M.Ishida，M.Ogawa，K.Orita，O.Imafuji，M.Yuri，T.Sugino，K.Itoh，“Drasticreduction of threading dislocation in GaN regrown on groovedstripestructure”，Journal of Crystal Growth 221(2000)345-349)中呈现的、代替ELO的掩摸在GaN结晶中切割平行槽并使5/3族比为5500、通过使来自倾斜边的生长与来自平坦面的示出在再生长面上正好一致以使位错集中于槽中央从而使薄膜成为低位错的薄膜的方案的槽的部分的剖面图。
图7是在实施例1～4和比较例中以衬底的面粗糙度为横轴、在左纵轴上示出外延层的位错密度(EPD)、在右纵轴上示出外延层的表面几何形态(用面粗糙度来示出)的曲线图。イハ表示关于面粗糙度的本发明的范围。ホニ表示关于外延薄膜的面粗糙度的本发明的范围。
图8是说明下述的情况用的立体图在利用磨削构成的多个孤立的凹部中，如果倾斜地进行结晶生长，则位错靠近于边界，如果进一步生长，则位错从边界起集中于凹部底，由此构成位错的束，有效地降低了外延生长层的位错。
具体实施例方式
实施例1[实施例1(Rms＝150nm、Ra＝117nm)]图1是第1实施例的GaN衬底的表面的显微镜照片、以二维方式显示在X方向上对表面高度进行扫描的扫描线的组的立体图、和示出在用某个y的值切割了的面上的高度变动的一维曲线图。GaN晶片本身是2英寸直径(50mmφ)的晶片，但显微镜照片示出其一部分的在x方向上为130μm、在y方向上为100μm的矩形区域。
Rms 150.873nm、Ra 116.572nm是在该矩形区域中的平均的面粗糙度Rms、Ra的测定值，不是整体的测定值。本来应在整个晶片上测定面粗糙度Rms，但因为这样做花费时间，故只测定了0.13mm×0.1mm的部分。上述的Rms的范围包含在本发明的Rms的范围5mm～200nm中。
关于该GaN，如迄今为止已说明的那样，将(111)GaAs作为基底衬底，使用ELO法和小平面生长法，利用HVPE、MOC法生长厚的GaN，用王水除去GaAs，再用切片机将其切割为一定厚度的GaN as-cut晶片作为GaN的自立膜。因为在与本申请人有关的专利文献3中详细地记载了该生长法，故在此不详细地叙述。
在图1的照片中不能很好地了解凹凸，但利用由线图的集合描绘了凹凸分布的右边的图可很好地了解凹凸所具有的状态。虽然有象峰那样突出的凸部，但较大地被挖掘而成为谷的部分很多。几乎不存在槽那样成为一维连续凹部的部分。
因为是用磨削形成的面，故可认为产生多个象刮痕那样的一维的槽，但事实并非如此。因为槽被切为几层，故不产生作为整体连续的一维的槽，而是产生多个孤立孔。在谷比峰深的峰和谷中产生非对称性。如果看用某个y的值切割了的一维高度曲线图，则更加清楚。在一维曲线图中，虚线为零点。虽然存在比零点高的峰，但该情况较少，峰较低。而谷较深，也有深为-0.35μm的谷。
在上面的0.13mm×0.10mm的矩形部分中，Rms为150nm、Ra为117nm，但在下面的沿某个y的值的线的一维部分中，Rms为122nm、Ra为80nm，与矩形部分的面粗糙度相差较大。所谓Rms、Ra是概率变数，其本身是不太具有意义的值。只有对其进行平均化才有意义。因为将沿Y＝一定的线的Rms、Ra再对于Y的值进行了平均化的值成为上面的矩形部分的Rms、Ra，故当然一部分的Rms或Ra会偏离矩形部分的上述的值。
利用GaN衬底的整体的Rms、Ra来定义本发明。因此，这里应测定整体的值，但由于如果面积宽则取样点增加，在测定中花费时间，故用上述的矩形部分的Rms、Ra来代表。
如前面已说明的那样，Rms与Ra的比最小为1.3，故取其以上的值。根据分布的情况，该值可取各种值，但在矩形区域中约1.3倍，在y线上为1.5倍。
这样，深的孤立的谷多意味着低面指数的小平面形成了谷。是因为用低面指数的小平面构成了角锥形的孔。衬底在表面上具有C面，因为是其上的外延生长薄膜，故c轴朝向上方，但实际上C面伸出的情况较少，由低面指数的{1-101}、{11-21}、{10-12}、{1-212}等的面形成了谷。
在小平面上结晶在其法线方向上生长。位错朝向与邻接的小平面的边界线移动。而且，如果到达边界线(6条～12条)，则位错滑落在其边界线上。由此，结果位错集结于处于谷底的窄的区域中。在此，所谓移动或滑落，是在依据小平面的生长面的坐标上看的，实际上多个个别的位错朝向谷的中心行进，集中于谷底的部分而成为束，这次是向上延伸。
在图8中示出这样的状况。如图8那样由6角形的小平面构成的谷在某种程度上是被理想化了，但多个谷具有这样的尖锐的谷底。不是非专利文献1那样的浅的槽。是深的孤立谷。因此，在谷的内壁上存在的位错全部集结于谷底的狭窄的部分。
因为位错强制性地集中于谷底，故其它的部分的位错就减少了。因此，可认为在这样的衬底上外延生长的薄膜的位错密度减少了。在实施例1的情况下，外延层的平均的面粗糙度Rms约＝105nm，表面几何形态不太好。由于将外延层的表面几何形态的极限定为面粗糙度Rms约＝160nm(图7的ニ点)，故可满足该要求。另一方面，位错密度EPD＝108cm-2，可以说是低位错的。因为在本发明中将所容许的EPD的上限定为EPDC＝109cm-2，故是良好的外延薄膜。
将图8倒过来，如果想象存在峰，则位错在峰的侧面朝向棱线移动，因为使棱线滚动地倒下，故位错不集结，呈分散的状态。之所以如此，是因为峰的存在抵消了谷的存在。孤立的谷多且孤立的峰少这样的情况在位错的减少中是必须的。如果峰与谷融合而变得不明显，则因为位错的集合作用消失，故当然不能减少外延生长层的位错。
实施例2[实施例2(Rms＝137nm、Ra＝103nm)]图2是实施例2的GaN衬底的表面的显微镜照片、以二维方式显示在X方向上对高度进行扫描的扫描线的组的立体图、和示出在用某个y的值切割了的面上的的高度变动的一维曲线图。显微镜照片示出作为晶片的一部分的在x方向上为130μm、在y方向上为100μm的矩形区域。在矩形区域中的平均的面粗糙度Rms＝136.884nm、Ra＝103.057nm。上述的Rms的范围包含在本发明的Rms的范围5mm～200nm中。在矩形区域中的Rms/Ra比约为1.3。用某个y的值的线切割了的一维的面粗糙度Rms为119.749nm、Ra为73.152nm。在其一维面粗糙度中，Rms/Ra比为1.6。
因为该GaN结晶的as-cut晶片的制造方法与实施例1相同，故不叙述。如果在该衬底上外延生长GaN，则虽然表面几何形态不好，但位错密度(EPD)低，约为0.9×108cm-2，如果看表面的凹凸的图，则可很好地了解，但孔的数目多，平坦的部分少。因为孔的部分的位错当然集中于1条上，故如果孔宽且数目多，则位错的减少当然显著。可知关于图8的本发明的位错的情况的推测是正确的。
实施例3[实施例3(Rms＝117.944nm、Ra＝53.598nm)]图3是实施例3的GaN衬底的表面的显微镜照片、以二维方式显示在X方向上对高度进行扫描的扫描线的组的立体图、和示出在用某个y的值切割了的面上的的高度变动的一维曲线图。显微镜照片示出作为晶片的一部分的在x方向上为130μm、在y方向上为100μm的矩形区域。在矩形区域中的平均的面粗糙度Rms＝117.944nm、Ra＝53.598nm。上述的Rms的范围包含在本发明的Rms的范围5mm～200nm中。在矩形区域中的Rms/Ra比约为2.2。
用某个y的值的线切割了的一维的面粗糙度Rms为286.647nm、Ra为204.892nm。在其一维面粗糙度中，Rms/Ra比为1.4。该一维面粗糙度比矩形区域中的平均的面粗糙度大得多，但这是因为在右上的立体图中对通过左下角的较大地凹陷的深的孔的部分进行了扫描。其它的部分是平坦的。如果与图1、2相比，可很好地了解这一点。
如果在该衬底上外延生长GaN，则表面几何形态良好。但是，位错密度(EPD)增加，约为1.5×108cm-2。如果看表面的凹凸的图，则可很好地了解，但孔的数目减少，平坦的部分增加了。因为孔的数目减少，平坦的部分多，故能集结的位错的比例减少，位错的减少变少。
实施例4[实施例4(Rms＝23nm、Ra＝9nm)]图4是实施例4的GaN衬底的表面的显微镜照片、以二维方式显示在X方向上对高度进行扫描的扫描线的组的立体图、和示出在用某个y的值切割了的面上的的高度变动的一维曲线图。显微镜照片示出作为晶片的一部分的在x方向上为130μm、在y方向上为100μm的矩形区域。在矩形区域中的平均的面粗糙度Rms＝23.709nm、Ra＝9.494nm。上述的Rms的范围包含在本发明的Rms的范围5mm～200nm中。在矩形区域中的Rms/Ra比约为2.4。
用某个y的值的线切割了的一维的面粗糙度Rms为48.287nm、Ra为28.141nm。在其一维面粗糙度中，Rms/Ra比为1.7。该一维面粗糙度比矩形区域中的平均的面粗糙度大得多，但这是因为在右上的立体图中对通过中央部的较大地凹陷的深的孔的部分进行了扫描。其它的部分是平坦的。孔的数目减少了，孔的深度也减少了(注意单位小)。
如果在该衬底上外延生长GaN，则表面几何形态更加良好。但是，位错密度(EPD)增加，约为8×108cm-2。如果看表面的凹凸的图，则可很好地了解，但孔的数目减少，平坦的部分增加了。因为孔的数目减少，平坦的部分多，故能集结的位错的比例减少，位错的减少变少。
图5是比较例5的GaN衬底的表面的显微镜照片、以二维方式显示在X方向上对高度进行扫描的扫描线的组的立体图和示出在用某个y的值切割了的面上的的高度变动的一维曲线图。显微镜照片示出作为晶片一部分的在x方向上为130μm、在y方向上为100μm的矩形区域。在矩形区域中的平均的面粗糙度Rms＝2.034nm、Ra＝1.610nm。上述的Rms的范围不包含在本发明的Rms的范围5mm～200nm中。上述的值比下限的5nm小。在矩形区域中的Rms/Ra比约为1.3。用某个y的值的线切割了的一维的面粗糙度Rms为1.694nm、Ra为1.344nm。在其一维面粗糙度中，Rms/Ra比为1.3。孔的深度减少了，而且与孤立孔相比，邻接孔与峰融合了，不能形成由漂亮的小平面构成的孔。
如果在该衬底上外延生长GaN，则表面几何形态更加良好。但是，位错密度(EPD)增加，约为2×109cm-2。因为本发明以EPD为1×109cm-2以下为条件，故上述的位错密度偏离了该范围。因为孔的数目减少，孔也浅，故利用孔部分的小平面生长而能集结的位错的比例减少了，位错的减少变少。
因此，衬底的面粗糙度的值越低，越不会引起在其上生长的外延层的位错密度的减少，按原样继承了起初的衬底的位错密度。一般认为衬底的面粗糙度小、平坦度高即可，但可以认为这是错误的。如果看图1至图5，则谷的数目逐渐地减少，从清晰的孤立谷成为融合了的谷峰的混合，在生长的同时位错难以收敛，难以实现低位错密度。
外延层的表面几何形态与位错密度处于矛盾的关系，为了融合这些要求，可知最好是面粗糙度Rms很大的5mm～200nm的衬底。如果从减少位错密度来考虑，则Rms为200mm～100nm那样的谷多且深的是合适的。但是，表示面粗糙度的表现有Rmax、Ra、Rms、±μm那样的多种表现，这些表现都是不同的。其关系不是同一意义的。在此，所谓Rms，意味着衬底整体的平均值。
权利要求
1.一种氮化物半导体衬底，其特征在于表面的面粗糙度为Rms 5nm～200nm。
2.一种氮化物半导体衬底，其特征在于表面的面粗糙度为Rms 50nm～200nm。
3.一种氮化物半导体衬底，其特征在于通过利用游离磨粒或固定磨粒的磨削，将表面的面粗糙度加工为Rms5nm～200nm。
4.一种氮化物半导体衬底，其特征在于位错密度为105cm-2～109cm-2，通过利用游离磨粒或固定磨粒的磨削，将表面的面粗糙度加工为Rms 5nm～200nm。
5.如权利要求4中所述的氮化物半导体衬底，其特征在于通过在磨削后对磨削加工表面进行干法刻蚀或湿法刻蚀，除去了加工变质层。
6.一种氮化物半导体衬底的制造方法，其特征在于利用HVPE法或MOC法在GaAs基底衬底上形成氮化物半导体结晶膜，除去GaAs基底衬底，形成了氮化物半导体自立膜，通过利用游离磨粒或固定磨粒的磨削，使表面的面粗糙度Rms为5nm～200nm。
7.如权利要求6中所述的氮化物半导体衬底的制造方法，其特征在于在阶段性地减小磨粒尺寸，磨削氮化物半导体衬底的工序中，使最终的磨削磨粒的平均粒径为1μm～5μm。
全文摘要
一种氮化物半导体衬底和氮化物半导体衬底的制造方法，利用磨削将在表面上具有C面的氮化物半导体衬底的表面加工为面粗糙度Rms5nm～200nm。大幅度地减少了磨削时间，降低了成本。面粗糙度增加，包含数目多的凹部，从凹部倾斜地生长的结晶使位错集中于面与面的边界上，使位错从边界起朝向凹部的底部移动，由此使位错集结于凹部的底部，这样使外延生长层的位错密度减少。因为衬底的面粗糙度大，故外延生长层的表面几何形态较差，但降低了位错密度。可减少对器件特性影响大的位错密度，成为在低成本方面有用的衬底。根据本发明，能以外延生长方式生长位错密度低的GaN薄膜、InGaN薄膜、AlGaN薄膜等的氮化物类半导体薄膜，提供低成本的氮化物半导体衬底。
文档编号H01L21/20GK1604344SQ20041001185
公开日2005年4月6日 申请日期2004年9月22日 优先权日2003年10月3日
发明者入仓正登, 饼田恭志, 中山雅博 申请人:住友电气工业株式会社