专利名称：金属氧化物半导体晶体管的制造方法
技术领域：
本发明是有关于一种半导体组件的制造方法，且特别是有关于一种金属氧化物半导体晶体管的制造方法。
背景技术：
金属氧化半导体(Metal-Oxide-Semiconductor，MOS)晶体管是现在半导体组件中最重要的一种基本电子组件。在MOS晶体管的制造工艺中，通常是以介电材质来形成栅极结构的间隙壁。其中，利用氮化硅作为间隙壁的制造工艺是将硅烷或是二氯硅烷导入反应炉内，并以高温使其与氨气产生化学反应，而在欲形成间隙壁的基底上沉积一层氮化硅覆盖MOS晶体管的栅极结构，其后再回蚀此氮化硅以于栅极结构的两侧形成间隙壁。但是此种氮化硅层的形成方法热预算较高，并不适用于下一世代(45/65nm的线宽)的MOS晶体管的氮化硅间隙壁制造工艺。因此，现有发展出一种以六氯硅烷(HCD)作为前驱物来进行氮化硅层的沉积工艺。此种方法不但可以降低制造工艺的热预算，且含氢量较低，其更有优选的阶梯覆盖(step coverage)能力，并且负载效应(Loading Effect)低。
然而，以六氯硅烷作为前驱物经由沉积、回蚀所形成的氮化硅材质间隙壁，在后续利用稀释的氢氟酸溶液(0.01％)所进行的金属硅化物制造工艺的预清洗(Pre-clean)步骤中，其湿蚀刻速率却是由快速热化学气相沉积(RapidThermal CVD，RTCVD)法使硅烷与氨气产生反应而生成的氮化硅层的蚀刻速率的3倍，且其甚至是由二氯硅烷与氨气反应而生成的氮化硅层的蚀刻速率的6倍。所以使得上述预清洗步骤或是其它的湿式蚀刻制造工艺难以控制，甚至可能对氮化硅间隙壁造成过度蚀刻，进而对组件的效能造成不良的影响，并降低生产成品率。
发明内容
因此，本发明的目的就是提供一种金属氧化物半导体晶体管的制造方法，其能够提高金属氧化物半导体晶体管的间隙壁的抗湿蚀刻能力，并维持其在干式蚀刻中与其它膜层的蚀刻选择比。
本发明的另一目的就是提供一种金属氧化物半导体晶体管的制造方法，能够降低此金属氧化物半导体晶体管的源极/漏极延伸区的片电阻值，并使源极/漏极延伸区具有陡峭的轮廓。
本发明的再一目的就是提供一种金属氧化物半导体晶体管的制造方法，能够减经源极/漏极区延伸区以及源极/漏极区中的掺杂向外扩散的现象，以减少瞬时加速效应(Transient Enhanced Diffusion Effect)现象的产生。
本发明提出一种金属氧化物半导体晶体管的制造方法，此方法系先提供一已形成有栅极结构的基底，接着在栅极结构两侧的基底中形成源极/漏极延伸区，然后在基底上形成含碳的材料层，再回蚀此含碳的材料层以于栅极结构的侧壁上形成间隙壁，然后于间隙壁两侧的基底中形成源极/漏极区，即完成一金属氧化物半导体晶体管。
依照本发明的一实施例所述，含碳的材料层的形成方法为一沉积工艺。且此沉积工艺是以六氯硅烷(HCD)以及乙烯(C2H4)作为前驱物，以使材料层含碳。而在本发明的另一实施例中，含碳的材料层的沉积工艺还可以是以双(特-丁基氨基)硅烷(Bis(tert-butylamino)silane，BTBAS)作为前驱物。
依照本发明的再一实施例所述，含碳的材料层的形成方法可以是先在基底上沉积一层材料层，再将碳离子掺杂于其中，以形成含碳的材料层。
本发明的金属氧化物半导体晶体管的制造方法可以使金属氧化物半导体晶体管的间隙壁中含有碳，以提高此间隙壁在后续金属硅化物制造工艺的预清洗制造工艺或是其它湿式蚀刻制造工艺中的抗蚀刻能力，且并不影响其在干式蚀刻制造工艺中与其它膜层之间的蚀刻选择比。
此外，本发明金属氧化物半导体晶体管的制造方法还可以使材料层与后续形成的间隙壁中含有碳，其中碳会于基底表面形成源极/漏极的阻挡层，进而减轻源极/漏极区延伸区以及源极/漏极区中的掺杂向外扩散的现象。
再者，由于金属氧化物半导体晶体管的间隙壁中含有碳，因此可以降低源极/漏极延伸区的片电阻，并使其具有较陡峭的轮廓。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。
图1A至图1C绘示本发明一优选实施例的一种金属氧化物半导体晶体管的制造方法的流程剖面图。
图2A至图2B绘示本发明另一优选实施例的一种金属氧化物半导体晶体管的制造方法的部分流程剖面图。
图3绘示在本发明的第一实施例中所形成的氮化硅间隙壁的特性曲线图。
图4绘示在本发明的第一实施例中所形成的氮化硅间隙壁以及现有制造工艺所形成的氮化硅间隙壁与TEOS层在干式蚀刻制造工艺中的蚀刻选择比间的差异比较的柱形图。
附图标记说明100基底101离子注入工艺102栅极结构104衬层106源极/漏极延伸区106a源极/漏极区107材料层108含碳的材料层108a间隙壁具体实施方式
第一实施例图1A至图1C绘示本发明一优选实施例的一种金属氧化物半导体晶体管的制造方法的流程剖面图。请参照图1A，基底100上已形成有栅极结构102，且基底100例如是一硅基底。首先，在栅极结构102两侧的基底100中形成源极/漏极延伸区106，接着在基底100上形成共形的衬层104。其中，衬层104的材质例如是氧化硅，其形成的方法例如是热氧化法或是化学气相沉积法，而用以形成源极/漏极延伸区106的掺杂，依组件形态的不同而可以是N型或P型离子，当注入离子为N型时，其例如是砷离子，另外，注入的离子为P型时，其例如是氟化硼离子，其形成的方法例如是以栅极结构102为掩模，使用离子注入法将掺杂注入栅极结构102两侧的基底中。
请参照图1B，于衬层104上形成含碳的材料层108。其中，含碳的材料层108的材质例如是氮化硅。而沉积此含碳的材料层108的方法例如是进行化学气相沉积工艺，并且此化学气相沉积工艺例如是将基底100置于一反应炉管(未绘示)中，然后分别将氨气、氮气、乙烯以及六氯硅烷(HCD)导入反应炉管内，使其相互反应而于基底100上形成含碳的氮化硅层(即材料层108)。其中，乙烯与HCD作为沉积氮化硅层的前驱物。
在此化学气相沉积工艺中，反应炉管内的压力值例如是介于0.2torr至2.5torr之间，而其反应温度例如是介于摄氏450度至摄氏600度之间。此外，HCD的体积相对于氨气的体积的比值例如是介于2.5％至8％之间。乙烯的流速例如是介于100sccm至1200sccm之间，氮气的流速例如是介于300sccm至1800sccm之间，氨气的优选流速例如是180sccm。而HCD的流速例如是介于12sccm至20sccm之间，优选的流速为15sccm。
请参照图1C，将含碳的材料层108沉积于基底100上之后，移除部分的含碳的材料层108以于栅极结构102的侧壁上形成间隙壁108a，其中移除部分的含碳的材料层108的方法例如是进行一各向异性蚀刻制造工艺以回蚀含碳的材料层108。接着，于间隙壁108a两侧的基底100中形成源极/漏极(S/D)区106a，其中形成源极/漏极区106a的方法例如是以栅极结构102以及间隙壁108a为掩模来进行离子注入工艺，以于基底100中掺入浓度较浓的掺杂以形成源极/漏极区106a，其中注入的掺杂依组件形态的不同而可以是N型或P型离子，其中注入离子为N型时，其例如是磷或砷离子，而注入离子为P型时，其例如是硼或氟化硼离子。依上述图1A至图1C的制造工艺，即可以完成一金属氧化物半导体晶体管。
第二实施例值得注意的是，第一实施例的图1B所绘示的含碳的材料层108，还可以藉由其它的方法以形成，于本实施例中是形成含碳的氮化硅及氧化硅所组成的氮化硅/氧化硅复合层(未绘示)。而形成前述含碳的氮化硅/氧化硅复合层的方法，系在化学气相沉积工艺中将氧气、氮气、氨气以及双(特-丁基氨基)硅烷(Bis(tert-butylamino)silane，BTBAS)导入反应炉管内，并使其相互反应而形成氮化硅/氧化硅复合层，且此氮化硅/氧化硅复合层含有碳。其中，BTBAS系用以作为沉积氮化硅/氧化硅复合层的前驱物。
在本实施例的化学气相沉积工艺中，反应炉管内的压力值例如是介于0.5torr至2.5torr之间，而其温度例如是介于摄氏550度至摄氏600度之间。此外，BTBAS的体积相对于氨气的体积的比值例如是介于15％至25％之间，BTBAS的体积相对于氧气的体积的比值例如是介于10％至30％之间。而氮气的流速例如是介于110sccm至200sccm之间，BTBAS的流速例如是介于75sccm至110sccm之间。
在上述二实施例中，形成材料层的化学气相沉积工艺所使用的前驱物皆具有较高的含碳量，因此可在基底上形成含碳的材料层。然而，除了上述两种沉积工艺之外，本发明更提出另一种金属氧化物半导体晶体管的制造方法，同样可以形成含碳的材料层，以使后续形成之间隙壁含碳。以下将举第三实施例来说明此方法。
第三实施例请参照图2A，以第一实施例所述的方法形成衬层104之后，接着在基底100上形成材料层107。其中，材料层107的形成方法例如是先将基底100放置在反应炉管内，接着将HCD、氮气以及氨气导入反应炉管内，使其相互反应而生成氮化硅，并沉积在基底100上以形成材料层107。
请参照图2B，于本实施例中，系藉由在材料层107掺杂碳的方式以使材料层107含碳，其例如是对材料层107进行一离子注入工艺101，以将碳离子注入材料层107中，进而形成图1B所示的含碳的材料层108。
而形成含碳的材料层108之后的后续制造工艺即如同第一实施例的图1C的说明，此处将不再赘述。
本发明的第一实施例系在现有以HCD作为前驱物的制造工艺中，加入乙烯而与HCD一同作为沉积材料层的前驱物，因此仍可保有现有利用HCD作为前驱物来降低热预算的优点。而且，同时以HCD及乙烯做为沉积氮化硅间隙壁的前驱物，还可以提高此间隙壁在后续的金属硅化物制造工艺的预情洗步骤或是湿式蚀刻制造工艺中的抗蚀刻能力，且并不影响其在干式蚀刻制造工艺中与其它膜层之间的蚀刻选择比。
图3绘示在本发明的第一实施例中所形成的氮化硅间隙壁的特性曲线图。请参照图3，图中的横坐标为第一实施例所使用的乙烯流速，左纵坐标为氮化硅间隙壁的含碳浓度，而右纵坐标则为氮化硅间隙壁在以氢氟酸为蚀刻液的湿式蚀刻制造工艺中的蚀刻速率。而图中以■表示的曲线即是乙烯流速与含碳浓度间的关系曲线，由此曲线可看出，在本发明的第一实施例中所选用的乙烯流速系与所形成的氮化硅间隙壁的含碳浓度成正比。
此外，图中以◆表示的曲线是乙烯流速与氮化硅间隙壁的蚀刻速率间的关系曲线，由此曲线可看出，在本发明的第一实施例中所选用的乙烯流速系所形成的氮化硅间隙壁的蚀刻速率成反比。由此二曲线即可得知，氮化硅间隙壁中的含碳量愈高，则其在湿式蚀刻中的蚀刻速率愈小。因此，本发明能够有效地降低氮化硅间隙壁在湿式蚀刻中的蚀刻速率。
图4绘示在本发明的第一实施例中所形成的氮化硅间隙壁以及现有制造工艺所形成的氮化硅间隙壁与四乙烷基氧硅甲烷(Tetra-Ethyl-ortho-Silicate，TEOS)层在干式蚀刻制造工艺中的蚀刻选择比间的差异比较的柱形图。请参照图4，由图中可看出，在本发明的第一实施例中，无论选用的乙烯流速是300sccm或是900sccm，其所形成的氮化硅间隙壁在干式蚀刻制造工艺中与TEOS的蚀刻选择比，相当近似于现有利用二氯硅烷所形成的氮化硅间隙壁的蚀刻选择比。由此可证实，本发明在沉积氮化硅间隙壁的制造工艺中以乙烯及HCD作为前驱物，不但可以降低氮化硅间隙壁在湿式蚀刻中的蚀刻速率，也能维持氮化硅间隙壁在干式蚀刻中与其它膜层的蚀刻选择比。
此外，在间隙壁的沉积工艺加入乙烯而使此制造工艺所生成的间隙壁含碳，此些存在间隙壁中的碳原子可由间隙壁中扩散至衬层与基底的界面(即氧化硅/硅的界面)而作为源极/漏极区的阻挡层，以减少源极/漏极区中的掺杂例如是硼离子向基底深处扩散，并能够降低源极/漏极延伸区的片电阻，且使源极/漏极延伸区具有较陡峭的轮廓。特别的是，提高材料层的含碳量亦可以降低其介电常数，从而使得此材料层亦能够应用于后段制造工艺(BackendProcess)所使用的介电材料。
而本发明在第二实施例中以BTBAS为沉积材料层的前驱物，在第三实施例以离子注入法将碳离子注入材料层，皆是为了让本发明的金属氧化物半导体晶体管所形成的间隙壁中含碳，以达成上述的优点。
以下所绘示的表1是依照本发明的第一实施例所得的实验数据，用以说明利用本发明所揭露的制造工艺而形成的金属氧化物半导体晶体管与利用现有制造工艺所形成的金属氧化物半导体晶体管的源极/漏极延伸区在基底中的深度及其片电阻值。
表1
请参照表1，条件(1)至条件(4)皆系在形成金属氧化物半导体晶体管的源极/漏极延伸区的制造工艺中以浓度为1.5×1015atom/cm3的BF2作为掺杂，并以1KeV的能量将其注入金属氧化物半导体晶体管的基底中。其中，条件(1)中的间隙壁是由硅烷与氨气在现有的制造工艺中相互反应而生成，条件(2)是以HCD做为沉积间隙壁的前驱物，而条件(3)条件(4)则是以HCD及乙烯做为沉积间隙壁的前驱物。其中，条件(3)所选用的乙烯流速为300sccm，条件(4)所选用的乙烯流速为900sccm。表1中的实验数据显示，金属氧化物半导体晶体管的源极/漏极延伸区的片电阻值会随着乙烯流速的提高而下降。由此可知，本发明在金属氧化物半导体晶体管的间隙壁的沉积工艺中加入乙烯作为前驱物可有效地降低源极/漏极延伸区的片电阻值，进而提高组件的效能。
于上述优选实施例中，本发明是以典型的金属氧化物半导体晶体管制造工艺进行说明，然而本发明并不限定于此，本发明亦可以应用于其它型态的金属氧化物半导体晶体管的制造工艺。举例来说，本发明可以应用于使用预非晶硅化注入法(Pre-amorphization implantation)的金属氧化物半导体晶体管制造工艺，其步骤如下对形成有栅极结构的基底进行一预非晶硅化注入制造工艺，以于基底中形成非晶硅化区域，接着于栅极两侧的非晶硅化区域中形成源极/漏极延伸区，再于栅极侧壁形成本发明的含碳的间隙壁，然后于间隙壁两侧的非晶硅化区域中形成源极/漏极区，接着进行一固相外延(Solidphase epitaxial)制造工艺，使非晶硅化的区域再结晶，并使源极/漏极延伸区与源极/漏极区的掺杂活化以形成源极/漏极。
综上所述，本发明的金属氧化物半导体晶体管的制造方法具有下列优点1.提高金属氧化物半导体晶体管的间隙壁在金属硅化物制造工艺的预清洗步骤或是其它湿式蚀刻中的抗蚀刻能力，并维持其在干式蚀刻中与其它膜层的蚀刻选择比。
2.在金属氧化物半导体晶体管的源极/漏极延伸区中，能够使源极/漏极延伸区的片电阻值降低并得到较陡峭的轮廓，以提高组件的效能。
3.在金属氧化物半导体晶体管中，材料层以及后续形成的间隙壁中的碳原子，会在基底表面形成阻挡层，因此能够减少源极/漏极区延伸区以及源极/漏极区中的掺杂向外扩散的现象。
4.本发明的形成含碳的间隙壁的制造工艺，与现有使用HCD为驱质形成间隙壁的制造工艺同样具有低热预算，因此本发明能够维持在低热预算的条件下形成间隙壁的优点。
5.由于增加材料层中碳含量能够降低其介电常数，因此本发明的材料层亦能够应用于后段制造工艺(Back end Process)所使用的介电材料。
虽然本发明已结合优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出更动与润饰，因此本发明的保护范围应当视后附的权利要求所界定者为准。
权利要求
1.一种金属氧化物半导体晶体管的制造方法，包括提供一基底，该基底上已形成有一栅极结构；于该栅极结构两侧的该基底中形成一源极/漏极延伸区；于该基底上形成一含碳的材料层；回蚀该含碳的材料层，以于该栅极结构的侧壁上形成一间隙壁；以及于该间隙壁两侧的该基底中形成源极/漏极区。
2.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中形成该含碳的材料层的方法包括进行一化学气相沉积工艺。
3.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其中该化学气相沉积工艺所使用的气体包括一乙烯(C2H4)、一六氯硅烷(HCD)、一氨气以及一氮气。
4.如权利要求3所述的金属氧化物半导体晶体管的制造方法，其中该乙烯的流速介于100sccm至1200sccm之间。
5.如权利要求3所述的金属氧化物半导体晶体管的制造方法，其中该六氯硅烷与该氨气的体积的比值介于2.5％至8％之间。
6.如权利要求3所述的金属氧化物半导体晶体管的制造方法，其中该六氯硅烷的流速介于12sccm至20sccm之间。
7.如权利要求3所述的金属氧化物半导体晶体管的制造方法，其中该氮气的流速介于300sccm至1800sccm之间。
8.如权利要求3所述的金属氧化物半导体晶体管的制造方法，其中该化学气相沉积工艺所使用的温度为摄氏450度至摄氏600度之间。
9.如权利要求3所述的金属氧化物半导体晶体管的制造方法，其中该化学气相沉积工艺所使用的压力为0.2torr至2.5torr之间。
10.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其中该化学气相沉积工艺中使用的气体包括一双(特-丁基氨基)硅烷(Bis(tert-butylamino)silane，BTBAS)、一氧气、一氨气以及一氮气。
11.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其中该双(特-丁基氨基)硅烷流速介于75sccm至110sccm之间。
12.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其中该双(特-丁基氨基)硅烷与该氨气的体积的比值介于15％至20％之间。
13.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其中该双(特-丁基氨基)硅烷与该氧气的体积的比值介于10％至30％之间。
14.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其中该氮气的流速介于110sccm至200sccm之间。
15.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其中该化学气相沉积工艺所使用的温度为摄氏550度至摄氏600度之间。
16.如权利要求10所述的金属氧化物半导体晶体管的制造方法，其中该化学气相沉积工艺所使用的压力为0.5torr至2.5torr之间。
17.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中形成该含碳的材料层的方法包括进行一沉积工艺，以于该基底上形成一材料层；以及进行一离子注入工艺，以将碳离子注入该材料层中以形成该含碳的材料层。
18.如权利要求17所述的金属氧化物半导体晶体管的制造方法，其中该沉积工艺包括将该基底放置于一反应炉管内；以及于该反应炉管中引入一六氯硅烷气体、一氮气以及一氨气，并使其相互反应而于该基底上形成该材料层。
19.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在该基底上形成该含碳的材料层的步骤之前；还包括于该基底与该栅极结构上形成一氧化硅衬层。
全文摘要
一种金属氧化物半导体晶体管的制造方法，首先提供已形成有栅极结构的基底，接着在栅极结构两侧的基底中形成源极/漏极延伸区，然后在基底上形成含碳的材料层，再回蚀此含碳的材料层以于栅极结构的侧壁上形成间隙壁，之后，于间隙壁两侧的基底中形成源极/漏极区，即完成金属氧化物半导体晶体管。
文档编号H01L29/66GK1667807SQ20041003963
公开日2005年9月14日 申请日期2004年3月12日 优先权日2004年3月12日
发明者王俞仁, 颜英伟, 刘恩慈 申请人:联华电子股份有限公司