专利名称：具有抬高的源极/漏极结构的mos晶体管及其制造方法
技术领域：
本发明总体上涉及半导体元件及其制造方法，更具体地涉及使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管及其制造方法。
背景技术：
如本领域技术人员所公知的，随着近来电子装置小型化、轻量化的趋势，场效应晶体管(FET)的尺寸逐渐减小。但是，由于FET尺寸的减小，相应的有效沟道长度减小。反过来，这造成不希望有的影响，称作“短沟道”效应，其恶化了FET的源极电极和漏极电极之间的穿通特性。为了避免这个问题，已经开发了浅结源/漏结构(shallow junction source/drain structure)。根据这种结构，源极和漏极被构造成LDD(轻掺杂漏极)结构的形式以抑制短沟道效应。然而，由于它只能应用于栅极线宽为0.35μm或更大的半导体元件来抑制短沟道效应而无法应用于具有0.35μm或更小的栅极线宽的半导体元件，这种LDD结构在使用中受到限制。这是因为减小结的深度的程度存在限制，因此在LDD结构中结的形成是无法实现的或者是不可能的。
发明内容
为了避免LDD结构的上述限制，本发明提供一种包括抬高的源极/漏极结的场效应晶体管(FET)。
在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结(source/drainextension iunction)，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。
在第一方面，本发明涉及具有抬高的源极/漏极结构的MOS晶体管，包括形成在半导体结构的有源区上的栅极介电层，以及形成在栅极介电层上的栅极电极。该MOS晶体管还包括形成在栅极电极的侧表面上的第一栅极隔离物以及形成在半导体衬底上的第一外延层。在这点上，第二栅极隔离物形成在第一栅极隔离物的侧表面上，而第二外延层形成在第一外延层上。
在一实施例中，该MOS晶体管还包括位于栅极电极和第一栅极隔离物之间的第一栅极氧化物以及位于第一栅极隔离物和第二栅极隔离物之间的第二栅极氧化物。
此外，该MOS晶体管还可以包括位于栅极电极上的多晶层。优选地，栅极电极上的多晶层比栅极电极的宽度宽。栅极电极上的多晶层例如包括硅或锗。
此外，该MOS晶体管还可以包括通过杂质离子注入工艺形成的源极/漏极扩展层、以及通过在位于第二外延层下的半导体衬底的一部分中深度离子注入杂质而形成的深源极/漏极层。此时，源极/漏极扩展层位于第一外延层下并被栅极电极的下部部分地覆盖。
在一实施例中，第一外延层的厚度为最终得到的抬高的源极/漏极层的厚度的大约20％至30％。此外，第二外延层的厚度为最终得到的抬高的源极/漏极层的厚度的大约70％至80％。
在一实施例中，第一外延层或第二外延层由硅或硅锗组成。而且，第二栅极隔离物比第一栅极隔离物宽4到6倍。
本发明还涉及一种制造具有抬高的源极/漏极结构的MOS晶体管的方法，包括在半导体衬底的有源区上形成栅极介电层以及在栅极介电层上形成栅极电极。第一外延层形成在半导体上。第二栅极隔离物形成在第一栅极隔离物的侧表面上。第二外延层形成在第一外延层上。
该方法还可以包括在形成第一栅极隔离物之前形成第一栅极氧化物，并且在形成第二栅极隔离物之前形成第二栅极氧化物。
在一实施例中，该方法还包括在形成第一外延层时在栅极电极上形成第一多晶层，以及在形成第二外延层时在第一多晶层上形成第二多晶层。
在一实施例中，该方法还包括在形成第一外延层后在半导体衬底中离子注入杂质以形成源极/漏极扩展层，以及在形成第二外延层后在半导体衬底中离子注入杂质以形成深源极/漏极层。
第一外延层的厚度为最终得到的抬高的源极/漏极层的厚度的大约20％至30％。此外，第二外延层的厚度为最终得到的抬高的源极/漏极层的厚度的大约70％至80％。
在一实施例中，第二栅极隔离物比第一栅极隔离物宽4到6倍。
在一实施例中，第一外延层或第二外延层由硅组成。采用低压化学汽相沉积工艺生长第一外延层或第二外延层。具体地，低压化学汽相沉积工艺在10至30乇下进行。此外，使用包括二氯硅烷和HCl的原料气体(sourcegas)形成第一外延层或第二外延层。此外，采用超高真空化学汽相沉积工艺生长第一外延层或第二外延层。具体地，超高真空化学汽相沉积工艺在10-4至10-5乇下进行。此外，使用包括Si2H6的原料气体形成第一外延层或第二外延层。
在另一实施例中，第一外延层或第二外延层由硅锗组成。在这点上，采用低压化学汽相沉积工艺生长第一外延层或第二外延层。具体地，低压化学汽相沉积工艺在10至30乇下进行。此外，可以采用超高真空化学汽相沉积工艺生长第一外延层或第二外延层。具体地，超高真空化学汽相沉积工艺在10-4至10-5乇下进行。此外，使用包括二氯硅烷(DSC)、HCl和GeH4的原料气体形成第一外延层或第二外延层。
该方法还可以包括在形成第一外延层或第二外延层之前在氢气氛下在800至900℃烘烤半导体衬底或者第一外延层1到5分钟的步骤。
此外，源极/漏极层可以通过在形成第一外延层或第二外延层期间在第一外延层或第二外延层中原位掺杂杂质来形成，或者可以通过在形成第一外延层或第二外延层期间在第一外延层或第二外延层中离子注入杂质来形成。
从附图中示出的本发明的优选实施例的更加具体的描述，本发明的前述和其它目的、特征和优点将是明显的，在附图中相似的附图标记在不同的视图中表示相同的部件。附图不是必须呈比例绘制，而是强调阐述本发明的原理。
图1至图6为示出根据本发明的具有抬高的源极/漏极结构的MOS晶体管的制造的剖视图。
具体实施例方式
图1至图6为示出根据本发明的具有抬高的源极/漏极结构的MOS晶体管的制造的剖视图。
请参照图1，装置分隔件104，或隔离结构，被形成在半导体衬底101上以便在分隔件104之间定义一有源区。优选地，半导体衬底101由硅组成。装置分隔件例如可以通过任何公知的技术来形成，包括采用硅的定位氧化(LOCOS)工艺和浅沟槽隔离(STI)方法来形成场氧化物结构(field oxidestructure)104。
栅极介电层106例如通过沉积选自于由SiO2、SiON、SiN、Al2O3和它们的混合物组成的组中的材料形成在半导体衬底的有源区上。在一实施例中，由此形成的最终的栅极介电层106的厚度为20至100。
随后在其上形成有栅极介电层106的半导体衬底101的有源区上沉积用于导电膜，并且所得到的半导体衬底101被图形化以便在半导体衬底101上形成栅极电极108。在这点上，在一实施例中，导电膜的材料选自于由多晶硅、硅锗(SiGe)、锗(Ge)以及其它可采用的导电材料组成的组中。对栅极电极108进行氧化工艺或化学汽相沉积(CVD)工艺以便在栅极电极108的侧面或侧壁上形成第一栅极氧化物110。
随后采用CVD工艺在半导体衬底101上形成诸如氮化物(例如SiN)层的介电层，并且蚀刻所得到的半导体衬底101以便在第一栅极氧化物110上形成第一栅极隔离物114。此时，当半导体衬底101被蚀刻以形成第一栅极隔离物114时，除了被栅极电极108周围的第一栅极氧化物110的下部覆盖的部分以及除了位于第一栅极电极108下的部分，栅极介电层在一各向异性蚀刻工序中被蚀刻。
在第一栅极隔离物114形成后，进行使用氢气的高温氢气烘烤工艺，以便采用选择性外延生长(SEG)工艺在半导体衬底101上顺利地沉积第一外延层118。此时，优选在氢气氛下在800至900℃进行氢气烘烤1到5分钟。
请参照图2，该SEG工艺在低压化学汽相沉积(LPCVD)或超高真空化学汽相沉积(UHV-CVD)工序中进行，以便在栅极电极108上形成栅极硅116并且在场氧化物104和第一栅极隔离物114之间形成第一外延层118。在这点上，第一外延层118的厚度为最终得到的抬高的源极/漏极层的厚度的大约20％至30％。利用SEG工艺延伸栅极硅116以形成多晶层。
参照图3，浓度为大约1014离子/cm2的杂质被注入到第一外延层118下的半导体衬底101部分中，例如在半导体衬底101中，对于PMOS(P型沟道金属氧化物半导体)在3keV下离子注入BF2以及对于NMOS(N型沟道金属氧化物半导体)在10keV下离子注入As，以便在半导体衬底101中形成源极/漏极扩展层112。
如图4所示，采用CVD工艺，在第一栅极隔离物114上形成第二栅极氧化物130。随后通过CVD工艺在第二栅极氧化物130上沉积诸如氮化物(例如SiN)的介电层，以便构造第二栅极隔离物134。随后，蚀刻所得到的半导体衬底101以形成第二栅极隔离物134。此时，优选的是第一栅极隔离物114与第二栅极隔离物134的侧向厚度比为大约1∶5。
请参照图5，例如使用LPCVD或UHV-CVD进行SEG工艺，以便在栅极硅116和第一外延层118上形成第二外延层140。在这点上，第二外延层的厚度为最终得到的抬高的源极/漏极层的厚度的大约70％至80％。因此，优选的是第一外延层118与第二外延层140的厚度比为大约2∶5。在本发明中，第一外延层118的厚度为大约100，而第二外延层140的厚度为大约250。
通过图5中的SEG工艺再一次延伸扩展的栅极硅116。结果，位于栅极电极上的多晶层的宽度大于栅极的宽度。优选地，位于栅极电极108上的多晶层116包括硅或锗。因此，当栅极硅以这种方式延伸时，栅极电阻降低，而且因为由于扩展使得栅极硅更加远离结，所以装置的结漏(junctionleakage)性质得以改善。
参照图6，杂质被深度地离子注入到位于第二外延层140下的半导体衬底101部分中，以便在源极/漏极电极下形成深的源区/漏区120，并且所得到的半导体衬底101被退火以将离子注入在半导体衬底101中的杂质激活。
此外，当第一或第二外延层118或140包含硅时，硅外延层可以在压力为大约10至30乇以及温度为大约850℃的沉积条件下使用由二氯硅烷(DCS)和HCl组成的原料气体利用LPCVD工艺来生长。优选地，在大约20乇的沉积压力下生长硅外延层。
或者，当第一或第二外延层118或140包含硅时，硅外延层可以在压力为大约10-4至10-5乇以及温度为大约600至700℃的沉积条件下使用由Si2H6组成的原料气体利用UHV-CVD工艺来生长。
另一方面，当第一或第二外延层118或140包含硅锗时，硅锗外延层可以在压力为大约20乇以及温度为大约650至750℃的沉积条件下使用由二氯硅烷(DCS)、HCl和GeH4组成的原料气体利用LPCVD工艺来生长。
此外，当第一或第二外延层118或140包含硅锗时，硅锗外延层可以在压力为大约10-4至10-5乇以及温度为大约550至600℃的沉积条件下使用由二氯硅烷(DCS)、HCl和GeH4组成的原料气体利用UHV-CVD工艺来生长。
同时，在采用SEG工艺生长第一或第二外延层118或140时，通过原位掺杂杂质，例如硼、磷、砷、铟或锑，可以将第一或第二外延层118或140的掺杂浓度控制为1020离子/cm2或更高。此外，通过公知的技术杂质可以被注入到第一或第二外延层中。对于NMOS装置，As或P在40keV下被注入到第一或第二外延层中，而对于PMOS装置，B在3keV下被注入到第一或第二外延层中。
如上所述，本发明提供一种采用选择性外延生长(SEG)工艺制造具有抬高的源极/漏极结构的MOS晶体管的方法，其中在形成外延层后形成源极/漏极扩展结，由此防止短沟道效应，否则源极/漏极结的扩散将造成短沟道效应；因此泄漏电流减小。此外，本发明的结构和工艺具有以下优点由于采用选择性外延生长工艺形成两个侧向栅极隔离物以及形成两个抬高的源极/漏极层，源极/漏极扩展结被栅极结构的下部部分地覆盖，因此防止了短沟道效应，同时，减小了源极/漏极层和栅极层的表面电阻。
虽然已参考本发明的优选实施例具体显示和描述了本发明，但是本领域技术人员应理解，在不脱离所附权利要求书限定的本发明的精神和范围的情况下，可以做出各种形式和细节上的变化。
权利要求
1.一种制造具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管的方法，包括在半导体衬底的有源区上形成栅极介电层并在栅极介电层上形成栅极电极；在栅极电极的侧表面上形成第一栅极隔离物；在半导体衬底上形成第一外延层；在第一栅极隔离物的侧表面上形成第二栅极隔离物；以及在第一外延层上形成第二外延层。
2.如权利要求1所述的方法，还包括在形成第一栅极隔离物之前在栅极电极的侧表面上形成第一栅极氧化物；以及在形成第二栅极隔离物之前在第一栅极隔离物的侧表面上形成第二栅极氧化物。
3.如权利要求1所述的方法，还包括在形成第一外延层时在栅极电极上形成第一多晶层；以及在形成第二外延层时在第一多晶层上形成第二多晶层。
4.如权利要求1所述的方法，还包括在形成第一外延层后，在半导体衬底中离子注入杂质以形成源极/漏极扩展层；以及在形成第二外延层后，在半导体衬底中离子注入杂质以形成深源极/漏极层。
5.如权利要求1所述的方法，其中第一外延层的厚度大约为由第一外延层和第二外延层形成的抬高的源极/漏极层的总厚度的20％到30％。
6.如权利要求1所述的方法，其中第二外延层的厚度大约为由第一外延层和第二外延层形成的抬高的源极/漏极层的总厚度的70％到80％。
7.如权利要求1所述的方法，其中第二栅极隔离物比第一栅极隔离物宽4到6倍。
8.如权利要求1所述的方法，其中第一外延层和第二外延层中的至少一个包括硅。
9.如权利要求8所述的方法，其中第一外延层和第二外延层中的至少一个采用低压化学汽相沉积工艺来生长。
10.如权利要求9所述的方法，其中第一外延层和第二外延层中的至少一个采用包括二氯硅烷和HCl的原料气体来形成。
11.如权利要求9所述的方法，其中低压化学汽相沉积在10至30乇下进行。
12.如权利要求8所述的方法，其中第一外延层和第二外延层中的至少一个采用超高真空化学汽相沉积工艺来生长。
13.如权利要求12所述的方法，其中第一外延层和第二外延层中的至少一个采用包括Si2H6的原料气体来形成。
14.如权利要求12所述的方法，其中超高真空化学汽相沉积在10-4至10-5乇下进行。
15.如权利要求8所述的方法，还包括在形成第一外延层和第二外延层中的至少一个前，在氢气气氛下在800至900℃烘烤半导体衬底或第一外延层1到5分钟。
16.如权利要求1所述的方法，其中第一外延层和第二外延层中的至少一个包括硅锗。
17.如权利要求16所述的方法，其中第一外延层和第二外延层中的至少一个采用低压化学汽相沉积工艺来生长。
18.如权利要求17所述的方法，其中第一外延层和第二外延层中的至少一个采用包括二氯硅烷、HCl和GeH4的原料气体来形成。
19.如权利要求17所述的方法，其中低压化学汽相沉积在10至30乇下进行。
20.如权利要求16所述的方法，其中第一外延层和第二外延层中的至少一个采用超高真空化学汽相沉积工艺来生长。
21.如权利要求20所述的方法，其中第一外延层和第二外延层中的至少一个采用包括二氯硅烷、HCl和GeH4的原料气体来形成。
22.如权利要求12所述的方法，其中超高真空化学汽相沉积在10-4至10-5乇下进行。
23.如权利要求16所述的方法，还包括在形成第一外延层或第二外延层之前，在氢气气氛下在800至900℃烘烤半导体衬底或第一外延层1到5分钟。
24.如权利要求1所述的方法，还包括在形成第一外延层或第二外延层期间通过在第一外延层和第二外延层中的至少一个中原位掺杂杂质来形成源极/漏极层。
25.如权利要求1所述的方法，还包括在形成第一外延层或第二外延层期间通过在第一外延层和第二外延层中的至少一个中离子注入杂质来形成源极/漏极层。
26.一种具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管，包括在半导体衬底的有源区上形成的栅极介电层；在栅极介电层上形成的栅极电极；在栅极电极的侧表面上形成的第一栅极隔离物；在半导体衬底上形成的第一外延层；在第一栅极隔离物的侧表面上形成的第二栅极隔离物；以及在第一外延层上形成的第二外延层。
27.如权利要求26所述的MOS晶体管，还包括位于栅极电极和第一栅极隔离物之间的第一栅极氧化物；以及位于第一栅极隔离物与第二栅极隔离物之间的第二栅极氧化物。
28.如权利要求26所述的MOS晶体管，还包括位于栅极电极上的多晶层。
29.如权利要求28所述的MOS晶体管，其中栅极电极上的多晶层的宽度比栅极电极的宽度宽。
30.如权利要求28所述的MOS晶体管，其中栅极电极上的多晶层包括硅。
31.如权利要求28所述的MOS晶体管，其中栅极电极上的多晶层包括锗。
32.如权利要求26所述的MOS晶体管，还包括通过杂质离子注入工艺形成的源极/漏极扩展层，所述源极/漏极扩展层位于第一外延层下并被栅极电极的下部部分地覆盖；以及通过在位于第二外延层下的半导体衬底部分中深度离子注入杂质形成的深源极/漏极层。
33.如权利要求26所述的MOS晶体管，其中第一外延层的厚度大约为由第一外延层和第二外延层形成的抬高的源极/漏极层的总厚度的20％到30％。
34.如权利要求26所述的MOS晶体管，其中第二外延层的厚度大约为由第一外延层和第二外延层形成的抬高的源极/漏极层的总厚度的70％到80％。
35.如权利要求26所述的MOS晶体管，其中第一外延层和第二外延层中的至少一个包括硅。
36.如权利要求26所述的MOS晶体管，其中第二栅极隔离物比第一栅极隔离物宽4到6倍。
37.如权利要求26所述的MOS晶体管，其中第一外延层和第二外延层中的至少一个包括硅锗。
全文摘要
在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。
文档编号H01L21/336GK1551311SQ20041004331
公开日2004年12月1日 申请日期2004年5月14日 优先权日2003年5月14日
发明者李承换, 朴文汉, 李化成, 李 浩, 柳载润 申请人:三星电子株式会社