专利名称：芯片封装体的制作方法
技术领域：
本实用新型涉及一种芯片封装体(chip package)，特别是涉及一种使用线穿槽型态(wire through slot type)的芯片封装体。
背景技术：
近年来，随着半导体制程技术的不断成熟与发展，各种高效能的电子产品不断推陈出新，而集成电路(Integrated Circuit，IC)元件的积集度(integration)也不断提高，在IC元件的速度及功能提升的同时，IC元件的本身所产生的热能必须寻求适当的管道来快速地散逸至外界，否则过高的温度将导致IC元件发生暂时性或永久性的失效。因此，在IC元件的制程中，IC封装(IC packaging)扮演着相当重要的角色。由于IC元件通常是将IC制作在半导体芯片(semiconductor chip，芯片即为晶片，以下均称为芯片)上，再将表面具有IC的芯片予以封装，所以IC封装又可称之为芯片封装(chip packaging)。
就动态随机存取记忆体(Dynamic Random Access Memory，DRAM，记忆体即为内存)所采用的芯片封装技术而言，早期的DRAM是采用导线接合技术(Wire Bonding，WB)，将配置于一模组板(module board)的表面的一颗芯片其多个接点，经由多条导线而分别电性连接至模组板的多个接点(俗称金手指)，接着再利用一封装胶体(molding compound)来包覆上述的芯片及这些导线。然而，随着DRAM的运作速度增加，DRAM的本身在运作时所产生的热能也相对增加。为了提高DRAM的散热效率，微型球脚格状阵列封装体(micro-Ball Grid Array package，micro-BGA package)便发展出来。有关于此现有习知的微型球脚格状阵列封装体将详述如后。
图1是现有习知的一种微型球脚格状阵列封装体(micro-BGA package)的剖面示意图。请参阅图1所示，现有习知的微型球脚格状阵列封装体100是由一封装基板(package substrate)110、一线路层120、芯片130、多条导线(conductive wire)140、一封装胶体150与多个焊球(solder ball)160所组成。封装基板110具有一第一表面110a、相对于第一表面110a的一第二表面110b与一槽孔(slot)112，而线路层120是配置于第一表面110a，并围绕槽孔112的周围。此外，芯片130是配置于第一表面110b上，并覆盖槽孔112，而芯片130具有多个讯号垫(signal pad)132与多个非讯号垫(non-signal pad)134，其中非讯号垫134例如接地垫或电源垫，且槽孔112是暴露出这些讯号垫132与这些非讯号垫134。另外，某些导线140的两端是分别连接至讯号垫132与线路层120，而其他导线140的两端则分别连接至非讯号垫134与线路层120。
承上所述，封装胶体150是包覆芯片130、导线140与局部线路层120，而焊球160是配置于线路层120上，其中焊球160是适于与外界电性连接。值得注意的是，芯片130的讯号是经由这些讯号垫132、对应的导线140、线路层120与这些焊球160而传递至外界。此外，返回电流(return current)是经由其他焊球160、线路层120、对应的导线140与这些非讯号垫134而输入至芯片130。
由于现有习知的微型球脚格状阵列封装体100的返回电流必须经过导线140才能回到芯片，因而导致返回电流所需经过的回流路径(returnloop)较长，且导线140与线路层120之间尚具有阻抗不匹配(impedancemismatch)等问题，因此现有习知的微型球脚格状阵列封装体100具有较高的介入损耗(insertion loss)与返回损耗(return loss)。此外，当芯片130所输出的讯号为高频讯号时，高频讯号所产生的回流电感(loopinductance)也将相对增加。
由此可见，上述现有的芯片封装体在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决芯片封装体存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的芯片封装体存在的缺陷，本设计人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的芯片封装体，能够改进一般现有的芯片封装体，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本实用新型。
发明内容
本实用新型的目的在于，克服现有的芯片封装体存在的缺陷，而提供一种新型结构的芯片封装体，所要解决的技术问题是使其具有较佳的电性品质，从而更加适于实用。
本实用新型的目的及解决其技术问题是采用以下的技术方案来实现的。依据本实用新型提出的一种芯片封装体，其包括一封装基板，具有一槽孔(slot)；一第一图案化导电层，配置于该封装基板的一第一表面上，其具有至少一讯号端及至少一非讯号端，其中该非讯号端是位于该槽孔的周围；一第二图案化导电层，配置于该封装基板的该第二表面上，并位于该槽孔的周围；一导电壁，配置于该槽孔内壁上，其中该导电壁是分别连接该第一图案化导电层的该非讯号端与该第二图案化导电层；一芯片，配置于该封装基板的该第二表面上，并覆盖该槽孔，且该芯片具有至少一讯号垫与至少一第一非讯号垫，其中该第一非讯号垫是与该第二图案化导电层电性连接，并藉由该导电壁桥接至该第一图案化导电层的该非讯号端，且该封装基板的该槽孔是暴露出该讯号垫；以及至少一第一导线(conductivewire)，该第一导线穿过该槽孔，其两端是分别连接至该讯号垫与该第一图案化导电层的该讯号端。
本实用新型的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的芯片封装体，更包括一封装胶体，至少包覆该芯片、该封装基板的该槽孔与该第一导线。
前述的芯片封装体，更包括多数个接点，配置于该第一图案化导电层。
前述的芯片封装体，更包括一导体层，配置于该第一非讯号垫与该第二图案化导电层之间，而该第一非讯号垫藉由该导体层与该第二图案化导电层电性连接。
前述的芯片封装体，其中所述的第一非讯号垫包括一接地垫(groundpad)。
前述的芯片封装体，其中所述的第一非讯号垫包括一电源垫(powerpad)。
前述的芯片封装体，其中所述的芯片更包括至少一第二非讯号垫，且该槽孔是暴露出该第二非讯号垫。
前述的芯片封装体，更包括至少一第二导线，该第二导线是穿过该槽孔，其两端是分别连接至该第二非讯号垫与该第一图案化导电层的该非讯号端。
前述的芯片封装体，其中所述的第二非讯号垫包括一接地垫。
前述的芯片封装体，其中所述的第二非讯号垫包括一电源垫。
本实用新型与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本实用新型的主要技术内容如下基于上述目的或其他目的，本实用新型提出一种芯片封装体，其包括一封装基板、一第一图案化导电层(conductive layer)、一第二图案化导电层、一导电壁(conductive wall)、一芯片与至少一导线。封装基板具有一槽孔(slot)，而第一图案化导电层是配置于封装基板的一第一表面上，其具有至少一讯号端及至少一非讯号端，其中非讯号端是位于槽孔的周围。此外，第二图案化导电层是配置于封装基板的第二表面上，并位于槽孔的周围。另外，导电壁是配置于槽孔内壁上，其中导电壁是分别连接第一图案化导电层的非讯号端与第二图案化导电层。再者，芯片是配置于封装基板的第二表面上，并覆盖槽孔，且芯片具有至少一讯号垫与至少一非讯号垫，其中非讯号垫是与第二图案化导电层连接，并藉由导电壁桥接至第一图案化导电层的非讯号端，且封装基板的槽孔是暴露出讯号垫。导线穿过槽孔，其两端是分别连接至讯号垫与第一图案化导电层的讯号端。
基于上述，本实用新型的芯片封装体采用具有导电壁的槽孔，以取代现有技术所使用的导线，因此本实用新型的芯片封装体具有较佳的电性品质。
经由上述可知，本实用新型是关于一种芯片封装体，其包括封装基板具有一槽孔、第一图案化导电层、第二图案化导电层、导电壁、芯片与导线。第一图案化导电层及第二图案化导电层分别配置于封装基板的第一表面及第二表面上，其中第一图案化导电层具有讯号端及非讯号端，而非讯号端与第二图案化导电层是位于封装基板的槽孔的周围。导电壁是配置于槽孔的内壁上，并连接非讯号端与第二图案化导电层。芯片是配置于第二表面上，并覆盖槽孔，且芯片具有讯号垫与非讯号垫，其中非讯号垫是与第二图案化导电层作电性连接，并藉由导电壁桥接至非讯号端，且槽孔是暴露出讯号垫。导线是穿过槽孔，其两端分别是连接于讯号垫与讯号端。
借由上述技术方案，本实用新型芯片封装体至少具有下列优点一、相较于现有技术，本实用新型的芯片封装体能够提供讯号较佳的回流路径，进而降低回路电感，因此本实用新型的芯片封装体具有较佳电性品质。
二、相较于现有技术，本实用新型的芯片封装体所能应用的工作频率范围较广。
综上所述，本实用新型特殊结构的芯片封装体，其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在结构上或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的芯片封装体具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并为了让本实用新型的上述和其他目的、特征和优点能更明显易懂，以下特举一较佳实施例，并配合附图，详细说明如下。
图1是现有习知的一种微型球脚格状阵列封装体的剖面示意图。
图2是本实用新型较佳实施例的一种芯片封装体的剖面示意图。
100现有习知的微型球脚格状阵列封装体110、210封装基板110a、210a第一表面110b、210b第二表面 112、212槽孔120、220线路层 130、230芯片132、232讯号垫 134接地垫140导线 150、250封装胶体160焊球 200芯片封装体222第一图案化导电层 222a讯号端222b非讯号端224第二图案化导电层226导电壁 234a第一非讯号垫234b第二非讯号垫240a第一导线240b第二导线260接点270导体层具体实施方式
为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效，
以下结合附图及较佳实施例，对依据本实用新型提出的芯片封装体其具体实施方式
、结构、特征及其功效，详细说明如后。
图2是本实用新型较佳实施例的一种芯片封装体的剖面示意图。请参阅图2所示，芯片封装体200包括一封装基板210、一线路层220、一芯片230与多条第一导线240a，其中封装基板210具有一槽孔212，而槽孔212例如是长条形、圆形或其他形状。此外，线路层220是配置于封装基板210的一第一表面210a上，并经由槽孔212的内壁延伸至封装基板210的相对于第一表面210a的一第二表面210b上。另外，芯片230是配置于封装基板210的第二表面210b上，并覆盖槽孔212与局部线路层220，其中芯片230具有至少一讯号垫232与至少一第一非讯号垫234a，而且第一非讯号垫234a是与位于第二表面上210b的线路层220连接。
上述的第一非讯号垫234a与第二图案化导电层224的电性连接的方式例如是藉由配置于第一非讯号垫234a与第二图案化导电层224之间的一导体层270，其中导体层270例如是一导电胶(conductive glue)或一焊料层(solder layer)。再者，封装基板210的槽孔212是暴露出讯号垫232，且第一导线240a的两端是连接至讯号垫232与位于封装基板210的第一表面210a上的线路层220。
更详细而言，上述的线路层220包括一第一图案化导电层222、一第二图案化导电层224与一导电壁226，其中第一图案化导电层222是配置于封装基板210的第一表面210a上，而第一图案化导电层222包括讯号端222a与非讯号端222b，且非讯号端222b是位于槽孔212的周围。此外，第二图案化导电层224是配置于封装基板210的第二表面210b上，并位于槽孔212的周围，且第二图案化导电层224是与芯片220的第一非讯号垫234a电性连接。再者，导电壁226是配置于槽孔212内壁上，其中导电壁226是分别连接第一图案化导电层222的非讯号端222b与第二图案化导电层224。
值得注意的是，如果将第一图案化导电层222的非讯号端222b、第二图案化导电层224与导电壁226结构性地分隔成不同区块，并形成不同的传输通道，例如接地通道(平面)或电源通道(平面)，则某些第一非讯号垫234a可以为接地垫，且某些第一非讯号垫234a可以为电源垫。此外，芯片230更包括第二非讯号垫234b，且槽孔212是暴露出第二非讯号垫234b，其中第二非讯号垫234b是藉由穿过槽孔212的一第二导线240b电性连接至第一图案化导电层222的非讯号端222b。另外，第二非讯号垫234b例如是一接地垫或一电源垫。
承上所述，芯片230的第一非讯号垫234a所输出的讯号能够依序经由导体层270、第二图案化导电层224与导电壁226而传递至第一图案化导电层222的非讯号端222b。此外，芯片230的第二非讯号垫234b所输出的讯号能够依序经由第二导线240b而传递至第一图案化导电层222的非讯号端222b，其中第一非讯号垫234a与第二非讯号垫234b例如是接地垫或是电源垫。换言之，相较于现有技术，本实用新型的芯片封装体能够提供讯号较佳的回流路径，进而降低回路电感，因此本实用新型的芯片封装体不仅具有较广的工作频率，更具有较佳的电性品质。更详细而言，相较于现有技术采用导线来传输讯号，本实用新型的芯片封装体采用具有导电壁的槽孔来传递讯号，因此本实用新型的芯片封装体除了能够改善讯号的返回损耗之外，更可改善阻抗不匹配的问题，进而使得高频讯号能够完整地传递出去。
为了保护芯片230与封装基板210之间的电性连接，本实施例的芯片封装体200更包括一封装胶体250，其是至少包覆芯片210、第一导线240a与第二导电240b。此外，为了使得芯片230能够与外界电性连接，本实施例的芯片封装体200更包括多个配置于第一图案化导电层222的讯号端222a与非讯号端222b上的接点260，其中接点260例如是采用面阵列(areaarray)方式排列的焊球。值得一提的是，接点260并不限定于焊球，而接点260更可是针脚或其他形式的接点。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，虽然本实用新型已以较佳实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型的技术实质对以上的实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。
权利要求1.一种芯片封装体，其特征在于其包括一封装基板，具有一槽孔；一第一图案化导电层，配置于该封装基板的一第一表面上，其具有至少一讯号端及至少一非讯号端，其中该非讯号端是位于该槽孔的周围；一第二图案化导电层，配置于该封装基板的该第二表面上，并位于该槽孔的周围；一导电壁，配置于该槽孔内壁上，其中该导电壁是分别连接该第一图案化导电层的该非讯号端与该第二图案化导电层；一芯片，配置于该封装基板的该第二表面上，并覆盖该槽孔，且该芯片具有至少一讯号垫与至少一第一非讯号垫，其中该第一非讯号垫是与该第二图案化导电层电性连接，并藉由该导电壁桥接至该第一图案化导电层的该非讯号端，且该封装基板的该槽孔是暴露出该讯号垫；以及至少一第一导线，该第一导线穿过该槽孔，其两端是分别连接至该讯号垫与该第一图案化导电层的该讯号端。
2.根据权利要求1所述芯片封装体，其特征在于更包括一封装胶体，至少包覆该芯片、该封装基板的该槽孔与该第一导线。
3.根据权利要求1所述芯片封装体，其特征在于更包括多数个接点，配置于该第一图案化导电层。
4.根据权利要求1所述的芯片封装体，其特征在于更包括一导体层，配置于该第一非讯号垫与该第二图案化导电层之间，而该第一非讯号垫藉由该导体层与该第二图案化导电层电性连接。
5.根据权利要求1所述的芯片封装体，其特征在于其中所述的第一非讯号垫包括一接地垫。
6.根据权利要求1所述的芯片封装体，其特征在于其中所述的第一非讯号垫包括一电源垫。
7.根据权利要求1所述的芯片封装体，其特征在于其中所述的芯片更包括至少一第二非讯号垫，且该槽孔是暴露出该第二非讯号垫。
8.根据权利要求7所述的芯片封装体，其特征在于更包括至少一第二导线，该第二导线是穿过该槽孔，其两端是分别连接至该第二非讯号垫与该第一图案化导电层的该非讯号端。
9.根据权利要求7所述的芯片封装体，其特征在于其中所述的第二非讯号垫包括一接地垫。
10.根据权利要求7所述的芯片封装体，其特征在于其中所述的第二非讯号垫包括一电源垫。
专利摘要本实用新型是关于一种芯片封装体，其包括封装基板具有一槽孔、第一图案化导电层、第二图案化导电层、导电壁、芯片与导线。第一图案化导电层及第二图案化导电层分别配置于封装基板的第一表面及第二表面上，其中第一图案化导电层具有讯号端及非讯号端，而非讯号端与第二图案化导电层是位于封装基板的槽孔的周围。导电壁是配置于槽孔的内壁上，并连接非讯号端与第二图案化导电层。芯片是配置于第二表面上，并覆盖槽孔，且芯片具有讯号垫与非讯号垫，其中非讯号垫是与第二图案化导电层作电性连接，并藉由导电壁桥接至非讯号端，且槽孔是暴露出讯号垫。导线是穿过槽孔，其两端分别是连接于讯号垫与讯号端。
文档编号H01L23/48GK2763977SQ200420118750
公开日2006年3月8日 申请日期2004年10月13日 优先权日2004年10月13日
发明者徐鑫洲, 许志行 申请人:威盛电子股份有限公司