专利名称：制造具有零电阻率温度系统的薄膜电阻器的方法
技术领域：
本发明涉及半导体器件制造，更具体地说，涉及制造具有基本上零“0”电阻率温度系数(TCR)的薄膜电阻器的方法。本发明还旨在集成本发明的薄膜电阻器与互连结构和/或金属-绝缘体-金属电容器(MIMCAP)的方法。
背景技术：
在半导体集成电路(IC)中，电阻器可用于控制IC的其它电子元件的电阻。本领域的技术人员已知，电阻器的电阻R正比于电阻器的长度L和电阻器截面面积的倒数1/A；L和A在电流流通的方向上测量得到。因此电阻器的电阻的基本等式为R＝L/A，其中如上定义R、L和A。
现有技术电阻器典型地由已掺杂的多晶硅构成。随着半导体器件集成的提高，在半导体IC内的各元件必须提供等效或更好的电特性。因此尺寸减小的电阻器必须提供在使用期间波动不大的恒定电阻值。然而，由于多晶硅的特性，由掺杂多晶硅构成的现有技术电阻器仅仅可提供在有限空间内的有限电阻。于是利用多晶硅电阻器提供较高电阻成为设计和制造高度集成半导体器件的问题。
最近，掺杂多晶硅电阻器已被由电阻率高于多晶硅的材料构成的单个薄膜电阻器替代。这种较高电阻率材料的实例包括但不限于TiN和TaN。包括36％N2的氮化钽TaN是目前用于大多数半导体器件的后段制程(BEOL)的材料。即使较高电阻率的材料可用于制造良好电阻器，它们典型地呈现非常高的电阻率温度系数，即TCR，其量级约为-600ppm/℃。作为电阻和温度的归一化一阶导数，TCR提供了衡量电阻器性能的充分方法。
由于现有技术单个薄膜电阻器的高TCR，当在约为85℃的正常操作温度下使用时，这种电阻器的电阻往往波动很大；电阻波动妨碍高性能半导体IC器件的性能。例如，如果在半导体IC中提供具有50欧姆电阻率的电阻器，在使用其并通过焦耳加热发热时，该电阻器的高TCR可导致电阻从希望的50欧姆电阻变化15至20％之多。因此，该50欧姆电阻器没有在其预定工作的电阻值下工作。
由于上述现有技术的情况，需要提供具有目标表面电阻和基本上零TCR值的新的且改善的电阻器。本发明中利用术语“基本上零”表示从零变化±50ppm/℃内的TCR值。
发明内容
本发明的一个目的是提供一种薄膜电阻器，所述薄膜电阻器具有目标表面电阻，在使用期间呈现很小或没有波动的电阻。
本发明的另一个目的是提供一种薄膜电阻器，所述薄膜电阻器具有比常规单个薄膜电阻器更接近0ppm/℃的电阻率温度系数，即TCR。如上所述，可通过归一化电阻和温度的一阶导数计算电阻器的TCR。
本发明的又一个目的是提供一种薄膜电阻器，其中总电阻等效于并联连接的至少两个电阻器。
本发明的又一个目的是提供一种薄膜电阻器，所述薄膜电阻器可在互连结构的一个互连层内直接集成，同时达到希望的表面电阻和接近0ppm/℃的TCR的目标。
本发明的又一个目的是提供一种薄膜电阻器，所述薄膜电阻器可利用金属过孔作为互连途径互连到互连结构的各布线层，同时达到希望的表面电阻和接近0ppm/℃的TCR的目标。
本发明的又一个目的是提供一种薄膜电阻器，所述薄膜电阻器具有目标表面电阻和接近0ppm/℃的TCR，其可在相同互连层与金属-绝缘体-金属电容器(MIMCAP)集成。
通过提供具有基本上零TCR的薄膜电阻器，在本发明中实现了这些和其它目的及优点。如上所述，当与词语TCR结合使用时，术语“基本上零”表示从0ppm/℃变化±50ppm/℃内的TCR值。术语“薄膜电阻器”表示总厚度小于约1000的电阻器。
具体地说，并且更广泛地说，本发明的薄膜电阻器包括一种位于另一种之上的至少两种电阻器材料，各电阻器材料具有不同的电阻率温度系数，其中所述不同的电阻率温度系数提供基本上0ppm/℃的有效电阻率温度系数。
本发明的薄膜电阻器的有效电阻率温度系数和总电阻并非基于所述电阻器材料的各自的TCR和电阻值的和。相反地，TCReff/Reff是在所述膜中存在的各所述电阻器材料的各自(TCR/R)的和，其中由在所述薄膜电阻器中存在的各所述电阻器材料的各自(1/R)的和给出(1/Reff)。例如，对于包括两种电阻器材料的电阻器，可通过下面的等式确定得到的双层薄膜电阻器的有效TCRTCReff/Reff＝(TCR1/R1)+(TCR2/R2)，其中1/Reff＝(1/R1)+(1/R2)。
通过选择具有可提供所选和目标值的表面电阻的适合电阻器材料，可对本发明的薄膜电阻器提供所选和目标表面电阻。本发明的薄膜电阻器可包括位于部分所述电阻器材料之间的绝缘材料，其中所述绝缘材料的最外边缘没有延伸超出所述至少两种电阻器材料的最外边缘。所述绝缘材料用于本发明，以降低上覆电阻器材料之间的界面电阻，并保护上电阻器材料的形貌。
虽然所述薄膜电阻器可包括一种在另一种上层叠的多种电阻器材料，在本发明中优选提供包括两种电阻器材料RM1和RM2的薄膜电阻器。在本发明的该实施例中，RM1具有不同于RM2的TCR值(TCR2)的TCR值TCR1，并且所述双层电阻器的有效TCR基本上为0ppm/℃。
本发明的薄膜电阻器可在互连结构内集成，或者在相同互连层与MIMCAP集成。在MIMCAP集成中，最底部电阻器材料也是所述MIMCAP的底部电极板，而最顶部电阻器材料也是所述MIMCAP的顶部电极板。
本发明的另一方面涉及一种制造本发明的上述薄膜电阻器的方法。具体地说，并且更广泛地说，通过包括以下步骤的方法制造本发明的薄膜电阻器一种在另一种上地形成至少两种电阻器材料，各电阻器材料具有不同的电阻率温度系数，其中所述不同的电阻率温度系数提供基本上0ppm/℃的有效电阻率温度系数；以及构图所述至少两种电阻器材料，以提供具有所选大小的薄膜电阻器。
于是可利用一种或两种镶嵌方法，将所述薄膜电阻器连接到中间金属层以及有源器件和过孔。
本发明还旨在一种集成本发明的薄膜电阻器与MIMCAP的方法。本发明的该方面包括以下步骤在衬底的表面上形成具有第一电阻率温度系数的第一电阻器材料；在所述第一电阻器材料顶部形成绝缘材料；构图所述绝缘材料，以至少在部分所述第一电阻器材料上提供电容器介质；在所述第一电阻器材料和所述电容器介质上形成具有不同于所述第一电阻率温度系数的第二电阻率温度系数的第二电阻器材料，其中所述第一电阻率温度系数和所述第二电阻率温度系数提供基本上0ppm/℃的有效电阻率温度系数；以及构图所述第一和第二电阻器材料，以提供薄膜电阻器和电容器，所述电容器包括至少所述电容器介质。
图1A-1D(通过截面视图)示出了本发明中所采用的制造具有基本上零TCR的薄膜电阻器的基本处理步骤；图2A-2F(通过截面视图)示出了本发明的实施例，其中将图1A-1D所示的薄膜电阻器处理体系集成到互连结构中。该互连结构在相同互连层还包括MIMCAP。
具体实施例方式
现在将通过参考结合本发明的附图，更详细说明提供具有基本上零TCR的薄膜电阻器的本发明。附图中，通过相同的参考标号表示相同和对应的部分。虽然附图示出了存在两种电阻器材料，本发明不限于仅具有两层的电阻器。而本发明同样也在一种在另一种上地形成多种电阻器材料方面工作出色，其中各电阻器材料层的TCR值基本上为零TCR。如上所述，本发明提供了一种具有基本上零TCR的薄膜电阻器。本发明的薄膜电阻器包括一种在另一种上的至少两种电阻器材料。各电阻器材料具有提供有效电阻率温度系数基本上为0ppm/℃的不同的电阻率温度系数。现在将通过参考图1A-1D更详细地说明形成本发明的薄膜电阻器的方法。
具体地说，图1A示出了在衬底10的表面上形成第一电阻器材料12后所制造的初始结构。衬底10包括在互连结构中通常存在的任何半导体材料或任何介质材料。介质材料可用作互连结构的硬掩膜，层间介质或层内介质。
衬底10的适合半导体材料的实例包括但不限于Si、SiGe、SiC、SiGeC、Ge、GaAs、InAs、InP，所有其它III/V化合物半导体以及例如绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)的分层半导体。用于衬底10的介质材料的示例性实例包括但不限于多孔或非多孔无机和/或有机介质。因此，介质材料可包括SiN、SiO2、聚酰亚胺聚合物、硅氧烷聚合物、倍半硅氧烷聚合物、类金刚石碳材料、氟化类金刚石碳材料以及包括其组合或多层的类似材料。
衬底10可包括不同的器件区、隔离区和/或布线区。这些不同区域在图1A中未示出，但仍然应包括在衬底10中或衬底10上。对于本发明的方法，衬底10的厚度并不重要。衬底10可以是单个或多晶，并且其可利用对于本领域中的技术人员公知的各种技术形成。
通过利用沉积工艺，例如溅射、镀敷、蒸发、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、化学溶液沉积、原子层沉积和其它类似的沉积工艺，在衬底10的表面上形成第一电阻器材料12。沉积后该第一电阻器材料12典型地具有从约50至约1000的厚度，其中更高度优选从约50至约500的厚度。
第一电阻器材料12可包括Ta、TaN、Ti、TiN、W、WN以及其它类似的电阻器材料。第一电阻器材料12具有第一表面电阻值和第一TCR值。根据所用的电阻器材料的类型，该TCR值可以是正或负的，并且该表面电阻也取决于所用的材料类型及其长度和面积。
下一步，可在第一电阻器材料12的上暴露表面上形成可选绝缘材料14，然后构图该绝缘材料14，以提供例如图1B所示的结构。通过沉积工艺，例如CVD、PECVE、化学溶液沉积、原子层沉积和其它类似的沉积工艺，形成可包括氧化物、氮化物、氮氧化合物或包括多层的任何其组合的可选绝缘材料14。另外，可通过氧化、氮化或氮氧化形成可选绝缘材料14。在本发明中所用的高度优选的可选绝缘材料是SiN。
当存在时，可选绝缘材料14具有从约50至约500的厚度，其中更高度优选从约100至约300的厚度。可选绝缘材料14使以下将更具体说明的第一电阻器材料12和上覆第二电阻器材料16之间的任何金属间形成最小化。并且，由于在介质材料上而不是另一电阻器材料上形成上覆第二电阻器材料16，预期上覆第二电阻器材料16的形貌和电特性接近其本征值，即单层膜的值。
在第一电阻器材料12的顶部形成可选绝缘材料14后，构图该可选绝缘材料14，以提供图1B所示的结构。利用光刻步骤之后蚀刻，进行可选绝缘材料14的构图。光刻步骤包括对可选绝缘材料14的表面施加光致抗蚀剂(未示出)，曝光光致抗蚀剂至希望的辐照图形，以及通过利用常规抗蚀剂显影液在光致抗蚀剂中显影该图形。然后通过包括湿法蚀刻工艺、干法蚀刻工艺或其任何组合的蚀刻步骤，将该图形转移到可选绝缘材料14。图形转移后，利用对于本领域的技术人员公知的常规光致抗蚀剂剥离工艺去除光致抗蚀剂。
对于图1A或图1B所示的结构，利用与用于形成第一电阻器材料12相同或不同的沉积工艺，对曝光表面，即第一电阻器材料12的曝光表面和可选绝缘材料14的曝光表面施加第二电阻器材料16。图1C提供了在图1B所示的结构顶部形成第二电阻器材料16的示例。
沉积后第二电阻器材料16典型地具有从约50至约1000的厚度，其中更高度优选从约50至约500的厚度。此外，第二电阻器材料16可包括Ta、TaN、Ti、TiN、W、WN以及其它类似的电阻器材料，但第二电阻器材料16必须不同于第一电阻器材料12。第二电阻器材料16具有均不同于第一电阻器材料12的第二表面电阻值和第二TCR值。根据所用的电阻器材料的类型，第二TCR值可以是正或负的，并且该表面电阻也取决于所用的材料类型及其长度和面积。然而更重要的是，选择第二TCR值和第一TCR值，以提供基本上0ppm/℃的有效TCR。一种在另一种上地形成多种电阻器材料的实施例中，多叠层电阻器的有效TCR值基本上为0ppm/℃。
可在本发明中形成的优选电阻器的实例是双层电阻器叠层，其中第一电阻器材料12是具有550欧姆/□的表面电阻和-650ppm/℃的TCR的TiN，而第二电阻器材料16是具有180欧姆/□的表面电阻和290ppm/℃的TCR的TiN。该材料组合提供了有效TCR值基本上为零的薄膜电阻器。在该结构顶部形成第二电阻器材料16后，包括光刻和刻蚀的构图步骤可用于在衬底10的表面上构图电阻器材料。在此应注意，当存在可选绝缘材料14时，其外部边缘15没有延伸超出第一和第二电阻器材料12和16各自的外部边缘13和17。构图后的结构示于例如图1D。
可通过重复电阻器材料沉积和可选绝缘材料形成的步骤，形成多叠层薄膜电阻器。本发明的方法可用于在衬底10的表面上形成具有或不具有绝缘材料14的多个薄膜电阻器。在一些实施例中，可以形成具有绝缘材料的本发明的薄膜电阻器，而本发明的其它薄膜电阻器不包括在电阻器材料之间的绝缘材料。
参考图1A-1D，上面的说明描述了用于制造具有基本上0TCR的薄膜电阻器的本发明的基本处理步骤。参考图2A-2F，下面的说明描述了用于在互连结构中集成本发明的薄膜电阻器的基本处理步骤，在该互连结构中，在与薄膜电阻器相同的层上形成可选的MIMCAP。
应注意，即使附图包括MIMCAP，该互连结构不需要包括MIMCAP。在该实施例中，在互连结构的一个互连层中形成本发明的薄膜电阻器。也应注意，下面的说明在第一金属层的顶部形成薄膜电阻器。虽然提供了用于在第一金属层上形成薄膜的示例，本发明也可用于在任何金属层上的任何互连层中形成薄膜电阻器。
图2A示出了可用于本发明的实施例的初始互连结构50。该初始互连结构50包括具有在其上形成的第一金属层52的半导体衬底10。该初始互连结构50也可包括由在第一金属层52的顶部的蚀刻停止材料60和硬掩膜材料62构成的材料叠层58。该材料叠层是可选的，并且在一些实施例中不需要使用该材料叠层。第一金属层52包括由介质56隔离的布线区54。
通过利用常规的后段制程(BEOL)，即对于本领域的技术人员公知的互连、体系，形成图2A所示的初始互连结构50。具体地说，对半导体衬底10的表面提供金属层52，该金属层52包括由介质56相互隔离的布线区54。可通过首先在半导体衬底10的所选表面上(通过沉积和构图)形成布线区52，随后在包括半导体衬底10和布线区54的整个结构上形成介质56，形成金属层52。可将平面化工艺用于提供具有基本上共面的表面的结构。另外，可通过首先在半导体结构的顶部提供介质56，构图该介质56，以提供用于布线区54的开口，然后用传导材料填充开口，并且如果需要，使该结构经受平面化，形成金属层52。
虽然将这些技术用于形成金属层52，布线区54典型地由包括例如元素金属、金属合金或金属硅化物的传导材料构成。布线区54的合适传导材料的实例包括但不限于Cu、Al、Ta、TaN、W及其合金或硅化物。介质56由可以是多孔或非多孔的任何层间无机或有机介质构成。该介质的实例为SiO2。
提供金属层52后，可利用常规沉积工艺在金属层52的顶部形成可选材料叠层58。如上所述，该材料叠层58包括在第一金属层52的顶部沉积的蚀刻停止材料，例如SiN，以及硬掩膜材料，例如SiO2。
下一步，如图2B所示，在材料叠层58的顶部形成第一电阻器材料12，或者如果没有材料叠层，则在布线层52顶部形成第一电阻器材料12。如上所述形成第一电阻器材料12，并且该第一电阻器材料12由上述一种电阻器材料构成。
下一步，在第一电阻器材料12的顶部形成可选绝缘材料14，然后构图该可选绝缘材料14。该构图可用于在将形成MIMCAP的区域中由绝缘体材料14形成至少一个电容器介质14’。在附图中，在薄膜电阻器中也存在可选绝缘材料14。得到的包括可选绝缘材料14和电容器介质14’的结构示于图2C。应注意，在MIMCAP与本发明的薄膜电阻器集成的实施例中，需要可选绝缘材料14。在一些情况下，电容器介质14’不同于可选绝缘材料14。在该实施例中，沉积来自可选绝缘材料14的隔离介质，并与可选绝缘材料14同时构图该隔离介质。
下一步，如图2D所示，在图2C所示的结构顶部形成第二电阻器材料16。第二电阻器材料16具有上述特性，并且利用一种上述沉积工艺形成该第二电阻器材料16。
然后使图2D所示的结构经受蚀刻步骤，其中蚀刻至少所述第一电阻器材料12和第二电阻器材料16，以提供至少一个薄膜电阻器64。也可在该蚀刻步骤期间形成可选MIMCAP 66。图2E示出了蚀刻步骤之后形成的结构。如图所示，薄膜电阻器64包括第一电阻器材料12、可选绝缘材料14和第二电阻器材料16，而MIMCAP 66包括第一电阻器材料12、电容器介质14’和第二电阻器材料16。用于提供图2E所示的结构的该蚀刻步骤包括干法蚀刻步骤，例如反应离子蚀刻、离子束蚀刻，以及激光烧蚀。通过本发明也预期多个薄膜电阻器64和MIMCAP 66。
可在蚀刻之前在第二电阻器材料16的顶部形成可选覆盖层(未示出)。如果存在，上述蚀刻步骤必须也选择性地蚀刻覆盖层。可选覆盖层由例如氮化物的任何绝缘材料构成。
下一步，如图2F所示，在图2E所示的结构的顶部形成具有存在于介质76中的线路72和过孔74的第二布线层70。可利用对于本领域的技术人员公知的常规单或双镶嵌工艺形成第二布线层。线路72和过孔74可由与布线区54相同或不同的传导材料构成，而介质76可由与介质56相同或不同的材料构成。
如图2F所示，通过过孔和线路将薄膜电阻器64和MIMCAP 66连接到其它布线层。可重复以上过程，以提供多层互连结构。
根据初始实验，利用本发明的方法制造具有110欧姆/□的目标表面电阻和约50ppm/℃的TCR的薄膜精确电阻器。具体地说，通过顺序沉积TiN和TaN膜制造该精确薄膜电阻器。具体，在二氧化硅绝缘体材料上溅射沉积具有180欧姆/□的100TiN膜。然后在TiN膜上沉积具有550欧姆/□的100TaN膜。然后利用标准半导体制造方法将电阻器膜构图并通过双镶嵌互连连接。
虽然关于其优选实施例具体示出和说明了本发明，本领域的技术人员将理解，只要不脱离本发明的范围和精神，可在形式和细节上进行上述和其它改变。因此本发明旨在不限于已说明和示出的具体形式和细节而是落入所附权利要求书的范围内。
权利要求
1.一种薄膜电阻器，包括至少两种电阻器材料，一种位于另一种上，各电阻器材料具有不同的电阻率温度系数，其中所述不同的电阻率温度系数提供基本上0ppm/℃的有效电阻率温度系数。
2.根据权利要求1的薄膜电阻器，还包括位于部分所述两种电阻器材料之间的绝缘材料。
3.根据权利要求2的薄膜电阻器，其中所述绝缘材料的最外边缘没有延伸超出所述至少两种电阻器材料的最外边缘。
4.根据权利要求1的薄膜电阻器，其中所述至少两种电阻器材料是选自Ta、TaN、Ti、TiN、W以及WN的不同材料。
5.根据权利要求1的薄膜电阻器，其中所述至少两种电阻器材料包括第一电阻器材料和第二电阻器材料。
6.根据权利要求5的薄膜电阻器，其中所述第一电阻器材料是TaN，并且所述第二电阻器材料是TiN。
7.根据权利要求1的薄膜电阻器，其中所述至少两种电阻器材料中的一种位于半导体衬底或介质材料的表面上。
8.根据权利要求1的薄膜电阻器，其中所述薄膜电阻器具有等效于并联连接的至少两个电阻器的总电阻。
9.根据权利要求1的薄膜电阻器，还包括邻近的金属-绝缘体-金属电容器，所述金属-绝缘体-金属电容器包括底部电极板和顶部电极板，其中所述底部电极板包括所述薄膜电阻器的一种所述电阻器材料，而所述顶部电极板包括所述薄膜电阻器的另一种电阻器材料。
10.根据权利要求1的薄膜电阻器，其中所述至少两种电阻器材料包括在互连结构的相同互连层内。
11.一种制造薄膜电阻器的方法，包括以下步骤一种在另一种上地形成至少两种电阻器材料，各电阻器材料具有不同的电阻率温度系数，其中所述不同的电阻率温度系数提供基本上0ppm/℃的有效电阻率温度系数；以及构图所述至少两种电阻器材料，以提供具有所选大小的薄膜电阻器。
12.根据权利要求11的方法，还包括在部分所述至少两种电阻器材料之间形成构图的绝缘材料。
13.根据权利要求11的方法，还包括将所述至少两种电阻器材料连接到互连结构的布线层。
14.根据权利要求13的方法，其中通过金属过孔和线路发生所述连接。
15.一种集成薄膜电阻器与金属-绝缘体-金属电容器的方法，包括以下步骤在衬底的表面上形成具有第一电阻率温度系数的第一电阻器材料；在所述第一电阻器材料顶部形成绝缘材料；构图所述绝缘材料，以至少在部分所述第一电阻器材料上提供电容器介质；在所述第一电阻器材料和所述电容器介质上形成具有不同于所述第一电阻率温度系数的第二电阻率温度系数的第二电阻器材料，其中所述第一电阻率温度系数和所述第二电阻率温度系数提供基本上0ppm/℃的有效电阻率系数；以及构图所述第一和第二电阻器材料，以提供薄膜电阻器和电容器，所述电容器包括至少所述电容器介质。
16.根据权利要求15的方法，其中所述至少两种电阻器材料是选自Ta、TaN、Ti、TiN、W以及WN的不同材料。
17.根据权利要求15的方法，其中所述至少两种电阻器材料包括第一电阻器材料和第二电阻器材料。
18.根据权利要求15的方法，其中所述第一电阻器材料是TiN，并且所述第二电阻器材料是TaN。
全文摘要
提供了一种具有基本上零TCR的薄膜电阻器及其制造方法。所述薄膜电阻器包括一种位于另一种上的至少两种电阻器材料。各电阻器材料具有不同的电阻率温度系数，以致所述薄膜电阻器的有效电阻率温度系数基本上为0ppm/℃。所述薄膜电阻器可集成到互连结构中，或者其可与金属－绝缘体－金属电容器(MIMCAP)集成。
文档编号H01C7/00GK1830042SQ200480021594
公开日2006年9月6日 申请日期2004年5月26日 优先权日2003年6月2日
发明者J·R·阿马登, A·K·金萨肯迪, K·H·翁 申请人:国际商业机器公司