专利名称：具有金属栅电极和硅化物触点的fet栅极结构的制作方法
技术领域：
本发明涉及高级半导体器件的制造，尤其是其中使用金属栅电极的高级CMOS集成器件。
背景技术：
随着CMOS器件尺寸的持续缩小，这些器件的栅极电介质已经小到远低于20的厚度。这接着导致栅极泄漏电流的急剧增大和掺杂剂从多晶硅栅极结构扩散(通常称为多晶硅栅极耗尽效应)。
现在，金属栅极用于减轻多晶硅栅极耗尽效应，并控制泄漏电流，从而确保高度集成的CMOS器件的电性能。金属栅极通常由“替代栅极”工艺形成，其中首先形成假多晶硅栅极，然后去除，而在其位置形成金属栅极。金属栅极可以横跨n+和p+栅极区域，且包含具有中能隙(midgap)功函数的单种金属。或者，替代栅极可包含两个具有不同功函数的金属，分别在以前被n+和p+多晶硅栅极所占据的空间内。
作为本领域现有技术的示例，Lee等的美国专利申请No.2003/0119292，“双功函数金属栅极CMOS器件的集成”描述了一种用于形成金属栅极的替代栅极工艺，其中形成掺杂的多晶硅栅极，然后去除，留下开口的沟槽；在所述沟槽内淀积体式金属层，然后平坦化而形成金属栅极。这种方案可能带来两种方式的制造问题。首先，非常窄的栅极结构(对应非常短的沟道长度，可能小于70nm)导致产生高纵横比的沟槽，该沟槽可能难以在金属不产生空隙的情况下被填充。其次，金属平坦化工艺(通常是化学-机械抛光或CMP)易受凹陷效应影响，这导致金属厚度的不均匀性(以及金属栅极高度的不均匀性)。
还希望提供一种用于金属栅电极的硅化物触点。因此，需要一种具有硅化物触点的金属栅极CMOS器件，该器件易于制造，且适用于中能隙替代栅极和双金属替代栅极。
发明内容
本发明通过提供一种用于制造具有在衬底上的栅极结构的半导体器件的方法而解决了上述需求。根据本发明的第一方面，所述方法开始于去除所述器件的栅极区域的材料(即，去除假栅极结构和牺牲栅极电介质)，露出所述基底的一部分。在所述基底的暴露部分上形成栅极电介质，且形成覆盖所述栅极电介质和所述电介质材料的金属层。该金属层可以方便地是覆盖器件晶片的覆盖金属层。然后形成覆盖所述金属层的硅层；该层也可以是覆盖晶片(blanket wafer)。然后进行平坦化或深腐蚀工艺，其中所述金属层和所述硅层的一些部分被去除，而使所述电介质材料的顶面暴露，而所述金属层和所述硅层的另一些部分保留在栅极区域，且具有与所述电介质材料的顶面共面的表面。然后形成硅化物触点，该触点接触栅极区域的金属层。
硅化物触点可以通过在所述栅极区域上淀积一层硅化物形成金属(Ni，Co，Ta，W或Mo)而形成；执行硅化工艺而形成金属硅化物，该硅化物包括来自保留在所述栅极区域的所述部分的硅和所述硅化物形成金属；进行平坦化工艺，露出所述电介质材料的顶面。
去除所述假栅极材料可以看作形成沟槽，其中底部是所述衬底的暴露部分。形成栅极电介质的步骤因此覆盖了所述沟槽的底部，而形成金属层的步骤因此形成了所述沟槽侧壁的金属；形成硅化物层的步骤填充了所述沟槽。然后，所述硅转换成硅化物，而使所述沟槽填充有硅化物触点，所述金属栅极即为所述侧壁上的层且覆盖所述沟槽底部上的栅极电介质。
根据本发明的第二方面，在栅极区域形成两金属层，从而形成双金属栅极结构。在该方法中，从所述栅极区域的第一部分去除材料，然后从所述栅极区域的第二部分去除材料，露出所述衬底的一些部分。在所述衬底的暴露部分上形成栅极电介质。形成第一金属层和第一硅层，覆盖所述栅极电介质，然后平坦化。第一金属层的一部分被氧化；该金属氧化物层分开第一和第二金属层。形成第二金属层和第二硅化物层，然后平坦化。然后在栅极区域形成硅化物触点，接触第一和第二金属层的两平坦化部分。
所述硅化物触点可以通过形成覆盖所述栅极区域的两部分的第三硅层而形成；在其上淀积一层硅化物形成金属；进行硅化工艺。硅化工艺形成金属硅化物，该金属硅化物包括来自第一和第二硅层和保留部分和来自第三硅层的硅，以及来自硅化物形成金属层的金属。然后进行平坦化工艺，露出所述电介质材料的顶面。所述金属和金属氧化物可以从栅极区域部分去除，而使金属层和氧化物层相对于相邻电介质材料的顶面下凹。然后第三硅层填充所述下凹，而使硅化物随后类似地填充所述下凹。
根据本发明的另一方面，提供了一种具有在衬底上的栅极结构的半导体器件。根据上述的方法，所述器件的栅极结构制成单栅极或双金属替代栅极。
图1A是具有n+和p+多晶硅区域的典型CMOS假栅极结构的平面示意图。
图1B是图1A的栅极区域的纵向剖面图。
图1C是图1A的栅极区域的横向剖面图。
图2A和2B分别是根据本发明的第一实施例，在中能隙替代栅极工艺中的一步骤的纵向和横向剖面图。
图3A和3B分别是根据本发明的第一实施例，在中能隙替代栅极工艺中的另一步骤的纵向和横向剖面图。
图4A和4B分别是根据本发明的第一实施例，在中能隙替代栅极工艺中的另一步骤的纵向和横向剖面图。
图5A和5B分别是根据本发明的第一实施例，在中能隙替代栅极工艺中的附加步骤的纵向和横向剖面图。
图6-9示意地示出了根据本发明的第二实施例，在双金属替代栅极工艺中的步骤。
图10A和10B示意地示出了根据本发明的第二实施例，在双金属替代栅极工艺中的另一些步骤。
图11A和11B分别是根据本发明的第二实施例，在双金属替代栅极工艺中的另一步骤的纵向和横向剖面图。
图12A和12B分别是根据本发明的第二实施例，在双金属替代栅极工艺中的附加步骤的纵向和横向剖面图。
图13示出了根据本发明的第二实施例，在双金属替代栅极工艺中的另一步骤。
图14A和14B分别是根据本发明的第二实施例，在双金属替代栅极工艺中的另一步骤的纵向和横向剖面图。
图15示出了根据本发明的第二实施例，在双金属替代栅极工艺中的附加步骤。
图16A和16B分别是根据本发明的第二实施例，在双金属替代栅极工艺中的另一步骤的纵向和横向剖面图。
图17A和17B分别是根据本发明的第二实施例，在双金属替代栅极工艺中的另一步骤的纵向和横向剖面图。
图18A-18C分别是双金属替代栅极工艺中的附加步骤的横向剖面图，作为图17A和17B的步骤的替代。
具体实施例方式
现在将描述本发明的实施例，作为替代栅极工艺的一部分，其中在衬底上形成假多晶硅栅极叠层，且在形成源极和漏极区域之后被去除。图1A-1C是假栅极结构的示意图，它是在此所述的本发明实施例的起始点。图1A是结构10的平面图，该结构包括p+多晶硅栅极11和n+多晶硅栅极12。如图1A所示，n+和p+区域接触；这种结构通常在SRAM器件中出现。氮化物层13和HDP氧化物层4已经淀积在所述栅极区域，并平坦化，而使栅极区域11，12暴露。(在本发明的这些实施例中，氧化物区域14优选为HDP氧化物，而不是BPSG，以便可以在低温下加工。)图1B是纵向剖面图，示出了在覆盖衬底1的牺牲栅极氧化物层15上形成假栅极区域11，12。图1C是横向剖面图，示出了在所述假多晶硅栅极两侧的氮化物13和HDP氧化物14。
在去除了假栅极和牺牲栅极氧化物之后，在所形成的沟槽中淀积一层金属(厚度足以提供所需的功函数)，且所述沟槽填充有适当的材料，比如未掺杂的多晶硅。然后可以将多晶硅填料转换成硅化物，而形成与金属栅极接触的触点。
所述金属栅极结构可以是具有中能隙功函数的单金属栅极或具有对于n+和p+栅极区域来说不同功函数的双金属栅极，下面详细描述。
第一实施例单金属替代栅极在该实施例中，在相同工艺中去除假多晶硅栅极结构11，12；可以使用任何对氮化物13和氧化物14有选择性的方便工艺。该工艺暴露出牺牲氧化物层15，该层然后也去除。这样形成具有氮化物侧壁13a，13b和在底部上的衬底1暴露部分的沟槽20。通过淀积工艺或热生长工艺，在暴露的衬底上形成新的栅极电介质25。然后淀积共形的金属层26，作为覆盖层，覆盖所述沟槽的侧壁和栅极电介质25。选择层26的成分和厚度，以提供所需的功函数，这是本领域的技术人员理解的。图2A和2B分别是在淀积金属层26之后所述结构的纵向和横向剖面图。
然后未掺杂的多晶或非晶硅形成的覆盖层31淀积在层26上，具有足以填充沟槽20的厚度。选择层31的内部成分，以便提供最佳的沟槽填充；例如，已经发现多晶硅和非晶硅混和物具有所需的填充性能。然后，层31和26平坦化，优选通过CMP，而使氧化物区域14再次暴露，且所述沟槽的顶面31a与之共面。所形成的结构在图3A(纵向剖面)和图3B(横向剖面)中示出。
然后淀积适于形成硅化物的金属覆盖层41(图4A，4B)。该金属可以是Co，Ta，W，Mo或(优选为)Ni。然后进行硅化工艺(其细节为本领域所公知)，而使沟槽填充材料转换成硅化物51。进行另一种平坦化工艺，再次露出所述结构的原始顶面(参见图5A和5B)。这样通过具有硅化物触点的单金属栅极替代假栅极结构(比较图1C和5B)。
应当理解，该工艺不需要任何层的掩模，因此易于实施。
第二实施例双金属替代栅极在该实施例中，分离地去除假p+和n+多晶硅栅极结构，这需要将不被去除的多晶硅结构掩蔽。图6示出了在掩蔽p+假栅极11、去除n+假栅极12和下面的牺牲栅极氧化物15、并剥离掩模之后的结构。从而露出所述衬底1的一部分。然后生长或淀积覆盖栅极电介质层75，且在上面淀积覆盖金属层75(见图7)。
然后未掺杂的多晶或非晶硅形成的覆盖层81淀积在层26上。如在第一实施例中，选择层81的内部成分，以便提供最佳的沟槽填充。然后，所述结构平坦化而再次露出假栅极11，使填充材料81的顶面81a与之共面。平坦化工艺可以在一个步骤中完成，例如多晶硅/非晶硅的CMP，随后是在成为多晶硅栅极11的表面上终结的金属层76的CMP。或者，平坦化工艺可以在两个步骤中完成，例如在覆盖多晶硅栅极11的金属层76上终结的多晶硅/非晶硅的CMP，随后是独立的金属去除工艺。在平坦化之后所形成的结构在图8中示出。
然后掩蔽所述结构，从而可以去除假p+多晶硅栅极11。假p+多晶硅栅极11与剩余的牺牲栅极氧化物15一起去除。在牺牲氧化物去除的过程中，覆盖金属侧壁76s的栅极电介质层75的一部分也被去除。图9示出了在这些步骤之后和去除掩模之后的所述结构；应当指出，暴露了金属侧壁76s。
然后在暴露的硅表面上进行氧化工艺，而在所述衬底的暴露部分上形成氧化物层85，且在多晶硅/非晶硅层81的表面上形成氧化物86。所述氧化工艺通常包括约900℃的快速热退火(RTA)，从而在金属层76的暴露表面上形成氧化物层95(见图10A)。这样由在单独的步骤中形成的层75和85组成双金属栅极下方的栅极电介质层88。
然后淀积第二覆盖金属层96，如图10B所示。如在前面的步骤中，该覆盖金属层具有淀积在上面的未掺杂多晶或非晶硅形成的层91。然后所述结构平坦化，形成图11A(纵向剖面)和图11B(横向剖面)所示的结构。图11A和11B与图1B和1C分别比较，示出了假栅极和牺牲栅极氧化物已经被具有下面的栅极电介质的双金属栅极所替代。
然后进行深腐蚀工艺，这导致栅极区域相对于氮化物区域13和氧化物区域14下凹。具体而言，硅层81，91相对于氧化物14下凹，且金属氧化物95和金属层76，96相对于硅层81，91下凹。可以使用许多可能的蚀刻工艺，这是本领域技术人员理解的。深腐蚀工艺的结果在图12A(纵向剖面)和图12B(横向剖面)中示出。
然后淀积多晶硅覆盖层，而使连续的硅层98覆盖双金属栅极(图13)。该层通过RIE或CMP(或其组合)平坦化，而使氮化物层13和氧化物层14再次暴露。所形成的结构在图14A(纵向剖面)和图14B(横向剖面)中示出。此时，双金属栅极在其顶面与围绕的电介质材料共面的硅区域下面下凹(图14B；与图11B比较)。
然后在所述结构上淀积硅化物形成金属形成的覆盖层101；该金属可以是Co，Ni，Ta，W或Mo任一，但优选为Ni。然进行硅化工艺，其中层101中的金属和层98中的硅一起形成覆盖硅化物层110。然后硅化物层110平坦化，而使氮化物层13和氧化物层14再次暴露。所形成的结构在图16A(纵向剖面)和图16B(横向剖面)中示出。
应当理解，上述步骤的顺序(覆盖层淀积，随后是平坦化或深蚀刻)对填充被所述栅极占据的沟槽(即，在相对的氮化物侧壁13a，13b之间的空间)是有效的，即使当沟槽宽度为70nm或更小时。
在该实施例中，形成具有硅化物触点的双金属栅极结构。有益的是还为所述结构提供一种氮化物盖层，盖层允许退火而不影响所述金属或硅化物。(在优选实施例中，所述硅化物是NiSi2，在形成气体中进行退火。利用氮化物盖，可以使用400℃下在形成气体中的退火，从而去除金属栅极和栅极氧化物之间的多余电荷，防止阈值电压漂移。)氮化物盖层120可以淀积为覆盖层，如图17A(纵向剖面)和图17B(横向剖面)中所示。或者，硅化物层110可以下凹(图18A；比较图16B)，而使氮化物层120填充所述凹陷(图18B)。然后，氮化物层120可以平坦化，而使其仅覆盖所述硅化物触点的所述部分保留(图18C)。然后所述氮化物盖与双金属栅极和硅化物触点自对准。
虽然已经根据具体的实施例描述了本发明，但显然在考虑了前述内容的情况下，对于本领域的技术人员来说多种替代例，改进和变化是显然的。因此，本发明旨在包括所有落入本发明和下述权利要求的范围和主旨内的这些替代，改进和变化。
权利要求
1.一种用于制造具有在衬底上的栅极结构的半导体器件的方法，所述栅极结构邻近具有顶面的电介质材料，所述方法包含步骤去除所述器件的栅极区域的材料，露出所述衬底的一部分；在所述衬底的暴露部分上形成栅极电介质；形成覆盖所述栅极电介质和所述电介质材料的金属层；形成覆盖所述金属层的硅层；去除所述金属层的第一部分和所述硅层的第一部分，而使所述电介质材料的顶面暴露，而所述金属层的第二部分和所述硅层的第二部分保留在栅极区域，且具有与所述顶面共面的表面；以及在所述栅极区域中形成硅化物触点，接触所述金属层的所述第二部分。
2.如权利要求1所述的方法，其特征在于形成硅化物触点的所述步骤包含在所述栅极区域上淀积一层硅化物形成金属；执行硅化工艺，而形成金属硅化物，该硅化物包括来自所述硅层的第二部分的硅、和来自所述硅化物形成金属层的金属；执行平坦化工艺，露出所述电介质材料的顶面。
3.如权利要求1所述的方法，其特征在于所述硅化物形成金属选自Ni，Co，Ta，W和Mo形成的组。
4.如权利要求1所述的方法，其特征在于去除所述栅极区域的材料的所述步骤形成具有侧壁和底部的沟槽，所述底部是所述衬底的暴露部分，形成所述金属层的所述步骤还包含在所述沟槽的侧壁上形成金属；和形成所述硅层的所述步骤包含填充所述沟槽。
5.如权利要求1所述的方法，其特征在于所述半导体器件在晶片上制造，形成所述金属层的所述步骤包含在晶片上形成覆盖金属层，且形成所述硅层的所述步骤包含在所述晶片上形成覆盖硅层。
6.一种制造具有在衬底上的栅极结构的半导体器件的方法，所述栅极结构邻近具有顶面的电介质材料，所述方法包含步骤去除所述器件的栅极区域的第一部分的材料，露出所述衬底的第一部分；在所述衬底的暴露的第一部分上形成第一栅极电介质；形成覆盖所述第一栅极电介质的第一金属层；形成覆盖所述第一金属层的第一硅层；去除所述第一金属层的第一部分和所述第一硅层的第一部分，而使所述电介质材料的顶面暴露，而所述第一金属层的第二部分和所述第一硅层的第二部分保留在栅极区域，且具有与所述顶面共面的表面；去除所述栅极区域的第二部分的材料，露出所述衬底的第二部分，且露出所述第一金属层的邻近部分；在所述衬底的暴露的第二部分上形成第二栅极电介质；在所述第一金属层的所述暴露的邻近部分上形成氧化物层；形成覆盖所述第二栅极电介质的第二金属层；形成覆盖第二金属层的第二硅层；去除所述第二金属层的第一部分和第二硅层的第一部分，而使所述电介质材料的顶面暴露，而第二金属层的第二部分和第二硅层的第二部分保留在栅极区域，且具有与所述顶面共面的表面；和在所述栅极区域中形成硅化物触点，接触所述第一金属层的所述第二部分和所述第二金属层的所述第二部分。
7.如权利要求6所述的方法，其特征在于形成硅化物触点的所述步骤还包含形成覆盖所述栅极区域的第一部分和所述栅极区域的第二部分的第三硅层；在所述第三硅层上淀积一层硅化物形成金属；执行硅化工艺，形成金属硅化物，包括来自所述第一硅层的第二部分、第二硅层的第二部分和第三硅层的硅，和来自所述硅化物形成金属层的金属；和执行平坦化工艺，露出所述电介质材料的顶面。
8.如权利要求6所述的方法，其特征在于所述硅化物形成金属选自Ni，Co，Ta，W和Mo构成的组。
9.如权利要求6所述的方法，其特征在于去除所述栅极区域的第一部分中的材料的所述步骤形成具有侧壁和底部的第一沟槽，所述底部是所述衬底的暴露的第一部分，形成所述第一金属层的所述步骤还包含在所述第一沟槽的侧壁上形成金属，形成第一硅层的所述步骤包含填充所述第一沟槽，去除所述栅极区域的第二部分中的材料的所述步骤形成具有侧壁和底部的第二沟槽，所述底部是所述衬底的暴露的第二部分，形成所述第二金属层的所述步骤还包含在所述第二沟槽的侧壁上形成金属，和形成第二硅层的所述步骤包含填充所述第二沟槽。
10.如权利要求6所述的方法，其特征在于所述半导体器件是在晶片上制造的，形成所述第一金属层的所述步骤包含在所述晶片上形成第一覆盖金属层，形成所述第一硅层的所述步骤包含在所述晶片上形成第二覆盖硅层，形成所述第二金属层的所述步骤包含在所述晶片上形成第二覆盖金属层，形成所述第二硅层的所述步骤包含在所述晶片上形成第二覆盖硅层。
11.如权利要求6所述的方法，其特征在于在形成硅化物触点的所述步骤之前，去除金属和金属氧化物，而使所述第一金属层的第二部分，所述氧化物层和所述第二金属层的第二部分相对于所述顶面下凹。
12.如权利要求7所述的方法，其特征在于还包含步骤在形成硅化物触点的所述步骤之前，去除金属和金属氧化物，而使所述第一金属层的第二部分、所述氧化物层和所述第二金属层的第二部分相对于所述顶面下凹，从而在栅极区域形成凹槽；且形成第三硅层的所述步骤还包含填充所述凹槽。
13.如权利要求12所述的方法，其特征在于形成硅化物触点的所述步骤致使硅化物填充所述凹槽。
14.如权利要求6所述的方法，其特征在于还包含在形成所述硅化物触点的所述步骤之后，形成覆盖所述栅极区域的氮化物层。
15.如权利要求6所述的方法，其特征在于所述硅化物触点相对于所述顶面下凹，从而在栅极区域中形成凹槽，且还包含步骤形成覆盖所述栅极区域且填充所述凹槽的氮化物层；执行平坦化工艺而露出所述顶面，而使所述氮化物层的一部分保留在所述凹槽内，且具有与所述顶面共面的表面。
16.一种半导体器件，具有在衬底上的栅极结构，所述栅极结构邻近具有顶面的电介质材料，所述器件包含在栅极区域覆盖所述衬底的一部分且与之接触的栅极电介质；接触所述栅极电介质的金属层；和具有接触所述金属层的底表面以及与所述顶面共面的上表面的硅化物触点。
17.如权利要求16所述的半导体器件，其特征在于所述栅极区域有具有底部和侧壁的沟槽，所述栅极电介质覆盖所述沟槽的底部，所述金属层接触所述沟槽的侧壁，且所述硅化物触点填充所述沟槽。
18.如权利要求16所述的半导体器件，其特征在于所述金属层包含第一金属层和第二金属层，且还包含在所述第一金属层和所述第二金属层之间的金属氧化物层。
19.如权利要求16所述的半导体器件，其特征在于还包含覆盖所述硅化物触点的氮化物层。
20.如权利要求16所述的半导体器件，其特征在于所述硅化物触点包含具有相对于所述顶面下凹的上表面的硅化物部分；覆盖所述硅化物部分且具有与所述顶面共面的上表面的氮化物盖部分，和所述氮化物盖部分与所述栅极区域自对准。
全文摘要
本发明提供了一种制造半导体器件的单金属或双金属替代栅极结构的方法；所述结构包括与栅极区域接触的硅化物触点。去除假栅极结构和牺牲栅极电介质，露出所述衬底的一部分；在上面形成栅极电介质。形成覆盖所述栅极电介质和所述电介质材料的金属层。该金属层可以方便地是覆盖器件晶片的覆盖金属层。然后形成覆盖所述金属层的硅层；该层也可以是覆盖晶片。然后进行平坦化或深腐蚀工艺，而使所述电介质材料的顶面暴露，而所述金属层和所述硅层的其他部分保留在栅极区域，且具有与所述电介质材料的顶面共面的表面。然后形成接触栅极区域的金属层的硅化物触点。
文档编号H01L21/3205GK1638049SQ20051000413
公开日2005年7月13日 申请日期2005年1月7日 优先权日2004年1月9日
发明者顾伯聪, 安·斯蒂根, 万幸仁 申请人:国际商业机器公司