专利名称：具有孔洞的影像感测装置及其制造方法
技术领域：
本发明是有关于一种半导体元件及其制造方法，特别是有关于一种具有孔洞(apertures)的影像感测装置及其制造方法。
背景技术：
光电子元件已经被广泛应用于许多消费电子产品，例如数字相机、传真机、扫描器、监视器、个人电脑的照相机、摄录影机、移动电话、个人数字助理(PDAs)以及玩具等等。光电子元件通常是利用被制作在半导体基底上的影像感测器来感应外来的光，其中在该半导体基底上更形成有逻辑电路(logic circuitry)与辅助电路(support circuitry)。这种整合型影像感测元件(integratedimage sensor device)例如是包含有互补式金氧半导体(CMOS)的影像感测元件。整合型影像感测元件通常包含有形成于数字集成电路附近的一感测器阵列(array of sensors)，其中该数字集成电路包含有逻辑电路、晶体管以及其他主动元件。
在传统的影像感测装置中，由于影像感测器与逻辑或其他电路是形成在相同的半导体基底上，所以会有许多介电层覆盖在影像感测器上。因为这些介电层会降低到达影像感测器的光量或能量，因而会降低影像感测器的感测度。
请参阅图1，其显示已知影像感测装置100的剖面图及其缺点示意图。已知影像感测装置100包含具有第一区102与第二区104的一基底(或称工件)106。感测器108形成于该基底106的该第一区102中，而主动区110形成于该基底106的该第二区104中。该主动区110可以包含有晶体管、二极管、电容或其他形成于基底106内或上的电路元件。该主动区110也可以包含例如是感测器108的辅助电路。符号130是代表电性连接该主动区110的内连线(interconnection)，该内连线130通常是形成于一层或多层的绝缘层112、118a、118b、118c与124中的导线。
在许多半导体元件设计中，是利用多层内连线来电性连接主动区110与其他电路元件(未图示)。在图1中，层间介电层(interlevel dielectric layer，ILD层)112包含有一缓冲层114与形成在该缓冲层114上的一绝缘层116。该缓冲层114的材质例如是SiON，而该绝缘层116的材质例如是SiO2或其他低介电材料。可以形成在基底106上的晶体管与其他电路元件则未图示。该ILD层112覆盖上述主动区110、晶体管与其他电路元件，用以作为上述元件的结构支撑以及上述元件之间的绝缘隔离。
一层或多层的内金属介电层(intermetal dielectric layers，IMD层)118a、118b与118c形成于该ILD层112上。每一IMD层118a/118b/118c通常包含有一缓冲层120a/120b/120c。该缓冲层120a/120b/120c的材质例如是SiON，而一绝缘层122a/122b/122c则个别形成于缓冲层120a、120b与120c上。该内连线130可以包含有形成于该ILD层112与每一IMD层118a/118b/118c中的导线和贯通孔(vias)。
影像感测装置100可更包含有形成于最上层IMD层118c上的一钝化层(passivation layer)124。该钝化层124可以包含有一缓冲层126以及一介电层128。
如图1所示，已知影像感测装置100中的绝缘层112、118a、118b、118c与124不仅覆盖包含有主动区110的第二区104，也覆盖包含有感测器108的第一区102。然而，因为当光132或其他能量往感测器108照射时，在每一层绝缘层112/118a/118b/118c/124中会有破坏性干涉(destructive interference)134发生。也就是说，当光132在穿越每一绝缘层112/118a/118b/118c/124时，这些破坏性干涉134会降低到达感测器108的光132的量。感测度的定义是亮态时的输出信号与暗态时的输出信号之间的差，所以发生于绝缘层中的破坏性干涉134会降低影像感测器的感测度。
为了提升感测度，已知方法是将感测器108的尺寸加大，然而这却会增加元件尺寸而不符合元件缩小化的要求。另外，也有利用设计特别的读出电路(readout circuits)以及各式各样的像素结构的方式来减轻上述问题，然而却会导致其他问题。例如，当利用增加电路增益(circuit gain)来放大(amplify)感测器的感测度时，却也会增加了杂讯(noise)。
因此，业界需要一种改良的CMOS影像感测装置设计及其制造方法，而得到能够增加感测度的感测器。
发明内容
有鉴于此，本发明的目的在于提供一种半导体装置及其制造方法，用以解决或防止已知问题。根据本发明较佳实施例，本发明借由将具有中空区域的介电结构形成于半导体元件的感测器上，因而允许更多的光或能量能够到达该感测器，而增加感测器的感测度。亦即，本发明的半导体装置包括多个孔洞形成于第一绝缘层中。一第二绝缘层覆盖第一绝缘层与孔洞，而密封该等孔洞而形成中空区域，该等中空区域位于该第二绝缘层下方，并且位于感测器上方的第一绝缘层中。
为达上述目的，本发明提供一种具有孔洞的影像感测装置，包括一基底，该基底包含第一区与第二区；一感测器，形成于第一区中；至少一第一绝缘层，覆盖该第一区中的该感测器以及该第二区之上；多个孔洞，形成于覆盖该感测器的该第一绝缘层中；以及一第二绝缘层，覆盖该第一绝缘层与该等孔洞之上，其中每一孔洞形成于该第二绝缘层下方的中空区域，该中空区域位于该第一绝缘层中。
本发明所述的具有孔洞的影像感测装置，更包括多个内连线，形成于该第二区的该第一绝缘层中。
本发明所述的具有孔洞的影像感测装置，该第一绝缘层具有一第一厚度，以及每一孔洞穿越该第一绝缘层的该第一厚度。
本发明所述的具有孔洞的影像感测装置，该第一绝缘层包含有多个的内金属介电层，该内金属介电层具有一第二厚度，其中多个金属内连线形成于该内金属介电层中，以及每一孔洞穿越该内金属介电层的该第二厚度。
本发明所述的具有孔洞的影像感测装置，该第一绝缘层包含有一层间介电层相邻并位于该基底上，该层间介电层具有一第三厚度，其中每一孔洞穿越该层间介电层的该第三厚度以及该内金属介电层的该第二厚度。
本发明所述的具有孔洞的影像感测装置，更包括一氮化硅或氮氧化硅层，位于该感测器与该层间介电层之间，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞穿越该氮化硅或氮氧化硅层的该第四厚度。
本发明所述的具有孔洞的影像感测装置，更包括一氮化硅或氮氧化硅层，位于该感测器与该层间介电层之间，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞并未穿越该氮化硅或氮氧化硅层的该第四厚度。
本发明所述的具有孔洞的影像感测装置，第二绝缘层包含一非顺应的介电材料。
本发明所述的具有孔洞的影像感测装置，每一孔洞包含一顶部，而该第二绝缘层延伸进入每一孔洞的该顶部。
为达上述目的，本发明又提供一种具有孔洞的影像感测装置的制造方法，包括提供一基底，该基底包含第一区与第二区；形成一感测器于第一区中；形成至少一第一绝缘层而覆盖该第一区中的该感测器以及该第二区之上；形成多个孔洞于覆盖该感测器的该第一绝缘层中；以及形成一第二绝缘层而覆盖该第一绝缘层与该等孔洞之上，其中每一孔洞形成于该第二绝缘层下方的中空区域，该中空区域位于该第一绝缘层中。
本发明所述的具有孔洞的影像感测装置的制造方法，更包括形成多个内连线于该第二区的该第一绝缘层中。
本发明所述的具有孔洞的影像感测装置的制造方法，该第一绝缘层具有一第一厚度，以及每一孔洞穿越该第一绝缘层的该第一厚度。
本发明所述的具有孔洞的影像感测装置的制造方法，该第一绝缘层包含有多个的内金属介电层，该内金属介电层具有一第二厚度，其中多个金属内连线形成于该内金属介电层中，以及每一孔洞穿越该内金属介电层的该第二厚度。
本发明所述的具有孔洞的影像感测装置的制造方法，在形成该内金属介电层之前，形成一层间介电层而相邻并位于该基底上，该层间介电层具有一第三厚度，其中每一孔洞穿越该层间介电层的该第三厚度以及该内金属介电层的该第二厚度。
本发明所述的具有孔洞的影像感测装置的制造方法，在形成该层间介电层之前，更包括形成一氮化硅或氮氧化硅层于该感测器上，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞穿越该氮化硅或氮氧化硅层的该第四厚度。
本发明所述的具有孔洞的影像感测装置的制造方法，在形成该层间介电层之前，更包括形成一氮化硅或氮氧化硅层于该感测器上，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞并未穿越该氮化硅或氮氧化硅层的该第四厚度。
本发明所述的具有孔洞的影像感测装置的制造方法，第二绝缘层包含一非顺应的介电材料。
本发明所述的具有孔洞的影像感测装置的制造方法，每一孔洞包含一顶部，而该第二绝缘层延伸进入每一孔洞的该顶部。
为达上述目的，本发明亦提供一种具有孔洞的影像感测装置，包括一基底，该基底包含第一区与第二区；一感测器，形成于第一区中；至少一第一绝缘层，覆盖该第一区中的该感测器以及该第二区之上，其中该第一绝缘层具有一厚度；多个内连线，形成于该第二区的该第一绝缘层中多个孔洞，形成于覆盖该感测器的该第一绝缘层中，而每一孔洞穿越该第一绝缘层的该厚度；以及一第二绝缘层，覆盖该第一绝缘层与该等孔洞之上，该第二绝缘层包含一非顺应的介电材料，其中每一孔洞形成了位于该第二绝缘层下方的中空区域，该中空区域位于该第一绝缘层中。
本发明所述的具有孔洞的影像感测装置，每一孔洞包含一顶部，而该第二绝缘层延伸进入每一孔洞的该顶部。
本发明提供一种具有改良的感测度的影像感测装置及其制造方法。本发明借由将孔洞形成于感测器上方的绝缘层中，因而允许更多的光或能量能够到达该感测器，而增加感测器的感测度。该等孔洞减少当光或能量穿越绝缘层时所产生的破坏性干涉的量。因此，根据本发明实施例，感测器的像素尺寸可以被减少。
图1是显示包含整合的影像感测装置的已知半导体元件的剖面图，其中覆盖于感测器上方的绝缘层会造成破坏性干涉而降低感测器的感测度；图2及图3是根据本发明的一较佳实施例，而显示在各制程阶段的一半导体装置的剖面示意图，其中多个孔洞形成于感测器上方的第一绝缘层上；图4是显示图3的半导体装置的上视图；图5是根据本发明的一较佳实施例，而显示在图2到图4所示的半导体装置在形成第二绝缘层之后的剖面示意图；图6是显示本发明的另一实施例的一半导体装置的剖面示意图，其显示形成于孔洞上方的第二绝缘层稍微延伸进入孔洞的顶部。
具体实施例方式
以下配合图式以及较佳实施例，以更详细地说明本发明。
以下详述本发明较佳实施例的制造与使用。这里要提醒的是，虽然本发明的较佳实施例的影像感测装置是应用于CMOS影像感测装置，但并非限定本发明。也就是说，本发明的影像感测装置可以应用于具有感测器的任何半导体元件，其中感测器是形成在基底上的一区域中，而其他电路(例如是辅助电路)是形成在另一区域中。在本说明书的图式中仅绘示一感测器及/或辅助电路，然而实际上可以有许多感测器以及辅助电路形成在单一基底上。
本发明的实施例是提供一种具有孔洞的影像感测装置及其制造方法，其借由将具有中空(hollow)区域的网状介电结构覆盖在感测器上，该中空区域是由绝缘层中的孔洞所形成。如此，就能够允许更多的光或能量穿越绝缘层而到达感测器。
图2、图3及图5是根据本发明的一较佳实施例，而显示在各制程阶段的一半导体装置200的剖面示意图。首先，提供一基底(或工件)206。该基底206例如是覆盖有一绝缘层的一半导体基底，该半导体基底包含硅或其他半导体材料。该基底206也可以包含有例如是主动区210的其他主动元件或电路。该基底206也可以是覆盖有氧化硅的单晶硅。该基底206也可以包含其他的金属层或半导体元件(例如晶体管、二极管等等)。上述硅材料可以用例如是GaAs、InP、Si/Ge或SiC等的化合物半导体来取代。该基底206也可以是一SOI(绝缘层上有硅)基底。
该基底206包含一第一区202与一第二区204。在该第一区202中的该基底206内，形成有例如是光二极管(photodiode)的一感测器208。而在该第二区204中的该基底206内或上，形成有主动区210或其他主动元件。虽然图2仅显示一个第一区202与一个第二区204，实际上该半导体装置200可以包含有多个第一区202与第二区204。
根据本发明较佳实施例，至少一第一绝缘层212、218a、218b或218c形成于第一区202与第二区204中的该基底206上。该第一绝缘层212、218a、218b或218c具有一厚度h1，该厚度h1可以是9μm或以下，或是其他尺寸。
该第一绝缘层212、218a、218b与218c例如可以包含一层ILD层212和多层IMD层218a、218b与218c。这里要说明的是，该IMD层218可以是包含有更多层的结构，例如包含有8到12层的IMD层(未图示)。也就是说，该第一绝缘层212、218a、218b或218c的层数是依据内连线230的层数来决定。当然，也有可能只形成一层绝缘层212(或218)于该基底206上。
在一实施例中，包含有一缓冲层214与一绝缘层216的一ILD层212形成于该基底206上。该绝缘层216的材质例如包含SiO2、FSG(掺氟硅玻璃)、等离子加强式CVD所形成的氧化物(PE-Oxide)、高密度等离子CVD所形成的氧化物(HDP-Oxide)、SOG(旋涂式玻璃)或其他绝缘材料。该绝缘层216具有一厚度h2，该厚度h2可以是约4000～10000，或是其他尺寸。该缓冲层214的材质例如包含SiN、SiON或其他绝缘材料。该缓冲层214具有一厚度h4，该厚度h4可以是约100～800，或是其他尺寸。
一层或多层的IMD层218a、218b与218c依序地形成在该ILD层212上，例如IMD层218a形成于ILD层212上，IMD层218b形成于IMD层218a上，IMD层218c形成于IMD层218b上。每一IMD层218a/218b/218c通常包含有一缓冲层220a/220b/220c与一绝缘层222a/222b/222c。IMD层218a、218b与218c具有一厚度h3，该厚度h3可以是3.5μm或以下，或是其他尺寸。
每一IMD层218a/218b/218c可包含有一缓冲层220a/220b/220c以及形成于缓冲层220a/220b/220c上的绝缘层222a/222b/222c。该缓冲层220a/220b/220c的材质例如是SiN、SiON或其他绝缘材料。每一缓冲层220a/220b/220c具有约是100～800的一厚度，该厚度也可为其他尺寸。每一绝缘层222a/222b/222c例如包含SiO2、FSG(掺氟硅玻璃)、等离子加强式CVD所形成的氧化物(PE-Oxide)、高密度等离子CVD所形成的氧化物(HDP-Oxide)、SOG(旋涂式玻璃)或其他绝缘材料。每一绝缘层222a/222b/222c具有约是6000～11000的一厚度，该厚度也可为其他尺寸。
该内连线230可以由镶嵌(damascene)制程来制作。例如，在沉积一缓冲层220a以及一绝缘层222a之后，借由一既定图案来图案化该IMD层218a，然后将金属材料填入IMD层218a中的图案内，然后从IMD层218a顶部除去多余的金属材料。双镶嵌(dual damascene)制程也可以使用而同时地将金属材料填入IMD层218a与218b中的图案内。ILD层212与IMD层218c也可以采用镶嵌方法来图案化。
另外，该内连线230可以由删减(subtractive)制程来制作。例如，将一导电材料沉积覆盖该基底206，之后借由一既定图案来图案化该导体材料而形成所想要的内连线230图案。接着，将ILD层212的缓冲层214与绝缘层216沉积覆盖该内连线230。该等IMD层218a、218b与218c也可以采用删减(subtractive)制程。例如，先沉积一导电材料，然后图案化该导电材料，接着依序沉积IMD层218a、218b与218c。
其次，根据本发明较佳实施例，形成多个孔洞(apertures)240于包含有IMD层218c、218b、218a与ILD层212的该第一绝缘层中，而如图3所示。在图案化该第一绝缘层212、218a、218b、218c之前，先对最上层的IMD层218c表面进行一CMP(化学机械研磨)程序。
在一实施例中，该等孔洞240最好是穿越具有第一厚度h1的该第一绝缘层212、218a、218b与218c而露出感测器208的顶部表面242。该等孔洞240可以借由以一光致抗蚀剂当作是掩膜的单一微影制程来形成，或是需要两道或两道以上的微影制程来图案化具有第一厚度h1的该第一绝缘层212、218a、218b与218c。例如，如果该第一厚度h1是2.5μm或以上，则可能需要两道或两道以上的微影制程来图案化具有第一厚度h1的该第一绝缘层212、218a、218b与218c。
根据本发明较佳实施例，该等孔洞240最好是穿越具有第二厚度h2的ILD层212中的绝缘层216，以及穿越具有第三厚度h3的该等IMD层218a、218b与218c。在一实施例中，孔洞240也穿越具有第四厚度h4的ILD层212中的缓冲层214。在另一实施例中，如图6所示般地，孔洞340并未穿越具有第四厚度h4的ILD层312中的缓冲层360。
请参阅图3，每一孔洞240的宽度d1约是1.0μm或以下。在一实施例中，每一孔洞240的宽度d1也可以例如约是0.1～0.2μm。孔洞240的宽度d1最好是小于感测器208的像素(未图示)宽度。每一孔洞240之间最好是由至少0.1μm的距离d2而互相隔开。
图4是显示图3中的半导体元件200的上视图。孔洞240的形状可以是圆形、椭圆形、方形、矩形或其组合，而如图4所示。所有孔洞240可以是同一形状，然而也可以如图4所示般地，孔洞240可以包含各式各样的形状。孔洞的形状也可以例如是梯形或星形或其他形状。孔洞240是形成在基底206的第一区202中，而孔洞240最好不要形成在基底206的第二区204中。
接着请参阅图5，形成一第二绝缘层250覆盖IMD层218c的顶部表面。第二绝缘层250最好是一非顺应的介电材料(non-conformal dielectric material)，而不填入该等孔洞240中。也就是说，该第二绝缘层250形成了覆盖该等孔洞240的一顶蓬(ceiling)，因而形成位于该第一绝缘层212、218a、218b与218c内的中空区域(hollow regions)244。中空区域244例如是孔隙(voids)或气穴(air gaps)。该第二绝缘层250最好是包含透明或半透明材料。该第二绝缘层250的材质例如是等离子加强式CVD所形成的氧化物(PE-Oxide)或是SiN或SiON等的非顺应的绝缘材料。该第二绝缘层250的厚度最好是4000～8000，或是其他尺寸。
该第二绝缘层250覆盖该等孔洞240而密封该等孔洞240，因而形成了一网状介电结构(meshed dielectric structure)246，如图4、图5所示。该第二绝缘层250可以包含一钝化层，也可以包含SiN或Si0N的缓冲层以及包含PE-Oxide或其他绝缘材料的绝缘层覆盖于缓冲层上。
图6是显示本发明的另一实施例，这里要说明的是，图6与上述图2～图5中相同或相似的元件，则以相似的图示符号来表示。也就是说，与上述图2～图6中类似的材料则以x02、x04、x06、x08等等符号来表示，其中图2～图5中的x＝2，而图6中的x＝3。举例来说，具有类似材料或尺寸的图2～图5中的第一绝缘层216，则对应图6中的第一绝缘层316。
在图6所示的实施例中，第二绝缘层350延伸至网状介电结构346中的每一孔洞340顶部，而如符号352所示。第二绝缘层350延伸至每一孔洞340顶部的深度例如是100或以上。关于第二绝缘层350延伸至每一孔洞340顶部的深度则与孔洞340的宽度有关。
还有，在本实施例中的图案化孔洞340时，相邻于感测器308的ILD层312的缓冲层360可以不被图案化。也就是说，如图6所示般地，孔洞340可以不穿越具有第四厚度h4的ILD层312中的缓冲层360。该缓冲层360可以包含具有与绝缘层316不同蚀刻选择比的材料。例如，该缓冲层360包含氮化硅材料，而绝缘层316包含二氧化硅材料。如此，当例如采用CF4、C3H8或CHF3的蚀刻气体来定义孔洞340时，该缓冲层360就不会在形成孔洞340制程中被图案化。当然上述蚀刻制程也可以采用其他蚀刻气体。
该缓冲层360可以包含透明或半透明的材料，用以使光或能量能够穿越该缓冲层360。该缓冲层360具有约100～800的第四厚度h4。在此实施例中，该缓冲层360用以保护感测器308表面，避免在孔洞340的制造过程中影响到保护感测器308。注意在图6中，例如是晶体管的一元件354是形成在位于第二区304的基底306上。
在上述实施例中，缓冲层214、220a、220b、220c、320a、320b、320c、360以及第二绝缘层250/350的缓冲层的作用可以当作是抗反射层、蚀刻停止层或缓冲层等等。
本发明的位于感测器208/308与第二绝缘层250/350之间的网状介电结构246/346提供了许多优点。这些借由在感测器208/308上方的形成孔洞240/340于绝缘层212、218a、218b与218c/312、318a、318b与318c内的中空区域244/344，可以允许更多的光和能量穿越该绝缘层212、218a、218b与218c/312、318a、318b与318c， 因而增加感测器208/308的感测度(sensitivity)。由于感测度被增加，所以感测器208/308的像素区(未图示)面积就能缩小。或者是，保持像素区面积又能增加感测器208/308的感测度。本发明的实施例例如在深次微米(deepsubmicron)的CMOS影像感测装置应用方面特别有用。
本发明提供一种具有孔洞的影像感测装置及其制造方法，本发明的影像感测装置包括具有感测器的一半导体基底，其上形成有至少一第一绝缘层。多个孔洞形成于第一绝缘层中。一第二绝缘层，覆盖第一绝缘层与孔洞，其中第二绝缘层并未填满孔洞。上述孔洞在位于感测器上方的第一绝缘层中形成了中空区，导致更多的光和能量穿越第一绝缘层而到达感测器，因而提升感测器的感测度。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下100～已知影像感测装置102～第一区104～第二区106～基底(或称工件)108～感测器110～主动区112～层间介电层(ILD层)114～缓冲层
116～绝缘层118a、118b、118c～内金属介电层(IMD层)120a、120b、120c～缓冲层122a、122b、122c～绝缘层124～钝化层126～缓冲层128～绝缘层130～内连线132～光134～破坏性干涉200、300～本发明的半导体装置(即影像感测装置)202、302～第一区204、304～第二区206、306～基底(或称工件)208、308～感测器210、310～主动区212、312～层间介电层(ILD层)214、360～缓冲层216、316～绝缘层218a、218b、218c、318a、318b、318c～内金属介电层(IMD层)220a、220b、220c、320a、320b、320c～缓冲层222a、222b、222c、322a、322b、322c～绝缘层230、330～内连线246、346～网状介电结构250、350～绝缘层240、340～孔洞
244、344～中空区域352～孔洞顶部354～晶体管元件
权利要求
1.一种具有孔洞的影像感测装置，其特征在于所述具有孔洞的影像感测装置包括一基底，该基底包含第一区与第二区；一感测器，形成于第一区中；至少一第一绝缘层，覆盖该第一区中的该感测器以及该第二区之上；多个孔洞，形成于覆盖该感测器的该第一绝缘层中；以及一第二绝缘层，覆盖该第一绝缘层与该孔洞之上，其中每一孔洞形成了位于该第二绝缘层下方的中空区域，该中空区域位于该第一绝缘层中。
2.根据权利要求1所述的具有孔洞的影像感测装置，其特征在于更包括多个内连线，形成于该第二区的该第一绝缘层中。
3.根据权利要求1所述的具有孔洞的影像感测装置，其特征在于该第一绝缘层具有一第一厚度，以及每一孔洞穿越该第一绝缘层的该第一厚度。
4.根据权利要求3所述的具有孔洞的影像感测装置，其特征在于该第一绝缘层包含有多个的内金属介电层，该内金属介电层具有一第二厚度，其中多个金属内连线形成于该内金属介电层中，以及每一孔洞穿越该内金属介电层的该第二厚度。
5.根据权利要求4所述的具有孔洞的影像感测装置，其特征在于该第一绝缘层包含有一层间介电层相邻并位于该基底上，该层间介电层具有一第三厚度，其中每一孔洞穿越该层间介电层的该第三厚度以及该内金属介电层的该第二厚度。
6.根据权利要求5所述的具有孔洞的影像感测装置，其特征在于更包括一氮化硅或氮氧化硅层，位于该感测器与该层间介电层之间，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞穿越该氮化硅或氮氧化硅层的该第四厚度。
7.根据权利要求5所述的具有孔洞的影像感测装置，其特征在于更包括一氮化硅或氮氧化硅层，位于该感测器与该层间介电层之间，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞并未穿越该氮化硅或氮氧化硅层的该第四厚度。
8.根据权利要求1所述的具有孔洞的影像感测装置，其特征在于第二绝缘层包含一非顺应的介电材料。
9.根据权利要求1所述的具有孔洞的影像感测装置，其特征在于每一孔洞包含一顶部，而该第二绝缘层延伸进入每一孔洞的该顶部。
10.一种具有孔洞的影像感测装置的制造方法，其特征在于所述具有孔洞的影像感测装置的制造方法包括提供一基底，该基底包含第一区与第二区；形成一感测器于第一区中；形成至少一第一绝缘层而覆盖该第一区中的该感测器以及该第二区之上；形成多个孔洞于覆盖该感测器的该第一绝缘层中；以及形成一第二绝缘层而覆盖该第一绝缘层与该孔洞之上，其中每一孔洞形成了位于该第二绝缘层下方的中空区域，该中空区域位于该第一绝缘层中。
11.根据权利要求10所述的具有孔洞的影像感测装置的制造方法，其特征在于更包括形成多个内连线于该第二区的该第一绝缘层中。
12.根据权利要求10所述的具有孔洞的影像感测装置的制造方法，其特征在于该第一绝缘层具有一第一厚度，以及每一孔洞穿越该第一绝缘层的该第一厚度。
13.根据权利要求12所述的具有孔洞的影像感测装置的制造方法，其特征在于该第一绝缘层包含有多个的内金属介电层，该内金属介电层具有一第二厚度，其中多个金属内连线形成于该内金属介电层中，以及每一孔洞穿越该内金属介电层的该第二厚度。
14.根据权利要求13所述的具有孔洞的影像感测装置的制造方法，其特征在于在形成该内金属介电层之前，形成一层间介电层而相邻并位于该基底上，该层间介电层具有一第三厚度，其中每一孔洞穿越该层间介电层的该第三厚度以及该内金属介电层的该第二厚度。
15.根据权利要求14所述的具有孔洞的影像感测装置的制造方法，其特征在于在形成该层间介电层之前，更包括形成一氮化硅或氮氧化硅层于该感测器上，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞穿越该氮化硅或氮氧化硅层的该第四厚度。
16.根据权利要求14所述的具有孔洞的影像感测装置的制造方法，其特征在于在形成该层间介电层之前，更包括形成一氮化硅或氮氧化硅层于该感测器上，其中该氮化硅或氮氧化硅层具有一第四厚度，其中每一孔洞并未穿越该氮化硅或氮氧化硅层的该第四厚度。
17.根据权利要求10所述的具有孔洞的影像感测装置的制造方法，其特征在于第二绝缘层包含一非顺应的介电材料。
18.根据权利要求10所述的具有孔洞的影像感测装置的制造方法，其特征在于每一孔洞包含一顶部，而该第二绝缘层延伸进入每一孔洞的该顶部。
19.一种具有孔洞的影像感测装置，其特征在于所述具有孔洞的影像感测装置包括一基底，该基底包含第一区与第二区；一感测器，形成于第一区中；至少一第一绝缘层，覆盖该第一区中的该感测器以及该第二区之上，其中该第一绝缘层具有一厚度；多个内连线，形成于该第二区的该第一绝缘层中；多个孔洞，形成于覆盖该感测器的该第一绝缘层中，而每一孔洞穿越该第一绝缘层的该厚度；以及一第二绝缘层，覆盖该第一绝缘层与该孔洞之上，该第二绝缘层包含一非顺应的介电材料，其中每一孔洞形成了位于该第二绝缘层下方的中空区域，该中空区域位于该第一绝缘层中。
20.根据权利要求19所述的具有孔洞的影像感测装置，其特征在于每一孔洞包含一顶部，而该第二绝缘层延伸进入每一孔洞的该顶部。
全文摘要
本发明是一种具有孔洞的影像感测装置及其制造方法，本发明的影像感测装置包括具有感测器的一半导体基底，其上形成有至少一第一绝缘层。多个孔洞形成于第一绝缘层中。一第二绝缘层，覆盖第一绝缘层与孔洞，其中第二绝缘层并未填满孔洞。上述孔洞在位于感测器上方的第一绝缘层中形成了中空区，导致更多的光和能量穿越第一绝缘层而到达感测器，因而提升感测器的感测度。
文档编号H01L31/062GK1667831SQ20051005136
公开日2005年9月14日 申请日期2005年3月8日 优先权日2004年3月12日
发明者许慈轩, 伍寿国, 钱河清, 杨敦年 申请人:台湾积体电路制造股份有限公司