专利名称：半导体芯片、半导体装置、半导体装置的制造方法
技术领域：
本发明涉及半导体芯片、半导体装置、半导体装置的制造方法及电子设备，特别适合于面朝下安装(也称为倒装芯片安装)的半导体芯片等。
背景技术：
近年来，伴随着便携电话机、笔记本型计算机等的小型化，迫切需要半导体装置的小型化、高集成化。因此，作为半导体的安装方法，开发出了高密度、可集成的面朝下安装(也称为倒装芯片安装)，使用于多种便携型电子设备。
在现有使用倒装芯片安装的半导体装置的连接方法中，半导体芯片的凸块由镍及金形成，通过各向异性导电性树脂，构成半导体芯片的凸块和印刷配线板的电极端子的电气连接(例如，参照特许文献1)。
特许文献1特开2000-286299号公报(图1)。
但是，现有使用的倒装芯片安装半导体装置的连接方法(例如参照特许文献1)存在如下问题为了使各向异性导电性树脂层中的导电性粒子充分渗入到覆盖半导体芯片凸块的表面的金中，必需加厚金的膜厚，使成本变高。另外，由于半导体芯片凸块的内部由硬度很高的镍构成，在金的膜厚很薄的情况下，导电性粒子不能充分渗入到凸块中，会出现连接可靠性降低的问题。
发明内容
本发明提供一种低成本、连接可靠性高的半导体芯片及含有此种半导体芯片的半导体装置，半导体装置的制造方法及含有此种半导体装置的电子设备。
本发明相关的半导体装置具备含有凸块的半导体芯片、具有连接盘的配线基板，凸块和连接盘由被分散在绝缘性材料中的导电粒子来连接的半导体装置。凸块含有第1导电层、与该第1导电层接触的第2导电层、与该第2导电层接触的第3导电层，导电性粒子以渗入第3导电层的状态进行电气连接。
为使导电性粒子以渗入第3导电层的状态进行电气连接，在半导体芯片的凸块与配线基板的连接盘间，导电性粒子被挟持，以保证稳定的接触状态，从而廉价地提供一种电气连接可靠性高的半导体装置。
另外，本发明相关的半导体装置中，上述第3导电层的厚度由导电性粒子的粒子直径的1/4以上渗入到第3导电层的方式形成。
一般地，半导体芯片凸块的表面和配线基板的连接盘的表面都不平坦，含有微小的凹凸。假设渗入第3导电层的量不足粒子直径的1/4，根据凹凸的分布状态，接触面积就会不充分、电气导通不充分。但是，当有导电性粒子的粒子直径的1/4以上进入第3导电层时，就会吸收上述凹凸的影响，确保与配线基板连接盘间的良好的电气连接，提高连接的可靠性。
另外，本发明相关的半导体装置中，上述第3导电层的厚度由导电性粒子的粒子直径的1/2以上渗入到第3导电层，以凸块和连接盘直接接触的方式形成。
为使第3导电层的厚度由导电性粒子的粒子直径的1/2以上渗入到第3导电层，在凸块和连接盘中直接接触形成，导电性粒子被可靠挟持在第3导电层和配线基板的连接盘之间，保持接触状态，从而确保良好的电气连接，提高可靠性。
另外，本发明相关的半导体装置中，上述第1导电层和第2导电层，和/或第2导电层和第3导电层之间都含有催化剂。
通过材料的组合(例如，镍和铜或铜和锡)，使第1导电层和第2导电层或第2导电层和第3导电层直接接触时，粘合性会恶化、根据情况，会出现第2导电层和第3导电层剥离等的不适合现象。但是，如果第1导电层和第2导电层，和/或第2导电层和第3导电层间含有催化剂时，通过选择适宜的催化剂材料，可使第1导电层和第2导电层，和/或第2导电层和第3导电层的粘合性提高。
另外，本发明相关的半导体装置中，外部连接电极上含有具有开口部的钝化膜，上述第1导电层形成在开口部的部分，以与钝化膜侧面以外的表面不接触的方式形成。
假如第1导电层也形成在钝化膜表面，第1导电层如果是硬性材料时，加压半导体芯片安装在配线基板上时，存在钝化膜中应力集中有可能会出现裂纹。但是，如果第1导电层以不接触钝化膜侧面以外的表面的方式形成，因钝化膜上只形成第2导电层及第3导电层，加压半导体芯片进行安装时，加在钝化膜上的应力就可通过第2导电层及第3导电层所具有的柔软性而缓和。因此，可防止钝化膜上出现裂纹产生的损伤，可实现连接可靠性高的半导体芯片。
另外，本发明相关的半导体装置中，上述导电性粒子由比第3导电层硬度高的物质组成。
因导电性粒子由比第3导电层硬度高的物质组成，导电性粒子能可靠地渗入到第3导电层，使电气连接的可靠性提高。
另外，本发明相关的半导体装置中，上述导电性粒子由镍组成或至少含有镍。
镍的硬度比较高，例如由镍组成的导电性粒子能可靠地渗入到第3导电层，从而可提高电气连接的可靠性。另外使用由硬度高的镍组成的导电性粒子，配线基板的连接盘中也可渗入导电性粒子，更加提高半导体装置的连接可靠性。
另外，本发明相关的半导体装置中，第1导电层的第2导电层侧的一部分作为辅助导电层，该辅助导电层比起第1导电层的辅助导电层以外的部分，由硬度低的物质组成。
因第1导电层的第2导电层侧的一部分，由硬度低的物质组成的辅助导电层，可有效地防止半导体芯片的硅部分发生裂纹。
另外，本发明相关的半导体装置中，上述辅助导电层由金组成。
因金的硬度低，可有效地防止半导体芯片的硅部分发生裂纹。
本发明相关的半导体芯片上，具备基材、和基材上形成的外部连接电极，与外部连接电极进行电气连接、和含有第1导电层及在该第1导电层上设置的第2导电层和在该第2导电层上设置的第3导电层的凸块，和在外部连接电极上具有开口部的钝化膜。第1导电层以在钝化膜开口部的内侧，接触外部连接电极的上面，不接触钝化膜侧面以外的表面的方式设置。
假如第1导电层也形成在钝化膜的表面，如果第1导电层是硬性材料，加压半导体芯片安装在配线基板上时，钝化膜就会应力集中出现裂纹可能。但是，如果第1导电层以不接触钝化膜侧面以外的表面的方式形成，因钝化膜上只形成第2导电层及第3导电层，加压半导体芯片进行安装时，加在钝化膜上的应力就可通过第2导电层及第3导电层所具有的柔软性而缓和。因此，可防止钝化膜上出现裂纹而产生的损伤，实现连接可靠性高的半导体芯片。
另外，本发明相关的半导体芯片上，上述第3导电层由锡组成。因锡硬度低，导电性粒子能充分渗入第3导电层，从而廉价地提供一种电气连接可靠性高的半导体芯片。
另外，本发明相关的半导体芯片中，上述第2导电层由铜组成。因第2导电层由铜形成，使由锡组成的第3导电层可用无电解镀覆法形成，从而廉价地提供一种电气连接可靠性高的半导体芯片。
另外，本发明相关的半导体芯片，上述外部连接电极的厚度为0.2μm以上。
由铝等金属组成的外部连接电极的厚度为0.2μm以上时，例如将半导体芯片接合在配线基板上时，可防止半导体芯片的硅部分(基材)发生裂纹。
另外，本发明相关的半导体芯片中，上述第1导电层的第2导电层侧的一部分为辅助导电层，该辅助导电层由比第1导电层的辅助导电层以外的部分硬度低的物质组成。
因第1导电层的第2导电层侧的一部分，由硬度低的物质组成的辅助导电层，可更加有效地防止半导体芯片的硅部分发生裂纹。
另外，本发明相关的半导体芯片中，上述辅助导电层由金组成。
因金硬度低，可有效地防止半导体芯片的硅部分发生裂纹。
本发明相关的半导体装置的制造方法是将含有凸块的半导体芯片和含有连接盘的配线基板相连接的半导体装置的制造方法，它含有以与凸块的第1导电层相接触的方式形成第2导电层的工序；以与该第2导电层相接触的方式形成第3导电层的工序，还具有在配线基板或半导体芯片上配置分散了导电性粒子的绝缘性材料的工序；凸块或连接盘上挤入绝缘性材料、使第3导电层渗入导电性粒子，使凸块和连接盘电气连接的工序。
用上述制造方法制造的半导体装置，在凸块和配线基板的连接盘间导电性粒子被挟持，可保持稳定的电气接触状态。这样，用简单的手法廉价地提供了电气连接可靠性优良的半导体装置。
另外，本发明相关的半导体装置的制造方法，含有在上述第1导电层和第2导电层，和/或第2导电层和第3导电层之间付与催化剂的工序。
通过催化剂材料的适宜选择，可提高第1导电层和第2导电层和/或第2导电层和第3导电层的粘合性。
另外，本发明相关的半导体装置的制造方法，上述第1导电层、第2导电层及第3导电层内的至少一层可通过无电解镀覆法形成。
使用无电解镀覆法，可形成质量很好的差异很小的稳定的凸块，从而提供廉价、可靠性高的半导体装置。
另外，本发明相关的半导体装置的制造方法，将第1导电层的第2导电层侧的一部分作为辅助导电层而形成，该辅助导电层由比第1导电层的辅助导电层以外的部分硬度低的物质组成。
因第1导电层的第2导电层侧的一部分为由硬度低的物质组成的辅助导电层，可更加有效地防止半导体芯片的硅部分发生裂纹。
本发明相关的电子设备，总含有上述的半导体装置。因含有上述连接可靠性高的半导体装置，因此可实现廉价、可靠性高的电子设备。
图1是表示与本发明实施方式1相关的半导体装置的纵剖视模式图。
图2是表示在图1所示的半导体装置中，配线基板上安装半导体芯片之前状态的纵剖视模式图。
图3是表示与本发明实施方式1相关的半导体装置的制造工序的纵剖视模式图。
图4是表示继续图3的制造工序的纵剖视模式图。
图5是表示与实施方式2相关的半导体装置中，配线基板上安装半导体芯片之前状态的纵剖视模式图。
图6是表示与实施方式3相关的半导体装置中，配线基板上安装半导体芯片之前状态的纵剖视模式图。
图7是表示与本发明实施方式4相关的电子设备示例的立体模式图。
图中1-半导体装置、2-半导体芯片、3-连接盘、4-配线基板、5-导电性粒子、6-各向异性导电性树脂层、7-基材、8-外部连接电极、9-钝化膜、10-凸块、11-第1导电层、11a-辅助导电层、12-第2导电层、13-第3导电层、20-热压粘合装置、100-电子设备。
具体实施例方式
下面，参照附图，对本发明进行详细说明。
(实施方式1)图1是表示与本发明实施方式1相关的半导体装置的纵剖视模式图。图1中表示了半导体装置的一部分。
本发明实施方式1相关的半导体装置1由半导体芯片2、设有1个或多个连接盘3的配线基板4、分散导电性粒子5的各向异性导电性树脂层6构成。另外，半导体芯片2由基材7、外部连接电极8、钝化膜9和凸块10构成。这里凸块10由第1导电层11、第2导电层12及第3导电层13构成。另外，半导体装置1上也可付加图1所示的构成要素以外的构成要素。
图2是表示在图1所示的半导体装置1中，在配线基板4上安装半导体芯片2之前状态的纵剖视模式图。关于在配线基板4上安装半导体芯片2的方法在后面说明。
半导体芯片2上，例如由形成集成电路(图中未示出)的硅组成的基材7的一面，形成1个或多个外部连接电极8，在与这个外部连接电极8相接触地形成凸块10。凸块10由第1导电层11、第2导电层12及第3导电层13构成。第1导电层11，例如由镍组成，其形成厚度约10μm。另外，第2导电层12，例如由铜组成，其形成厚度约为5μm。第3导电层13，例如由锡组成，其形成厚度约为5μm。本实施方式1中，第1导电层11由镍、第2导电层12由铜、第3导电层13由锡组成。另外，外部连接电极8由铝或铜等形成，在形成基材7的集成电路中进行电气连接。
另外，形成基材7的外部连接电极8的面上，形成例如由硅氧化膜组成的钝化膜9。这个钝化膜9设有使外部连接电极8的一部分露出的开口部9a。此时，钝化膜9达到外部连接电极8的端部状态。一般地，开口部9a以在外部连接电极8的中央部分开口的方式形成，这样，基材7的外部连接电极8的侧面，除开口部9a部分以外，还有钝化膜9形成。
第1导电层11在覆盖开口部9a的状态下，以与外部接触电极8接触的方式形成。第2导电层12，以覆盖第1导电极11的状态，并与第1导电层11接触的方式形成。第3导电极13以覆盖第2导电层12的状态，并接触第2导电层12的方式形成。另外，第2导电层12或第3导电层13未必需要覆盖第1导电层11或第2导电层12的全部。
并且，第1导电层11和第2导电层12，和/或第2导电层12和第3导电层13之间，例如可涂敷钯组成的催化剂(图中未示出)。这种催化剂既可提高由镍组成的第1导电层11和由铜组成的第2导电层12，和/或由铜组成的第2导电层12和由锡组成的第3导电层13的粘合性，又可提高连接可靠性。
配线基板4，例如由PET(Poly-ethlene Terephthalate)基板组成，其一方的面上形成的1个或多个连接盘3由银、铜等金属形成。另外配线基板4也可使用聚酰亚胺树脂、聚酯薄膜等的软性基板，玻璃环氧基板、陶瓷基板等的刚性基板。凸块3也可由银、铜以外的金属形成。
各向异性导电性树脂层6的导电性粒子5以外的部分，由具有热硬化性的环氧树脂等的绝缘材料组成。这里的各向异性导电性树脂层6在半导体芯片2的凸块10所形成的面、和配线基板4的连接盘3的所形成的面之间被挟持，密封接合在半导体芯片2和配线基板4之间。
另外，导电性粒子5由比第3导电层13硬度更高的物质，例如镍组成，其粒子直径为0.2～5μm，一般约为4μm。导电性粒子5，例如在树脂上镀上镍及金的粒子等至少含有镍，也可以使用其他金属。
如图1所示的本实施方式1，半导体芯片2被安装在配线基板4上形成半导体装置1的状态下，凸块10的最外周的第3导电层13和连接盘3相接触，夹在第3导电层13和连接盘3相接触的部分的导电性粒子5渗入到第3导电层13中。这是因为例如由硬度很高的镍组成的导电性粒子5很容易渗入由硬度低的第3导电层13中。另外，它还含有破坏由银、铜等组成的连接盘3表面的氧化膜(图中未示出)，提高连接可靠性的效果。
这里，希望导电性粒子5至少由其粒子直径的1/4以上渗入到第3导电层13中。因半导体芯片的凸块表面及配线基板的连接盘的表面不是很平坦，含有微小的凹凸，假如渗入第3导电板的量不足粒子直径的1/4时，根据凹凸的分布状态，接触面积就会不充分、电气导通不理想。另外，如本实施方式1所述，第3导电层13和连接盘13接触的状态下，可有导电性粒子5的粒子直径的1/2以上渗入到第3导电层13中。这样，导电性粒子可靠地被挟持在第3导电层13和配线基板3的连接盘之间，保持电气的接触状态，确保良好的电气连接。这样，通过导电性粒子5，在凸块10和连接盘3之间形成了电气连接。
图3及图4是表示本发明实施方式1相关的半导体装置的制造工序的纵剖视模式图。在图3及图4中，将图2所示的半导体芯片安装到配线基板4上，表示制造图1所示的半导体装置1的工序。
首先，准备形成集成电路(图中未示出)的硅等组成的基材7。在基材7的一方的面上，预先设置1个或多个外部连接电极8。这种外部连接电极8由铝、铜等形成，在基材7形成的集成电路上进行电气连接。
其次，在基材7的外部连接电极8的形成面上，形成钝化膜9(图3(a))。这种钝化膜9可由氧化硅、氮化硅、聚酰亚胺树脂等形成。如上所述，这种钝化膜9上设有露出外部连接电极8一部分的开口部，形成钝化膜9达到外部连接电极8端部的状态。
在与外部连接电极8相接触覆盖开口部的状态下，例如由镍组成的第1导电层11可通过无电解镀覆法形成(图3(b))。外部连接电极8由铝组成时，在形成第1导电层11之前，通过在外部连接电极8表面实施的锌酸盐处理，将铝被锌置换析出，从而形成由锌组成的金属覆膜(图中未示出)。这种第1导电层11，是将实施过锌酸盐处理的外部连接电极8浸泡在无电解镀镍液中，利用锌组成的金属覆膜和镍间的置换反应的无电解镀覆法形成。第1导电层11的厚度，例如其形成约为10μm。本实施方式1中，可不使用抗蚀剂等的掩膜，形成蘑菇型的凸块10(第1导电层11、第2导电层12及第3导电层13)，也可使用抗蚀剂等的掩膜形成直壁型的凸块10。
然后，在第1导电层11的表面涂敷催化剂(图中未示出)。这种催化剂，例如可使用钯。另外，涂敷催化剂的方法可采用光敏活化法或催化剂加速法等。
在覆盖第1导电层11状态下，以与第1导电层11相接触的方式，通过无电解镀覆法形成由铜组成的第2导电层12(图3(c))。第2导电层12是在镀铜液中浸泡第1导电层，将第1导电层表面涂敷的钯作为催化剂，通过析出铜的方式而形成。这样，利用涂敷的催化剂可提高第1导电层11和第2导电层12的粘合性。第2导电层的厚度，例如其形成约为5μm。
接着，在覆盖第2导电层12状态下，以与第2导电层12相接触的方式，通过无电解镀覆法形成由锡组成的第3导电层13(图3(d))。第3导电层13，因第2导电层由铜形成，所以也和第1导电层11、第2导电层12一样，可通过无电解镀覆法形成。为提高第2导电层12和第3导电层13的粘合性，也可在第2导电层12的表面预先涂敷催化剂。
通过以上图3(a)～图3(d)的工序，在外部连接电极8上，形成了由第1导电层11、第2导电层12及第3导电层13组成的凸块10，完成了半导体芯片2。
另一方面，除了半导体芯片2之外，准备形成1个或多个连接盘3的配线基板4，在形成配线基板4的连接盘3的面上形成各向异性导电性树脂层6(图4(e))。配线基板4可使用PET基板，聚酰亚胺树脂、聚酯薄膜等的软性基板或玻璃环氧基板、陶瓷基板等的刚性基板。另外，连接盘3由银、铜等金属形成。如上所述，各向异性导电性树脂层6中分散着导电性粒子5。
各向异性导电性树脂层6的导电性粒子5以外的部分，由含有热硬化性的环氧树脂等的绝缘材料组成，采用筛除印刷法或分配法，在配线基板4的连接盘3形成面上形成。分散在各向异性导电性树脂层6的导电性粒子5，粒子直径约为0.2～5μm的镍、或是在树脂上镀上镍及金的粒子等。也可通过将导电性粒子5的分散薄膜粘贴在配线基板4的表面，形成各向异性导电性树脂层6。
将图3(d)所示的半导体芯片2的凸块10形成的侧面和配线基板4的各向异性导电性树脂层6的形成面相对，以对准凸块10和连接盘3的位置的方式，定位半导体芯片2和配线基板4的位置。即半导体芯片2上形成的凸块10(外部连接电极8)和配线基板上形成的连接盘3以定位时位置对准的方式形成。
然后，将一方的面平坦的热压粘合装置20对各向异性导电性树脂层6加热到的硬化温度程度，将热压粘合装置20的平坦面和半导体芯片2的凸块10形成面的反面相接触，把凸块10压进各向异性导电性树脂层6中(图4(f))。
另外，本实施方式1中，在配线基板4的侧面形成各向异性导电性树脂层6，可压进凸块10，也可在半导体芯片2的侧面形成各向异性导电性树脂层6，然后将连接盘3压进各向异性导电性树脂层中。
如图4(f)所示，通过热压粘合装置20，如果凸块10压进各向异性导电性树脂层6时，凸块10会压进配线基板4表面的各向异性导电性树脂层6，与连接盘3接触。由此，凸块10最外周的第3导电层13和连接盘13之间就会挟持分散在各向异性导电性树脂层6中的导电性粒子5。此时，导电性粒子5因由比第3导电层13硬度高的镍等组成，会渗入到第3导电层13中。导电性粒子5如上所述，至少有其粒子直径1/4以上渗入到第3导电层13中。另外，在第3导电层13和连接盘3接触状态时，导电性粒子5将有粒子直径的1/2以上渗入到第3导电层13中。因此，导电性粒子被确实挟持在第3导电层13和配线基板4的连接盘3之间，以确保良好的电气连接。另外，还具有不易受振动、温度变化难以受到的绝缘材料的膨胀收缩等的影响。
通过热压粘合装置20使各向异性导电性树脂层6热硬化，在半导体芯片2和配线基板4之间密封接合，完成了半导体装置1(图4(g))。
本实施方式1的图4(f)的工序中，在凸块10压进各向异性导电性树脂层6时，也可加入超音波等微小振动。通过加入超音波等的微小振动，易破坏由锡组成的第3导电层13和连接盘3表面的氧化膜，提高连接可靠性。
本实施方式1中，以确保导电性粒子5渗入第3导电层13中方式，形成第3导电层13的电气连接，因此导电性粒子5和第3导电层13不仅仅是接触，而且导电性粒子5渗入到第3导电层13中扩大接触面积，形成低阻抗的电气连接。另外，第3导电层由硬度低的锡形成，不易受振动、温度变化难以受到的绝缘材料的膨胀收缩等的影响，廉价地提供连接可靠性高的半导体芯片。
另外，第2导电层12由铜形成，这就可使由锡组成的第3导电层13用无电解镀覆法形成，廉价地提供连接可靠性高的半导体芯片。
(实施方式2)图5是表示在与本发明相关的实施方式2的半导体装置中，配线基板4安装半导体芯片2之前状态的纵剖视模式图。在图5所示的半导体装置中，第1导电层11形成在钝化膜9的开口部9a的部分，不接触钝化膜9侧面以外的表面。其他部分与实施方式1的图2所示的半导体装置一致，对于与实施方式1相同的部分采用同一符号，其他制造工序也与实施方式1的图3及图4所示几乎一致。
本实施方式2中，在由第1导电层11、第2导电层12及第3导电层13组成的凸块10上，第1导电层11只形成在钝化膜9的开口部9a的部分，不接触钝化膜9的表面。如图5所示，也可不接触钝化膜9的开口部9a的侧面，也可将第1导电层11在钝化膜9的膜压以下形成。
本实施方式2中，因第1导电层11以不接触钝化膜9侧面以外的表面的方式形成，所以钝化膜9的表面只形成第2导电层12和第3导电层13，加压半导体芯片2进行安装时，加在钝化膜9上的应力就可通过第2导电层12及第3导电层13所具有的柔软性而缓和。因此，可防止钝化膜上出现裂纹产生的的损伤，实现连接可靠性高的半导体芯片。
(实施方式3)图6是表示在与本发明相关的实施方式2的半导体装置中，配线基板4上安装半导体芯片2之前状态的纵剖视模式图。图6所示的半导体装置与实施方式2相关的半导体装置一致，第1导电层11在钝化膜9的开口部9 a的部分形成，不接触钝化膜9侧面以外的表面。另外，图6所示的半导体装置，第1导电层11的第2导电层12侧的一部分成为辅助导电层11a，这个辅助导电层11a比起第1导电层11的辅助导电层11a以外的部分(镍组成)，用硬度低的金形成。本实施方式3中，辅助导电层11a由金形成，例如也可由比镍硬度低的其他金属形成。这个辅助导电层11a，例如在形成第1导电层11的辅助导电层11a以外的部分后，通过置换镀覆，形成金层镀覆为0.1～3.0μm厚度(参照图3(b))。辅助导电层11a的厚度形成优选为0.2～1.0μm，如果要加厚辅助导电层11a时，在置换镀覆后用化学还原镀覆形成。
其他部分与实施方式2的图5所示的半导体装置一致，对于与实施方式2相同的部分用同一符号。
本实施方式3中，辅助导电层11a在不接触除钝化膜9侧面以外的表面的方式形成。但因金的硬度低，钝化膜9出现裂纹的可能性小，故可将由金组成的辅助导电层11a以接触钝化膜9的表面的形式形成。
本实施方式3中，外部连接电极8可形成0.2μm以上的厚度。通过外部连接电极8的厚度为0.2μm以上，例如半导体芯片2接合在配线基板4上，可防止半导体芯片2的基材7(硅组成)发生裂纹。
实施方式1及实施方式2中相关的半导体装置，外部连接电极8的厚度为0.2μm以上的厚度时，可得到与上述同样的效果。
本实施方式3中，第1导电层11的第2导电层12侧的一部分为硬度低的由金组成的辅助导电层11a，故可有效地防止半导体芯片2的基材7发生裂纹。
另外，因由铝等金属组成的外部连接电极8的厚度为0.2μm以上的厚度，例如半导体芯片2接合在配线基板4上时，可再次有效地防止半导体芯片2的基材7(硅组成)发生裂纹。
(实施方式4)图7是表示与本发明实施方式4相关的电子设备示例的立体模式图。图7所示的电子设备100是便携电话机，它搭载了本发明实施方式1、实施方式2或实施方式3中所示的半导体装置。
本发明实施方式1、实施方式2或实施方式3相关的半导体装置不仅仅是在图7所示的便携电话机，还可使用在笔记本型个人计算机、电子笔记本、电子台式计算机、液晶投影仪、打印机等种种的电子设备中。
权利要求
1.一种半导体装置，是具备含有凸块的半导体芯片、具有连接盘的配线基板，所述凸块和所述连接盘由被分散在绝缘性材料中的导电性粒子连接的半导体装置，其特征在于，所述凸块含有第1导电层、与该第1导电层接触的第2导电层、与该第2导电层接触的第3导电层，所述导电性粒子以渗入所述第3导电层的状态进行电气连接。
2.根据权利要求1中所述的半导体装置，其特征在于，所述第3导电层的厚度以所述导电性粒子的粒子直径的1/4以上渗入到所述第3导电层的方式形成。
3.根据权利要求1中所述的半导体装置，其特征在于，所述第3导电层的厚度以所述导电性粒子的粒子直径的1/2以上渗入到所述第3导电层，所述凸块和所述连接盘将直接接触的方式形成。
4.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，所述第1导电层和所述第2导电层和/或所述第2导电层和所述第3导电层之间含有催化剂。
5.根据权利要求1～4中的任一项所述的半导体装置，其特征在于，在外部连接电极上含有具有开口部的钝化膜，所述第1导电层在开口部部分，以不接触除所述钝化膜侧面以外的表面的方式形成。
6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，所述导电性粒子是由比所述第3导电层硬度高的物质组成。
7.根据权利要求6中所述的半导体装置，其特征在于，所述导电性粒子由镍组成或至少含有镍。
8.根据权利要求1～7中的任一项所述的半导体装置，其特征在于，所述第1导电层的所述第2导电层侧的一部分为辅助导电层，该辅助导电层由比所述第11导电层的辅助导电层以外的部分硬度低的物质组成。
9.根据权利要求8中所述的半导体装置，其特征在于，所述辅助导电层由金组成。
10.一种半导体芯片，其特征在于，具备基材，在该基材上形成的外部连接电极，与该外部连接电极进行电气连接、含有第1导电层及在该第1导电层上设置的第2导电层和在该第2导电层上设置的第3导电层的凸块，以及在所述外部连接电极上具有开口部的钝化膜，所述第1导电层，在所述钝化膜的开口部的内侧，以与所述外部连接电极的上面接触，与除所述钝化膜侧面以外的表面不接触的方式设置。
11.根据权利要求10中所述的半导体芯片，其特征在于，所述第3导电层由锡组成。
12.根据权利要求11中所述的半导体芯片，其特征在于，所述第2导电层由铜组成。
13.根据权利要求10～12中的任一项所述的半导体芯片，其特征在于，所述外部连接电极的厚度为0.2μm以上。
14.根据权利要求10～13中的任一项所述的半导体芯片，其特征在于，所述第1导电层的所述第2导电层侧的一部分为辅助导电层，该辅助导电层由比所述第1导电层的辅助导电层以外的部分硬度低的物质组成。
15.根据权利要求14所述的半导体芯片，其特征在于，所述辅助导电层由金组成。
16.一种半导体装置的制造方法，是将含有凸块的半导体芯片和含有连接盘的配线基板连接的半导体装置的制造方法，其特征在于，包括以与所述凸块的第1导电层相接触方式形成第2导电层的工序；与该第2导电层相接触的方式形成第3导电层的工序；在所述配线基板或所述半导体芯片上配置分散了导电性粒子的绝缘性材料的工序；将所述凸块或所述连接盘上压入绝缘性材料、使所述第3导电层渗入所述导电性粒子，从而使所述凸块和所述连接盘保持电气连接的工序。
17.根据权利要求16中所述的半导体装置的制造方法，其特征在于，含有在所述第1导电层和所述第2导电层、和/或所述第2导电层和所述第3导电层之间付与催化剂的工序。
18.根据权利要求16或17中所述的半导体装置的制造方法，其特征在于，所述第1导电层、所述第2导电层及所述第3导电层内的至少一层可通过无电解镀覆法形成。
19.根据权利要求16～18中的任一项所述的半导体装置的制造方法，其特征在于，所述第1导电层的所述第2导电层侧的一部分作为辅助导电层而形成，该辅助导电层由比所述第1导电层的辅助导电层以外的部分硬度低的物质组成。
20.一种电子设备，其特征在于，含有所述权利要求1～9中的任一项所述的半导体装置。
全文摘要
本发明提供一种低成本、连接可靠性高的半导体芯片及含有此种半导体芯片的半导体装置，半导体装置的制造方法及含有此种半导体装置的电子设备。半导体装置(1)具备含有凸块(10)的半导体芯片(2)、具有连接盘(3)的配线基板(4)，其中凸块(10)和连接盘(3)由被分散在绝缘性材料中的导电性粒子(5)连接。凸块(10)含有第1导电层(11)、与该第1导电层(11)接触的第2导电层(12)、与该第2导电层(12)接触的第3导电层(13)，导电性粒子(5)以渗入第3导电层(13)的状态进行电气连接。
文档编号H01L23/48GK1674242SQ200510059068
公开日2005年9月28日 申请日期2005年3月22日 优先权日2004年3月26日
发明者今井英生 申请人:精工爱普生株式会社