专利名称：在层叠的芯片叠内使用电容耦合通信的方法和装置的制作方法
技术领域：
本发明涉及集成电路之间的通信技术。更具体地，本发明涉及一种使用电容耦合通信技术在层叠的集成电路(IC)芯片的堆叠组件之间通信的方法和装置。
背景技术：
半导体技术的进步使得制造包括数千万个晶体管的单个IC(集成电路)芯片成为可能。把系统集成到单个IC芯片上的一个好处是提高了整个系统的工作速度。这是因为在多芯片的解决方案中，系统组件之间的信号需要穿过芯片边界，由于冗长的芯片到芯片的传播延迟和有限的芯片到芯片的导线，这通常降低了系统的工作速度。相反，在单芯片解决方案中，系统组件之间的信号不必穿过芯片边界，从而显著提高了整个系统的速度。此外，把系统集成到单个IC芯片上显著降低了总体成本，因为执行给定的计算任务需要的芯片较少。
但是，有些系统由于其高度的复杂性和巨大的尺寸，不能集成到单个芯片中。注意，IC芯片通常被集成到印制电路板上，印制电路板包含用于芯片间通信的多层信号线。此外，IC芯片上的信号线的封装密度比印制电路板上信号线的封装密度高大约100倍。因此，芯片上只有一小部分的信号线能够被布线跨过印制电路板到达其他芯片。由于这个原因，在这样的系统中，芯片间的通信成为提高工作速度的瓶颈。而且，预计IC集成密度的增加会使这个问题更加突出。
为了克服芯片间通信的瓶颈，研究人员最近已经开发了一种用于半导体芯片间通信的替代技术，称为“邻近通信(proximitycommunication)”。邻近通信包括将电容性发送器和接收器阵列集成到IC芯片的活动表面上，以促进芯片间通信。如果第一芯片与第二芯片面对面地设置以致第一芯片上的发送器区域和第二芯片上的接收器区域电容性地耦合，那么就可能把信号直接从第一芯片传送给第二芯片，而不需要将信号线介入印制电路板内来发送信号。
遗憾的是，由于邻近通信要求芯片面对面放置，所以不可能在每个芯片上堆叠两个以上的芯片。因此，为了把大量的芯片耦合在一起，就必须排列芯片以使它们部分地重叠，重叠的模式就是使面朝上和面朝下的芯片方位交替放置。这个互连约束使得难以有效地将这样的芯片组成三维结构，以节省空间和减少芯片之间的传播延迟。
除了邻近通信技术，还有许多方法来层叠芯片或永久地把芯片连接在一起以及在层叠的芯片之间建立导电连接。这些层叠芯片组件提供更好的性能和更快的通信，但是却存在晶粒确优(known-good-die)问题。
晶粒确优问题起因于这样一个事实，即在晶片级或晶粒级是不可能对晶粒进行完全测试的。在晶片级测试期间，虽然能够识别故障的IC芯片，但是这个技术易于出错，因为要完全测试芯片就必须装配芯片。而且，由于单个有故障的芯片能够毁坏整个多芯片组件，所以对于由多个芯片组成的组件而言，多芯片组件的成品率过低。例如，如果一批晶粒的实际成品率为80％(即0.8)，那么三层晶粒组件的累积成品率是0.83≈0.5，而十层晶粒组件的累积成品率是0.810≈0.11。低成品率能够导致非常高的每芯片成本。
因此，需要一种不存在上述缺陷的高带宽、低延迟的芯片间通信方法。
发明内容
本发明的一个实施例提供一种装配半导体芯片的技术。首先，多个半导体芯片被永久地层叠在一起成为多个层叠芯片组件，其中在层叠芯片组件内的半导体芯片通过导电连接相互通信。然后，在不把层叠芯片组件永久粘合的情况下，将层叠芯片组件堆叠在一起以形成一叠半导体芯片，其中层叠芯片组件使用电容耦合相互通信。
注意，使用这个技术把层叠芯片组件堆叠(但不是永久地粘合)在一起以形成一个半导体芯片叠(stack of semiconductor chips)，减少了永久粘合的大半导体芯片叠中存在的成品率问题。此外，将导电连接用于层叠芯片组件内的芯片间通信减少了由于纯电容耦合技术的面对面芯片方位要求而强加的互连约束。
在这个实施例的一个变化中，给半导体芯片叠供电，但避免把电源永久地连接到半导体芯片叠。
在另一变化中，给半导体芯片叠供电包括使用下列一种或多种方式电容耦合、电感耦合、弹簧(springs)、金属丝网弹性连接元件(fuzzbuttons)和各向异性板。
在这个实施例的一个变化中，在层叠芯片组件内的半导体芯片之间建立导电连接包括使用贯穿芯片的通孔。
在这个实施例的一个变化中，层叠芯片组件内的半导体芯片可以具有不同的尺寸和不同的厚度。
在这个实施例的一个变化中，装配半导体芯片叠包括把层叠芯片组件放在一个阵列中，特别是二维阵列中。二维阵列被排列以使在层叠芯片组件的重叠边缘上，电容通信区域被交替地面朝上和面朝下定向。
在另一变化中，装配半导体芯片叠包括堆叠层叠芯片组件以形成三维阵列。
在这个实施例的一个变化中，层叠芯片组件可包括一个传输器芯片，其被层叠到一个或更多的半导体芯片。注意，传输器芯片被用于将来自一个层叠芯片组件的信号发送到另一个层叠芯片组件。
在这个实施例的一个变化中，当层叠芯片组件中的半导体芯片之一发生故障时，该层叠芯片组件被从半导体芯片叠移去，并被替换。
图1根据本发明的一个实施例示出了使用邻近通信的半导体芯片。
图2根据本发明的一个实施例示出了在层叠芯片组件之间使用邻近通信的一个半导体芯片叠。
图3根据本发明的一个实施例示出了在层叠芯片组件中贯穿芯片的通孔。
图4根据本发明的一个实施例示出了层叠芯片组件的平铺(二维)阵列。
图5根据本发明的一个实施例示出了由多层层叠芯片组件的二维阵列组成的三维结构。
具体实施例方式
以下描述使本领域技术人员能够实施和使用本发明，并且这些描述是在具体应用及其要求的背景下提供的。对本领域技术人员而言，对所公开的实施例的各种修改是十分明显的，并且在此所定义的通用原理可应用于其他实施例和应用，而不偏离本发明的精神和范围。因此，并本发明不但不应被限于所示的实施例，而且应该被给予符合本文所公开的原理和特征的最广泛的范围。
使用邻近通信的芯片间通信图1根据本发明的一个实施例示出了使用邻近通信的半导体芯片。如图1所示，IC芯片110包含发送器电路111，其把信号输入IC芯片110中的电容性发送器区域112。这个信号被电容地发送到电容性接收器区域122，然后进入IC芯片120中的接收器电路121。注意，当发送器和接收器区域适当地对准时，在发送器和接收器区域之间没有直接的物理接触，信号是通过电容耦合在发送器和接收器区域之间传送的。
层叠芯片组件之间的邻近通信图2根据本发明的一个实施例示出了在层叠芯片组件之间使用邻近通信的一个半导体芯片叠205。
层叠芯片组件200和201是多芯片组件，其中使用许多公知的粘合技术之一将子IC芯片永久地层叠在一起。在层叠芯片组件200和201内，通过直接的导电连接进行通信。换句话说，当芯片202发送信号给芯片203时，该信号穿过导体直接从芯片202到达芯片203。注意，这些导体可包括贯穿芯片的通孔。
相反，层叠芯片组件200和层叠芯片组件201并不通过直接的电连接相互通信，而是通过邻近通信(跨过邻近通信区域204)相互通信。
由于在层叠芯片组件200和层叠芯片组件201之间没有物理连线，所以不需要机械连接。因此，层叠芯片组件200或层叠芯片组件201能够被移去并被等同的层叠芯片组件替换。由于能够替换任一层叠芯片组件，所以单个芯片的故障不需要替换整个半导体芯片叠205，而只是替换单个层叠芯片组件。因此，半导体芯片叠205在带宽、延迟和封装尺寸方面具有层叠芯片组件的连通性优点，同时保持了可接受的成品率。
贯穿芯片的通孔图3根据本发明的一个实施例示出了在层叠芯片组件300中贯穿芯片的通孔。层叠芯片组件300包括邻近通信区域302和贯穿芯片的通孔301。
邻近通信一般发生在层叠芯片组件内的IC芯片的顶表面上，通过利用IC芯片的一个或多个顶层有利于电容耦合。但是，利用贯穿芯片的通孔和金属化，邻近通信可使用IC芯片的底表面(通过硅或绝缘体衬底材料)来构造邻近通信区域。注意，贯穿芯片的通孔可能已经被用于对层叠的芯片叠进行导电互连，贯穿芯片的通孔也可以被用于将层叠芯片组件的非界面IC芯片(比如图3中的芯片A和芯片B)内的电路连接到邻近通信区域。
在装配之前，层叠芯片组件300内的每个IC芯片中的贯穿芯片的通孔被蚀刻并被填充金属。在装配期间，为芯片A、芯片B和芯片C之间的贯穿芯片的通孔301建立导电连接。一旦进行了电连接，芯片A中的信号源通过位于芯片C中的邻近通信区域302能够与层叠芯片组件300外部的IC芯片通信。
层叠芯片组件的二维平铺阵列图4根据本发明的一个实施例示出了层叠芯片组件的平铺(二维)阵列。这个二维阵列包括层叠芯片组件401和邻近通信区域400。层叠芯片组件401通过邻近通信区域400与二维阵列中的其他层叠芯片组件通信。
注意，层叠芯片组件401是由各种尺寸的IC芯片组成的。只要对准了层叠芯片组件的邻近通信区域，那么它们就能够相互通信；并不要求层叠芯片组件的子IC芯片具有相同的物理尺寸。
还要注意的是，包括邻近通信区域的IC芯片可以是传输器。它只传输信号，而不包含任何有源电路。在这类系统中，信号在到达实际使用它的层叠芯片组件之前可以经过若干层叠芯片组件。
层叠芯片组件的三维矩阵图5根据本发明的一个实施例示出了由多层层叠芯片组件的二维阵列组成的三维结构。如关于图3所提到的，层叠芯片组件可以在顶表面和底表面上都具有邻近通信区域。例如，邻近通信区域501包括位于层叠芯片组件500的顶表面和底表面上的邻近通信区域。当层叠芯片组件在顶表面和底表面上都具有邻近通信区域时，由这些层叠芯片组件组成的多层二维平铺的阵列能够被堆叠成三维矩阵。
到层叠芯片组件的电源连接可以通过许多机制向半导体芯片叠进行供电。为了避免永久连接，电力可以被电容耦合、电感耦合或通过这两种技术的结合来耦合。同样，为了避免永久连接，可以通过弹簧、微弹簧、金属丝网弹性连接元件或各向异性板来导电地耦合电力。此外，半永久的连接方法可以导电地引进电力，因此允许在装配期间有限的返工以替换半导体芯片叠中的有缺陷的层叠芯片组件。
前面所给出的本发明的实施例的描述只是为了举例说明和描述性的目的。并无意对其进行穷尽或者用其将本发明限制为所公开的具体形式。因此，许多修改和变化对于本领域的技术人员而言是明显的。此外，前面的公开并非用于限制本发明。本发明的范围由所附的权利要求定义。
权利要求
1.一种包含一个半导体芯片叠的装置，其包括多个层叠芯片组件，其中每个层叠芯片组件由多个半导体芯片组成，这些半导体芯片被永久地层叠在一起，且通过导电连接相互通信；其中所述多个层叠芯片组件被堆叠在一起以形成一个半导体芯片叠，但并未被永久地相互粘合；而且其中层叠芯片组件通过电容耦合相互通信。
2.根据权利要求1所述的装置，其中通过把层叠芯片组件堆叠(但不是永久地粘合)在一起以形成所述的半导体芯片叠，大叠的永久粘合的半导体芯片存在的成品率问题减少了，同时减少了由电容耦合所要求的面对面芯片方位所要求的互连约束。
3.根据权利要求1所述的装置，进一步包括一个电源装置，其向所述的半导体芯片叠供应电力，但避免了与所述半导体芯片叠的永久连接。
4.根据权利要求3所述的装置，其中所述电源装置通过以下的一种或多种方式把电力传输到所述的半导体芯片叠电容耦合；电感耦合；弹簧；金属丝网弹性连接元件；以及各向异性板。
5.根据权利要求1所述的装置，其中在层叠芯片组件中的半导体芯片之间的导电连接包括贯穿芯片的通孔。
6.根据权利要求1所述的装置，其中在层叠芯片组件中的半导体芯片可以具有不同的尺寸或者具有不同的厚度。
7.根据权利要求1所述的装置，其中所述的半导体芯片叠包括一个层叠芯片组件阵列，其具有交替地面朝上和面朝下的电容性通信表面。
8.根据权利要求6所述的装置，其中所述的层叠芯片组件阵列是二维的。
9.根据权利要求7所述的装置，其中层叠芯片组件被堆叠以形成三维阵列。
10.根据权利要求1所述的装置，其中层叠芯片组件能够包括芯片传输器，其被层叠到一个或多个半导体芯片；其中所述的传输器芯片被用于把信号从一个层叠芯片组件传输到另一个层叠芯片组件。
11.一种装配半导体芯片的方法，其包括把多个半导体芯片层叠成多个层叠芯片组件；并且在不把所述层叠芯片组件永久粘合的情况下，将所述层叠芯片组件堆叠在一起以形成一个半导体芯片叠；其中所述半导体芯片叠中的所述层叠芯片组件使用电容耦合相互通信。
12.根据权利要求11所述的方法，其中在每个层叠芯片组件内的所述半导体芯片通过导电连接相互通信，并且其中在每个层叠芯片组件中的芯片是永久地层叠在一起的；其中将所述层叠芯片组件堆叠在一起以使电容耦合的通信区域在所述层叠芯片组件的表面之间对准；而且其中通过把层叠芯片组件堆叠(但不是永久地粘合)在一起以形成所述的半导体芯片叠，大叠的永久粘合的半导体芯片存在的成品率问题减少了，同时减少了由电容耦合所要求的面对面芯片方位所要求的互连约束。
13.根据权利要求11所述的方法，其中所述方法进一步包括向所述半导体芯片叠供应电力，供电方式避免了把电源永久连接到所述的半导体芯片叠。
14.根据权利要求13所述的方法，其中向所述半导体芯片叠供应电力包括使用以下的一种或多种方式电容耦合；电感耦合；弹簧；金属丝网弹性连接元件；以及各向异性板。
15.根据权利要求11所述的方法，其中在层叠芯片组件中的半导体芯片之间建立导电连接包括使用贯穿芯片的通孔。
16.根据权利要求11所述的方法，其中在层叠芯片组件中的半导体芯片可以具有不同的尺寸或者具有不同的厚度。
17.根据权利要求11所述的方法，其中装配所述的半导体芯片叠包括把所述的层叠芯片组件放置在二维阵列中；其中电容性通信区域在所述层叠芯片组件的重叠边缘上被交替地面朝上和面朝下定向。
18.根据权利要求11所述的方法，其中装配所述的半导体芯片叠包括对层叠芯片组件的所述二维阵列进行堆叠以形成三维阵列。
19.根据权利要求11所述的方法，其中层叠芯片组件可包括传输器芯片，其被层叠到一个或多个半导体芯片；其中所述的传输器芯片被用于把信号从一个层叠芯片组件传输到另一个层叠芯片组件。
20.根据权利要求11所述的方法，其中所述方法进一步包括，当所述层叠芯片组件中的半导体芯片之一发生故障时，从所述的半导体芯片叠种移去并替换该层叠芯片组件。
21.一种包括半导体芯片的计算机系统，所述半导体芯片被堆叠在一起，该计算机系统包括处理器；主存储器；多个层叠芯片组件，其中每个层叠芯片组件由多个半导体芯片组成，这些半导体芯片被永久地层叠在一起，且通过导电连接相互通信；其中所述层叠芯片组件被堆叠在一起以形成一个半导体芯片叠，但相互间并未被永久地粘合在一起；且其中层叠芯片组件通过电容耦合相互通信。
22.根据权利要求21所述的计算机系统，其中通过把层叠芯片组件堆叠(但不是永久地粘合)在一起以形成所述的半导体芯片叠，大叠的永久粘合的半导体芯片存在的成品率问题减少了，同时减少了由电容耦合所要求的面对面芯片方位所要求的互连约束。
23.根据权利要求21所述的计算机系统，进一步包括一个电源装置，其向所述半导体芯片叠供应电力，但避免了永久连接到所述的半导体芯片叠。
24.根据权利要求23所述的计算机系统，其中所述电源装置通过以下的一种或多种方式把电力传输到所述的半导体芯片叠电容耦合；电感耦合；弹簧；金属丝网弹性连接元件；以及各向异性板。
25.根据权利要求21所述的计算机系统，其中在层叠芯片组件中的半导体芯片之间的导电连接包括贯穿芯片的通孔。
26.根据权利要求21所述的计算机系统，所述的层叠芯片组件中的半导体芯片可以具有不同的尺寸或者具有不同的厚度。
27.根据权利要求21所述的计算机系统，其中所述的半导体芯片叠包括层叠芯片组件的阵列，这些层叠芯片组件具有交替地面朝上和面朝下的电容性通信表面。
28.根据权利要求27所述的计算机系统，其中所述的层叠芯片组件的阵列是二维的。
29.根据权利要求28所述的计算机系统，其中将层叠芯片组件堆叠在一起以形成三维阵列。
30.根据权利要求21所述的计算机系统.其中层叠芯片组件可包括芯片传输器，其被层叠到一个或多个半导体芯片。
全文摘要
本发明的一个实施例提供了一种装配半导体芯片的技术。首先，多个半导体芯片被永久地层叠在一起成为多个层叠芯片组件，其中在层叠芯片组件内的半导体芯片通过导电连接相互通信。然后，在不把层叠芯片组件永久粘合的情况下，将层叠芯片组件堆叠在一起以形成一个半导体芯片叠，其中层叠芯片组件使用电容耦合相互通信。
文档编号H01L25/00GK1691326SQ20051006421
公开日2005年11月2日 申请日期2005年4月12日 优先权日2004年4月13日
发明者R·J·德罗斯特, R·霍, A·R·钦格尔 申请人:太阳微系统公司