专利名称：半导体元件的制造方法
技术领域：
本发明涉及一种半导体工艺，特别是涉及一种半导体元件的制造方法。
背景技术：
在一般的集成电路工艺中，通常会利用微影与蚀刻技术以形成开口或沟槽，其例如是在硅基底或含硅的材料层中形成开口或沟槽。就熟知的技术来说，在硅基底或含硅的材料层中形成开口或沟槽之后，晶片在等待送入下一个机器中的时候，开口或沟槽底部的硅基底或含硅的材料层会曝露在含氧的环境里，例如氧气或水气。因此，硅基底或含硅的材料层的硅原子会与氧气或水气产生氧化反应，而长出一层二氧化硅层，此二氧化硅层则称为原生氧化层(native oxide)。上述的原生氧化层的形成会造成工艺上的许多问题，其例如是原生氧化层会增加接触点的电阻而降低电连接的表现，而使得元件的成品率降低以及可靠度不佳的问题。
传统上，清除原生氧化层的方法通常是利用湿式清洁技术或原位等离子体处理等方法。其中，上述的湿式清洁技术是使用氢氟酸(HF)溶液来清除原生氧化层，其工艺较为繁琐且费时。另外，上述的原位等离子体处理则会在清除原生氧化层的同时，造成开口或沟槽底部的硅基底或含硅的材料层产生损伤(damage)的问题，如此会导致工艺的成品率降低及可靠度不佳。
特别是，对于许多的沟槽式元件而言，常常会在沟槽中填入导体材料层之前，因晶片与含氧环境接触，而在沟槽底部形成一层原生氧化层，此原生氧化层同样会造成工艺上的许多问题，其会使得元件的成品率降低与可靠度不佳。
发明内容
有鉴于此，本发明的目的就是在提供一种半导体元件的制造方法，其可避免元件效能不佳以及工艺成品率降低与工艺可靠度不佳的问题。
本发明的另一目的是提供一种半导体元件的制造方法，能够清除原生氧化层，并进而改善工艺的成品率与提高可靠度。
本发明提出一种半导体元件的制造方法，此方法包括在基底上形成沟槽，其中沟槽表面形成有第一原生氧化层。接着，在含有氮气的环境中，进行第一热处理工艺，以去除第一原生氧化层。然后，再形成一导体层以填满沟槽。
依照本发明的优选实施例，上述的半导体元件的制造方法，还包括于形成导体层之前，于沟槽中形成缓冲层，且缓冲层上形成有第二原生氧化层。接着，还包括在含有氮气的环境中，进行第二热处理工艺，以去除第二原生氧化层。
依照本发明的优选实施例，上述第一热处理工艺与第二热处理工艺包括快速热回火工艺。
依照本发明的优选实施例，上述第一热处理工艺与第二热处理工艺的加热温度在700～1000℃。
依照本发明的优选实施例，上述第一热处理工艺与第二热处理工艺的加热时间在30～90秒。
依照本发明的优选实施例，上述导体层的材料包括掺杂多晶硅。另外，导体层的形成方法包括化学气相沉积法。
依照本发明的优选实施例，上述缓冲层的材料包括非掺杂多晶硅。
本发明另提出一种半导体元件的制造方法，此方法先提供一基底，且基底中已形成有一沟槽，而沟槽中已形成有一沟槽式元件，沟槽式元件包括设置于沟槽侧壁的二栅极结构、设置于二栅极结构之间的基底中的掺杂区以及设置于两栅极结构表面的栅间介电层，其中掺杂区表面形成有第一原生氧化层。接着，在含有氮气的环境中，进行第一热处理工艺，以去除第一原生氧化层。然后，再形成一导体层以填满沟槽。
依照本发明的优选实施例，上述两栅极结构各自包括栅极与穿隧氧化层。其中，栅极设置于沟槽侧壁，而穿隧氧化层设置于栅极与基底之间。另外，上述的栅极为浮置栅极，而掺杂区为一源极区，导体层为一源极线。
本发明在含氮气的环境中，进行一热工艺，以清除原生氧化层，如此可避免原生氧化层所造成的元件效能不佳的问题，进而影响工艺的成品率与可靠度。而且，本发明可于形成导体层之前，形成一缓冲层以缩小沟槽的高宽比(aspect ratio)，以避免导体层造成阶梯覆盖不佳以及形成孔洞的问题。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
图1A至图1D所绘示为本发明的一实施例的半导体元件的制造方法的流程剖面图。
图2A至图2E所绘示为本发明的另一实施例的半导体元件的制造方法的流程剖面图。
简单符号说明100、200基底102图案化的掩模层104、206沟槽106掺杂区107、107a、221、221a原生氧化层108、108a、222、222a热处理工艺109介电层110、224缓冲层112、226导体层202衬层204掩模层208穿隧氧化层212间隙壁214、216浮置栅极218栅间介电层220掺杂区具体实施方式
本发明的一实施例描述如下，其是以具有沟槽式电容器的存储元件的形成为例说明本发明的半导体元件的制造方法，但本发明并不限定于此实施例。
图1A至图1D所绘示为本发明的一实施例的半导体元件的制造方法的流程剖面图。
首先，请参照图1A，在基底100上形成一图案化的掩模层102。其中，此图案化的掩模层102的材料例如是氮化硅，形成此图案化的掩模层102的方法例如是先以化学气相沉积法(Chemical Vapor Deposition，CVD)形成一掩模材料层(未绘示)覆盖于基底100上，再进行一微影与蚀刻工艺，以在此掩模材料层上形成图案。
接着，以图案化的掩模层102为掩模，进行一蚀刻工艺，于基底100中形成沟槽104。其中，在基底100中形成沟槽104的方法例如是干式蚀刻法。之后，于沟槽104底部形成掺杂区106，以作为沟槽式电容器的储存电极。此时，于进行下一个工艺前，晶片会曝露在含氧的环境里，例如氧气或水气。因此，会造成晶片上与含氧的环境接触的部分形成原生氧化层，例如沟槽104表面的硅基底的硅原子会与氧气或水气产生氧化反应，而形成一层原生氧化层107。
继之，在含有氮气的环境中，进行一热处理工艺108，以去除原生氧化层107。其中，热处理工艺108例如是快速热回火工艺，而热处理工艺108的加热温度在约700～1000℃之间，加热时间在约30～90秒之间。上述去除原生氧化层107的原理是利用氮气对原生氧化层107进行催化作用，其以氮气对二氧化硅进行催化作用，使二氧化硅转化成一氧化硅而蒸发掉，以去除原生氧化层107。而且，氮气对硅基底或含硅的材料层有抑制氧化的作用，所以利用氮气去除原生氧化层107的同时，亦可通过氮气阻止硅原子与氧原子反应成二氧化硅。
之后，请参照图1B，于沟槽104中形成一层缓冲层110，其中缓冲层110的材料例如是非掺杂多晶硅，而其形成方法例如是先形成一层非掺杂多晶硅层(未绘示)以填满沟槽104，然后再进行一回蚀刻工艺，移除部分非掺杂多晶硅层，以于沟槽104中形成一层缓冲层110。
特别是，缓冲层110的作用可缩小沟槽104的高宽比(aspect ratio)，如此可避免后续填入沟槽104中的导体层产生阶梯覆盖不佳以及形成孔洞的问题，而影响工艺成品率与可靠度。另外，在形成缓冲层110之前，还可于沟槽104表面形成一层介电层109，其中此介电层109的材料例如是氧化硅或氮化硅，形成介电层109的方法例如是热氧化法或低压化学气相沉积法。同样地，于进行下一个工艺前，缓冲层110的表面会曝露在含氧的环境里，而形成一层原生氧化层107a。
然后，请参照图1C，在含有氮气的环境中，进行一热处理工艺108a，以去除原生氧化层107a。其中，热处理工艺108a例如是快速热回火工艺，而热处理工艺108a的加热温度在约700～1000℃之间，加热时间在约30～90秒之间。同样地，通过在含有氮气的环境中，进行一热处理工艺108a，以去除原生氧化层107a的原理与上述去除原生氧化层107相同。
接着，请参照图1D，形成一层导体层112以填满沟槽104。其中，导体层112的材料例如是掺杂多晶硅，而其形成方法例如是化学气相沉积法。
之后，还可进行现有的具有沟槽式电容器的存储元件的相关工艺，以形成上电极(未绘示)、源极区(未绘示)、漏极区(未绘示)、栅极(未绘示)等必要构件，进而完成存储元件的制作。关于这些工艺由于为本领域技术人员可轻易推知，因此于此不再赘述。
本发明的另一实施例描述如下，其是以快闪存储单元的形成为例说明本发明的半导体元件的制造方法，但本发明并不限定于此实施例。
图2A至图2E所绘示为本发明的另一实施例的半导体元件的制造方法的流程剖面图。
首先，请参照图2A，在基底200上依序形成衬层202与掩模层204，并于衬层202、掩模层204与部分基底200中形成沟槽206。接着，于沟槽206中形成一沟槽式元件，其形成方法例如是于沟槽206表面形成穿隧氧化层208。之后，再于沟槽206中填入导体材料层(未绘示)，此导体材料层的顶部高于衬层202表面，而且低于掩模层204表面，其中导体材料层的上表面为一圆弧状的凹陷表面。然后，于沟槽206的侧壁形成一对间隙壁212，并覆盖部分导体材料层，且以间隙壁212与掩模层204为掩模，移除部分导体材料层，以于沟槽206的侧壁形成一浮置栅极214及一浮置栅极216。上述的浮置栅极214与其相邻的穿隧氧化层208，以及浮置栅极216与其相邻的穿隧氧化层208可各自形成一栅极结构。
继之，于掩模层204、间隙壁212、穿隧氧化层208、浮置栅极214及浮置栅极216表面形成一层栅间介电层218。接着，以栅间介电层218为掩模，移除部分穿隧氧化层208，以暴露出部分沟槽206底部的基底200。然后，再于沟槽206底部的基底200中形成一掺杂区220，此掺杂区220例如是源极区，而其形成方法例如是离子注入工艺。其中，上述的位于沟槽206侧壁的二栅极结构(即是指浮置栅极214与其相邻的穿隧氧化层208，以及浮置栅极216与其相邻的穿隧氧化层208)、掺杂区220与栅间介电层218可构成一沟槽式元件。
此时，于进行下一个工艺前，晶片会曝露在含氧的环境里，例如氧气或水气。因此如现有一样，掺杂区220表面容易与环境中的氧气或水气产生氧化反应，而形成一层原始氧化层221。
之后，请参照图2B，在含有氮气的环境中，进行一热处理工艺222，以去除原生氧化层221。其中，热处理工艺222例如是快速热回火工艺，而热处理工艺222的加热温度在约700～1000℃之间，加热时间在约30～90秒之间。上述去除原生氧化层221的原理是利用氮气对原生氧化层221进行催化作用，其以氮气对二氧化硅进行催化作用，使二氧化硅转化成一氧化硅而蒸发掉，以去除原生氧化层221。而且，氮气对硅基底或含硅的材料层有抑制氧化的作用，所以利用氮气去除原生氧化层221的同时，亦可通过氮气阻止硅原子与氧原子反应成二氧化硅。
接着，请参照图2C，形成一非掺杂多晶硅层(未绘示)以填满沟槽206。然后，移除部分非掺杂多晶硅层，以于沟槽206中形成缓冲层224，且同时移除部分栅间介电层218至暴露出掩模层204表面，其中缓冲层224的表面低于衬层202表面。在本实施例中，缓冲层224的功能为可缩小沟槽206的高宽比，如此可避免后续填入沟槽206中的材料层产生阶梯覆盖不佳以及形成孔洞的问题。
同样地，于进行下一个工艺之前，缓冲层224表面容易因曝露于含氧环境中，而与氧气或水气产生氧化反应，而形成一层原始氧化层221a。
然后，请参照图2D，在含有氮气的环境中，进行一热处理工艺222a，以去除原生氧化层221a。其中，热处理工艺222a例如是快速热回火工艺，而热处理工艺222a的加热温度在约700～1000℃之间，加热时间在约30～90秒之间。同样地，通过在含有氮气的环境中，进行一热处理工艺222a，以去除原生氧化层221a，其原理与上述去除原生氧化层221相同。
之后，请参照图2E，于基底200上方形成一导体层226，以覆盖图案化的掩模层204并填满沟槽206。其中，导体层226的材料例如是掺杂非晶硅，而其形成方法例如是化学气相沉积法。其中，上述的导体层226可作为一源极线(source line)。
之后，还可进行现有的快闪存储单元的相关工艺，关于这些工艺由于为本领域技术人员可轻易推知，因此于此不再赘述。
综上所述，本发明于含氮气的环境中，进行一热工艺，以清除原生氧化层，如此可避免原生氧化层所造成的元件效能不佳的问题，进而影响工艺的成品率与可靠度。而且，本发明可于形成导体层(如图1D的112与图2E的226)之前，形成一缓冲层(图1F的110与图2D的224)以缩小沟槽的高宽比，以避免导体层造成阶梯覆盖不佳以及形成孔洞的问题。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种半导体元件的制造方法，包括在一基底上形成一沟槽，其中该沟槽表面形成有一第一原生氧化层；在含有氮气的环境中，进行一第一热处理工艺，以去除该第一原生氧化层；以及形成一导体层以填满该沟槽。
2.如权利要求1所述的半导体元件的制造方法，还包括于形成该导体层之前，于该沟槽中形成一缓冲层，且该缓冲层上形成有一第二原生氧化层。
3.如权利要求2所述的半导体元件的制造方法，还包括在含有氮气的环境中，进行一第二热处理工艺，以去除该第二原生氧化层。
4.如权利要求1所述的半导体元件的制造方法，其中该第一热处理工艺与该第二热处理工艺包括快速热回火工艺。
5.如权利要求1所述的半导体元件的制造方法，其中该第一热处理工艺与该第二热处理工艺的加热温度在700～1000℃。
6.如权利要求1所述的半导体元件的制造方法，其中该第一热处理工艺与该第二热处理工艺的加热时间在30～90秒。
7.如权利要求1所述的半导体元件的制造方法，其中该导体层的材料包括掺杂多晶硅。
8.如权利要求1所述的半导体元件的制造方法，其中该导体层的形成方法包括化学气相沉积法。
9.如权利要求1所述的半导体元件的制造方法，其中该缓冲层的材料包括非掺杂多晶硅。
10.一种半导体元件的制造方法，包括提供一基底，该基底中已形成有一沟槽，该沟槽中已形成有一沟槽式元件，该沟槽式元件包括设置于该沟槽侧壁的二栅极结构、设置于该二栅极结构之间的该基底中的一掺杂区以及设置于该两栅极结构表面的一栅间介电层，其中该掺杂区表面形成有一第一原生氧化层；在含有氮气的环境中，进行一第一热处理工艺，以去除该第一原生氧化层；以及形成一导体层以填满该沟槽。
11.如权利要求10所述的半导体元件的制造方法，还包括于形成该导体层之前，于该沟槽中形成一缓冲层，且该缓冲层上形成有一第二原生氧化层。
12.如权利要求11所述的半导体元件的制造方法，还包括在含有氮气的环境中，进行一第二热处理工艺，以去除该第二原生氧化层。
13.如权利要求10所述的半导体元件的制造方法，其中该第一热处理工艺与该第二热处理工艺包括快速热回火工艺。
14.如权利要求10所述的半导体元件的制造方法，其中该第一热处理工艺与该第二热处理工艺的加热温度在700～1000℃。
15.如权利要求10所述的半导体元件的制造方法，其中该第一热处理工艺与该第二热处理工艺的加热时间在30～90秒。
16.如权利要求10所述的半导体元件的制造方法，其中该导体层的材料包括掺杂多晶硅。
17.如权利要求10所述的半导体元件的制造方法，其中该导体层的形成方法包括化学气相沉积法。
18.如权利要求10所述的半导体元件的制造方法，其中该缓冲层的材料包括非掺杂多晶硅。
19.如权利要求10所述的半导体元件的制造方法，其中该两栅极结构各自包括一栅极，设置于该沟槽侧壁；以及一穿隧氧化层，设置于该栅极与该基底之间。
20.如权利要求19所述的半导体元件的制造方法，其中该栅极为浮置栅极，该掺杂区为一源极区，该导体层为一源极线。
全文摘要
一种半导体元件的制造方法，此方法为提供一基底，基底中已形成有一沟槽，且沟槽中已形成有一沟槽式元件，而沟槽式元件包括设置于沟槽侧壁的二栅极结构、设置于二栅极结构之间的基底中的一掺杂区以及设置于两栅极结构表面的栅间介电层，其中掺杂区表面形成有第一原生氧化层。然后，在含有氮气的环境中，进行第一热处理工艺，以去除第一原生氧化层，接着再形成一导体层以填满沟槽。
文档编号H01L21/76GK1855378SQ200510065590
公开日2006年11月1日 申请日期2005年4月18日 优先权日2005年4月18日
发明者杨立民, 王炳尧 申请人:力晶半导体股份有限公司