专利名称：内置电磁防护电容的芯片及相关方法
技术领域：
本发明提供一种具有内置电磁防护电容的芯片与相关方法，尤其指一种直接在芯片内的偏置电源线路(power circuit)间设置内置式电磁防护电容的芯片与相关方法。
背景技术：
随着半导体技术的进步，各种电子系统，如计算机系统等，已经成为现代信息社会最重要的硬件基础之一。一般来说，在电子系统中，会设有一或多个芯片；集成各个芯片的功能，就能实现电子系统的整体功能。为了提升效能，现代的芯片按照高时钟信号工作，以在单位时间内处理更多的信息，管理/传输更大量的数据与信号。然而，高速、大量的信息处理/传输也就意味着电信号的电气特性会极为频繁地变化；举例来说，在数字电路中，若要使一电信号在单位时间内携载更多的数字数据，就要使该电信号的功率电平(如电流、电压)更频繁地变化。而当芯片要处理/传输这些变化频繁的电信号时，往往就会附带地产生出高频的电干扰与电磁干扰。这些干扰不仅会影响芯片本身的正常运作，形成噪声，还容易辐射至电子系统之外，影响其他电子系统，或甚至是使用者。因此，在维持芯片的高速(高时钟信号)运作效能之际，要如何减少芯片所产生的电磁干扰，也就成为现代信息厂商研发的重点。
如本领域技术人员所知，现代化的芯片中常会集合有数以万计(或更多)的电路单元(譬如说是晶体管、放大器，或是数字电路中的逻辑门、触发器等基本电路单元)。各个电路单元都要连接于偏置电源，以引用偏置电源所提供的电功率(如电流)来驱动电信号中的功率电平改变，使电信号能够携载信息/数据，以信号中不同的功率电平来代表不同的数据/信息。举例来说，在数字电路中，芯片中的各个电路单元(逻辑门/触发器等)会偏置于一正偏置电源(其具有一正电压Vcc)及一地偏置电源(具有一地端电压Vss)之间；当芯片内的某一电路单元A要将一电信号发送至另一电路单元B时，电路单元A会将电路单元B视为一负载(如一电容性负载)，电路单元A汲取正偏置电源所提供的电功率来注入至电路单元B，在电路单元B建立起足够高的功率电平，就能向电路单元B发出一数字“1”；相对地，若电路单元A汲取地偏置电源所提供的电功率来抽走电路单元B的功率电平，就可使电路单元B的功率电平降低至某一程度，以向电路单元B发出一数字“0”。
由于芯片中具有许多的电路单元，各个电路单元在同一时间内向各偏置电源汲取电功率，就会对偏置电源造成极大的供电负荷；在高速/高时钟信号的芯片运作时，各个电路单元更会频繁地改变其所汲取的电功率以传输/处理高频信号。这样一来，就会进一步使偏置电源的供电负荷频繁地剧烈变化，这也就导致了电功率突变(如电源脉动/地端脉动，power bounce/groundbounce)，导致偏置电压与电流不稳定，形成电干扰。此种电干扰不仅会影响各个电路单元的正常运作，形成电信号中的噪声，还会耦合至芯片的外连信号线，将此电干扰传播至其他的芯片，甚至会造成高频的电磁辐射，形成电磁干扰。
为了抑制上述的电功率/电磁干扰，公知技术会在芯片外并接电容，以吸收电干扰，进而抑制电磁干扰。如本领域技术人员所知，电子系统中的各芯片都会集成安装于一电路板(如印刷电路板或是主机板)，使各芯片能经由电路板上的电功率布线连接于各偏置电源。举例来说，某一芯片会经由电路板上的两组电功率布线分别连接于一正偏置电源及一地偏置电源，而公知技术就会在这两组电功率布线间外接电磁防护电容。当电功率突变发生时，电磁防护电容就可利用其内储存的电荷来补偿电功率突变，缓和电功率突变的情形，抑制相关的电功率/电磁干扰。为了补偿高频的电功率突变，此电磁防护电容应该要具有良好的高频特性(也就是具有快速的响应)，才能快速地响应/补偿/滤除剧烈变化的电功率突变。
不过，此种外接电磁防护电容的公知技术也有缺点。外接电磁防护电容是经由电路板上的电功率布线来抑制电干扰的，而电功率布线上分布的等效电阻与电感会与电磁防护电容连接在一起，影响电磁防护机制的整体高频特性，减缓其响应速度，使其不能快速充分地响应剧烈变化的电功率突变。另外，外接电磁防护电容需另行加工/焊接才能连接于电路板上，这样会增加电子系统生产/制造的时间与成本，焊点/连接点的强度也会影响整体电子系统的机械可靠度。
发明内容
因此，本发明的主要目的，即在于提供一种在芯片中内置电磁防护电容的技术，在芯片中就近内建嵌入式的电磁防护电容，以克服公知技术中因电容外接所导致的种种缺点。
为了传输偏置电源的电功率，芯片内部会设有电源线路的布局；而本发明就是在芯片的电源线路布局间设置内置的电磁防护电容，直接在芯片内部来响应/补偿/缓和电功率突变，进而抑制电干扰及电磁干扰。由于本发明将电磁防护电容直接设置于芯片中，可大幅地减少电源线路上与电容相连的等效电阻/电感，使电磁防护电容的高频特性/响应速度不会劣化，能快速地补偿高频的电功率突变。这样也就能更有效地抑制电干扰/电磁干扰。另一方面，本发明也可尽量减少外接电容的加工时间与成本，增加电子系统的可靠度。
在本发明的较佳实施例中，可在芯片设计阶段时先估计/模拟其电功率突变/电磁干扰的频域，估算出电磁防护电容所应具备的电容值；然后，就可在芯片的电路布局中实现此一电磁防护电容。举例来说，本发明可在芯片内的两组电源线路布局间先设置多个各具有预设电容值的电容，在估计出电磁防护的电容值后，再从这些电容中选出一些电容来组合出所需的电磁防护电容值；将这些被选出的电容布局连接于两电源线路后，就能实现内置电磁防护电容(至于未被选出的电容，则可备而不用，不必连接于电源线路间)。在实现电容时，本发明可利用具有不同面积的金属氧化物半导体晶体管来实现各种不同电容值的电容，各金属氧化物半导体晶体管的栅极成为电容的一端，源极/漏极则共同做为电容的另一端。在现代的芯片制造技术中，应可合理地在芯片内实现出数十至数百pF(1pF为兆分的一法拉)的内置电磁防护电容，适当地抑制芯片的电功率/电磁干扰。
图1为一电子系统中典型外接式电磁防护电容的配置示意图。
图2为本发明于电子系统的芯片中设置内置式电磁防护电容的配置示意图。
图3为本发明于图2的芯片实现内置式电磁防护电容的示意图。
主要元件符号说明10、20 电子系统
12、22 电路板14、24 芯片16A-16B、26A-26B 电路模块18A-18C、28A-28C 电源线路19A-19C 电功率布线30A-30C 电容电路Vss、Vcc1-Vcc2 偏置电源Ce1-Ce2、C1-C2 电容Lc-Ls 电感Rc-Rs 电阻Q(.) 晶体管D 漏极S 源极G 栅极具体实施方式
请先参考图1；图1是在一电子系统10中实施典型之外接式电磁防护电容的配置示意图。电子系统10中可具有一或多个芯片，图1中则以芯片14做为代表；电子系统10的各个芯片可统一安装于一电路板12上，使各个芯片可经由电路板上的布线来交换信号、数据，并连接于各个直流偏置电源。如前面讨论过的，芯片中的各个电路都需要适当地偏置才能正确运作，而在图1的例子中，芯片14内就具有两个偏置于不同直流偏置电源的电路模块16A及16B。其中，电路模块16A偏置于直流偏置电源Vcc1及Vss(可视为地端)之间，而电路模块16B则偏置于直流偏置电源Vcc2及Vss之间。这两个电路模块中可分别设有许多个电路单元(逻辑门等)；使各个电路模块16A、16B中所有的电路单元汲取电功率而交换信号，就能使各电路模块16A、16B集成运作，并进一步实现芯片14所应具备的整体功能，如信号处理、数据传输管理或是数据运算等。
为了使电路模块16A、16B能汲取各对应偏置电源所提供的电功率(电流)，芯片14内布局有各个电源线路18A、18B及18C，这些电源线路可分别经由芯片14上的输出入端口(如输出入焊点/接脚或球，I/O pad/pin or ball)外接于电路板12上的电功率布线19A、19B及19C，以经由这些电功率布线来连接于外界的直流偏置电源Vcc1、Vcc2及Vss。不过，就如前面所提到的，在芯片高速运作期间，由于偏置电源的电功率负荷会剧烈的变化，就会导致电功率突变，并演变成电功率/电磁干扰。为了缓和这些电功率突变，典型的技术是在电路板的电功率布线间另行外接电磁防护电容。如在图1中，电功率布线19A、19C间即连接有电容Ce1来当作电磁防护电容，而电功率布线19B、19C间则连接有电容Ce2来当作电磁防护电容。当各个电源线路上发生快速/高频的电功率突变时，这些电容Ce1、Ce2应该要能快速地利用其内储存的电荷来补偿电功率突变，使电功率突变的程度趋缓；等效上来说，这些电磁补偿电容应在高频频域具有极小的等效阻抗，使电功率突变会优先由这些电容上通过。举例来说，当在电源线路18A上发生了电功率突变而有高频、剧烈的电流/电压变化时，电容Ce1就会以其内储存的电荷加以补偿，等效上也就是使这些快速变化的高频电流会倾向由电容Ce1直接传导至地端的偏置电源Vss，进而减少对电路模块16A的干扰。
然而，图1的典型技术还是有缺点。由于其电磁防护电容是外接于芯片外的，源起于芯片内的干扰要经由芯片外的电功率布线才能由电磁防护电容吸收/补偿，而电功率布线上的等效电感、电阻就会增加电磁防护电容的高频阻抗，使其反应速度降低，无法响应快速、剧烈的电功率突变。如在图1的例子中，电功率布线19B上的等效电阻Rc及等效电感Lc与电功率布线19C上的等效电阻Rs/电感Ls会与电容Ce2串连在一起，使电容Ce2难以完全发挥电磁防护的功能。另外，外接电磁防护电容会增加额外的加工时间与成本，各电容与电路板间的焊点强度也会影响整体电子装置的机械可靠度。
请参考图2及图3；图2即为本发明于一电子系统20中实现芯片内置式电磁防护电容的配置示意图，图3则示意了本发明内置电磁防护电容的数种实施例。首先，如图2所示，电子系统20中可利用一电路板22(如一印刷电路板或一主机板)而将一或多个芯片(以芯片24为代表)集成在一起，使各个芯片能经由电路板上的信号及电功率布线而交换数据，汲取电功率。各个芯片中可设有不同偏置的电路模块；如在芯片24中，就设有电路模块26A及26B，电路模块26A偏置于直流偏置电源Vcc1及Vss之间，电路模块26B则偏置于直流偏置电源Vcc2及Vss之间。各个电路模块26A、26B中可分别设有多个电路单元(如逻辑门、触发器、放大器等)；使各个电路模块适当地汲取电功率并集成运作，就能实现芯片22的整体功能。举例来说，电路模块26A可以是一逻辑处理核心，用来进行数据处理/数据运算，并主控芯片24的整体运作，其偏置电源Vcc1可以是较低电压的偏置电源；电路模块26B则可以是一接口电路，偏置于电压较高的偏置电源Vcc2，以汲取较强的电功率来驱动芯片24的对外信号发射与接收。
为了将偏置电源的电功率传输至各电路模块26A及26B，芯片24中也布局有电源线路28A、28B及28C，这些电源线路可以是网状分布的电源网格(power grid)线路，或者是以半导体层迭结构中的金属层来实现的电源平面(power plane)。这些电源线路28A至28C可分别经由芯片24上的输出入端口(各输出入端口可以包括一或多个输出入垫/接脚或球座)连接于电路板上的电路布线，进而连接至外界的偏置电源Vcc1、Vcc2及Vss。
在实现本发明的电磁防护结构时，本发明就可直接将电磁防护的电容电路内置于电子系统的各个芯片中。如在芯片24中，本发明就可直接在电源线路28A、28C之间设置了电容电路30A来实现内置式电磁防护电容，电源线路28B、28C间可用电容电路30B来实现电磁防护电容，而电源线路28A、28B之间也可设置电容电路30C来发挥电磁防护的功能。这些电容电路30A至30C可提供电容性阻抗；当各电路模块26A、26B在运作期间发生了电功率突变时，这些电容电路便能就近吸收/补偿这些剧烈变化的电功率突变，进而抑制芯片24的电功率/电磁干扰。举例来说，当在电源线路28A上发生了电功率突变时，电容电路30A(及30B)就能快速地以其内储存的电荷来补偿电功率突变，将这些高频电功率突变旁路，使其不会直接影响到电路模块30A、30B的运作，也进一步抑制了可能的电干扰及电磁干扰。
相较于图1中的典型技术，本发明于图2中所实现的内置式电磁防护电容具有下列优点。在芯片中内置电磁防护电容可避免外接电功率布线上的电阻/电感降低电容防护电磁的效能与反应速度，使内置式的电磁防护电容具有较佳的高频响应，能快速地响应高频的电功率突变。事实上，就如图2中所示，本发明的电容电路30B甚至可内置于电路模块28B中，以便能更快地就近吸收/补偿电路模块28B所可能发生的电功率突变。另外，在芯片中内置电磁防护电容可以减少电子系统的加工时间与成本，也具有较高的机械可靠度。
在图3中，则示意了本发明在各个电容电路中实现内置式电磁防护电容的各种实施例。举例来说，各电容电路中可包含一或多个电容，如在图3中，在电源线路28B及28C之间的电容电路30B就由两电容C1及C2来形成。在设计本发明的芯片时，可先对芯片的运作进行模拟分析(或以试制的芯片进行实测)，了解电功率突变/电干扰/电磁高扰较容易发生于那个频率(或频带)。这样一来，就可针对该频率(频带)估算出电磁防护所需的电容值。然后，就能在各电容电路中实际实现出具有电磁防护电容值的电容了。
另外，在设计本发明的芯片时，可先在芯片的各个电容电路中预先设计出多个电容，使各电容各具有预设的电容值。然后，再对芯片的运作进行模拟分析(或以试制的芯片进行实测)，了解电功率突变/电干扰/电磁干扰的频谱，分析电功率突变/电干扰/电磁干扰较容易发生于那个频率(或频带)，以针对该频率(频带)估算出电磁防护所需的电容值。接下来，就能在各电容电路所具有的多个电容中选出特定的电容来组合出电磁防护所需的电容值，设计出连线布局使这些被选出的电容能连接至对应的电源线路；其他未被选出的电容则可备而不用。这样一来，就能完成具有内置式电磁防护电容的芯片设计与制造/实现。
如在图3的实施例中，电容电路30A就采用了金属氧化物半导体晶体管所构成的多个电容；在电容电路30A中，可具有多个金属氧化物半导体晶体管Q(1)至Q(M)，各个晶体管的栅极G做为电容的一端，漏极D与源极S(与基极，base)则连接为电容的另一端。这样一来，各晶体管Q(1)至Q(M)就形成各个具有预设电容值的电容。依据电磁防护所需的电容值选出特定的晶体管(电容)时，就可设计特定的布局来将这些晶体管的栅极G连接至电源线路28A；而漏极D与源极S则连接至电源线路28C。其他未被选择的晶体管(电容)，就不必实际连接至各电源线路。以这种方式，就能实现出具有特定电磁防护电容值的电容电路，以发挥电磁防护的功能。在现代的芯片制造技术中，应可合理地在芯片内实现出数十至数百pF(1pF为兆分之一法拉)的内置电磁防护电容，适当地抑制芯片的电功率/电磁干扰。
总结来说，相较于公知或典型之外接式电磁防护电容配置，本发明在芯片中直接内置电磁防护电容。由于芯片电路的运作是电功率/电磁干扰的主因，直接在芯片中设置内置式的电磁防护电容，就能快速地就近响应电功率突变，抑制电功率/电磁干扰。由于电磁防护电容已经内置于芯片，本发明也可大幅减少外接电磁防护电容所需的额外加工时间与成本，也能增进电子系统的机械耐用程度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。
权利要求
1.一种具有内置电磁防护电容的芯片，其包含有多个电源线路，每一电源线路用来连接于该芯片外的一个偏置电源，以在该芯片与该偏置电源间传输该偏置电源提供的电功率；以及至少一电容电路，各电容电路连接于两对应的电源线路之间，每一电容电路可于两对应的电源线路之间提供一电容性阻抗，用来吸收该两电源线路间的电功率突变，以提供电磁防护的功能。
2.如权利要求1所述的芯片，其中各电容电路包含有一或多个电容，各电容的两端分别连接于一对应的电源线路。
3.如权利要求2所述的芯片，其中，各电容由一对应的金属氧化物半导体晶体管所形成，该金属氧化物半导体晶体管的栅极电连于一对应的电源线路，而其漏极与源极则电连于另一对应的电源线路。
4.一种实现具有内置电磁防护电容芯片的方法，其包含有于该芯片中实现多个电源线路，使每一电源线路可连接于该芯片外的一个偏置电源，以在该芯片与该偏置电源间传输该偏置电源提供的电功率；以及实现至少一电容电路，使各电容电路连接于两对应的电源线路之间，以使每一电容电路可于两对应的电源线路之间提供一电容性阻抗，用来吸收该两电源线路间的电功率突变，提供电磁防护的功能。
5.如权利要求4所述的方法，其中，当实现该电容电路时，包含有于该芯片上实现多个电容，使各个电容具有预设的对应电容值；分析该芯片可能产生的电磁干扰，并依据该电磁干扰的频谱，以决定出一电磁防护电容值；于该多个电容中，选出至少一个电容以使各个被选出的电容的总电容值与该电磁防护电容值相符；以及将各个被选出的电容连接于两对应电源线路之间。
6.如权利要求5所述的方法，其中，当实现该多个电容时，于该芯片中实现多个金属氧化物半导体晶体管，以使各金属氧化物半导体晶体管可做为一电容。
7.如权利要求6所述的方法，其中，当使一金属氧化物半导体晶体管做为一电容时，使该金属氧化物半导体晶体管的栅极作为电容的一端，而该金属氧化物半导体晶体管的源极与漏极共同形成电容的另一端。
全文摘要
本发明提供一种具有内置电磁防护电容的芯片及相关方法。在一芯片中，用来传输直流偏置电功率的电源线路间常会发生电功率突变而使芯片产生高频的电磁干扰，而本发明直接在芯片中内置电磁防护电容，也就是在芯片的两电源线路间直接内建嵌入式电容，以吸收两电源线路间的电功率突变，减低芯片所产生的电磁干扰，提供电磁防护/电磁相容的功能。
文档编号H01L23/552GK1688024SQ20051007475
公开日2005年10月26日 申请日期2005年6月2日 优先权日2005年6月2日
发明者郭宏益 申请人:威盛电子股份有限公司