专利名称：晶体管及形成应变沟道元件的方法
技术领域：
本发明是有关于一种半导体元件，特别是有关于形成应变沟道晶体管的系统和方法。
背景技术：
随着元件微缩和小功率的要求，已进行许多开发改进金属氧化物半导体晶体管沟道区域的电子移动率。此开发之一包括于沟道区域产生应变。现已发现沟道区的应变可改进沟道区载流子的移动率。应变量是直接影响(改进或是降低)载流子移动率和晶体管的效能。
图1a是绘示一完美的应变沟道晶体管10。应变沟道晶体管10包括一栅极结构11，而此栅极结构具有一栅极介电层14和位于栅极介电层14上的栅电极16。此栅极结构11亦包括沿着栅极16和栅极介电层侧壁14的间隙壁18。一具有不同的晶格常数的材料是形成在凹陷区20。因为在凹陷区20的材料具有不同的晶格常数，晶格的不协调是发生且导致基底凹陷区20间区域(例如沟道区域)的应变。可进行离子布植以形成轻掺杂区(LDD)24和重掺杂的源极/漏极区22。
此外，已有许多开发进行改变凹陷区20的位置。举例来说，凹陷区20可形成在轻掺杂区24和重掺杂的源极/漏极区22中，如图1a所示。另外亦有一些开发在重掺杂的源极/漏极区22中形成凹陷区20，如图1b所示。此外，更有一些开发形成样品间隙壁(dummy spacer)，以定位出凹陷区于部分的间隙壁18下。
然而，应变沟道技术常常包含损伤栅极结构11的步骤，而影响到晶体管的效能。例如，凹陷区20一般是在栅极介电层14和栅电极16形成之后，通过蚀刻硅的步骤形成。在进行硅蚀刻步骤之后，是成长具有和基底不协调晶格的材料。当硅为基底时，硅锗是通常用作形成凹陷区。在蚀刻步骤时，暴露栅极结构11可能会损伤栅极结构11，和对于晶体管效能造成不利的影响。
更甚者，一些开发，例如图1b所揭示的技术，在形成间隙壁18之后进行硅蚀刻步骤。在这些技术中，硅蚀刻制程亦可能腐蚀间隙壁18，请参照图1b所示的位于栅电极16下的间隙壁是被蚀刻掉。在硅蚀刻制程之后，间隙壁18腐蚀的厚度和高度是对于栅极结构11的保护和隔绝较差，且可能使位于介电层(未绘示，例如一蚀刻阻挡层或是一层间介电层)上的暴露栅电极16至破裂25(图1b)，而可能导致电路短路或是晶体管的故障。
更甚者，栅极结构11亦可能在进行沉积晶格不协调材料之前的预清洗步骤时，暴露在氢氟酸或是其它清洗溶液中。此清洗制程可能导致间隙壁产生孔洞28，如图1b所示，其中位于间隙壁18下的氧化线层32是部分被蚀刻掉。间隙壁的孔洞可能会在间隙壁下产生硅化物，且可能导致间隙壁的剥离。
此外，一般在沉积硅锗之前的晶圆预烤步骤亦可能导致问题。预烤步骤可能包括在沉积晶格不协调材料之前，加热晶圆至850℃或是更高，而加热时间可能为5分钟或是更长。此预烤步骤减低了LDD布植回火、源极/漏极回火和/或其它高温制程可运用的热预算，因此不必要的造成其它制程步骤的限制。
图1b亦揭示可形成在栅极结构11上的蘑菇状结构30。此蘑菇状结构30是为暴露栅极结构11在硅锗沉积步骤下，一般且不希望得到的结果。此蘑菇状结构30亦可能影响晶体管的效能。
另外，如图1c所示，在形成栅极结构11的步骤中，一般包含许多预清洗步骤，预清洗步骤会蚀刻源极/漏极两侧的沟槽绝缘结构，而形成凹穴84(divot)。一般来说，现有技术采用在栅极介电层14和栅电极16形成之后是通过蚀刻硅的步骤形成凹陷区20，并且在进行硅蚀刻步骤之后，是成长具有和基底不协调晶格材料(一般为硅锗)于凹陷区20中。一般在沉积不协调晶格的材料形成源极/漏极时，所沉积的材料会突出基底表面而形成一凸起82。但由于上述凹穴84的形成，在沉积硅锗时，会沿着凹穴84边缘形成，如此产生不对称的凸起82，而不对称凸起82的在接近浅沟槽绝缘结构STI的地方会造成接下来的接合(butted contact)的接合窗问题(landing window issue)，另外，在SiGe应用上，多面的轮廓可能会造成Rc接触开口率增加。
发明内容
上述的问题是可通过本发明所提出的具有不协调晶格区域的应变沟道晶体管所达成的技术特点解决或是防止。
本发明提供一种晶体管。一基底是包括第一材料。一源极区邻接一第一绝缘区。源极区包括形成在基底中的第一凹陷的第二材料，而第二材料和第一材料的晶格常数不同。一漏极区邻接一第二绝缘区。漏极区包括第二材料，而第二材料是形成在主动区的一第二凹陷中。一由第一材料形成的应变沟道区是位于源极区和漏极区中间。一堆叠栅极形成在应变沟道区上。堆叠栅极包括一位于一栅极介电层上的栅电极。至少第一绝缘区和第二绝缘区之一具有一沿着一侧壁的阶梯，而阶梯是大体上对位到第一材料和第二材料的交界处。
本发明所述的晶体管，该第一材料是为硅，该第二材料是为硅锗。
本发明所述的晶体管，更包括一盖层形成在该源极区和该漏极区上方，其中该盖层是由该第一材料所形成，其中部分未由一栅极间隙壁覆盖的盖层包括一硅化物。
本发明提供一种形成应变沟道元件的方法。首先，图形化位于基底上的掩膜，以定义一凹陷区和一沟道区。回蚀刻部分定义为凹陷区的基底。其后，形成一应力产生材料于凹陷区中。后续，形成一栅极于沟道区上方。
本发明所述的形成应变沟道元件的方法，该应力产生材料和该基底具有不同的晶格常数。
本发明所述的形成应变沟道元件的方法，该图形化包括下列步骤形成一第一掩膜层，于一基底的一主动区域上方；形成一第二掩膜层，于该第一掩膜层上方；形成一第三掩膜层，于该第二掩膜层上方；及图形化该第三掩膜层，以定义该凹陷区和一沟道区。
本发明所述的形成应变沟道元件的方法，该第一掩膜层包括一介电抗反射涂布，其中该第二掩膜层包括一底部抗反射涂布，其中该第三掩膜层包括一光致抗蚀剂。
本发明所述的形成应变沟道元件的方法，该第二掩膜层在该蚀刻步骤大体上被移除，且在该蚀刻步骤之后，更包括移除该第一掩膜层剩余的部分。
本发明所述的形成应变沟道元件的方法，更包括下列步骤成长一硅，于该应力产生材料上方；形成一栅极介电层和一栅电极，于该沟道区上方；进行一轻掺杂漏极布植和一回火，其中该栅极介电层和该栅电极是作为该布植的一掩膜；沿着该栅极介电层和该栅电极的侧壁，形成间隙壁；进行一源极/漏极掺杂布植和一回火，其中该栅极介电层和该栅电极和该间隙壁是作为该布植的一掩膜；及形成硅化物，于该源极、漏极和该栅电极中。
本发明提供一种形成应变沟道元件的方法。首先，形成一源极凹陷和一漏极凹陷于一基底中。第一凹陷和第二凹陷是定义一位于其间的沟道区。其后，至少将一第一材料填入部分源极和漏极凹陷，第一材料是导致沟道区的晶格结构的应变。后续，形成一栅极于沟道区上方，此栅极具有一栅极介电层和一导电层。
本发明所述的形成应变沟道元件的方法，至少将一第一材料填入部分该源极和该漏极凹陷的步骤未完全填满该源极和该漏极凹陷，且更包括形成一盖层于该第一金属材料上，于该源极和该漏极凹陷中，该盖层是为一第二金属材料所组成。
本发明所述的形成应变沟道元件的方法，该基底和该第二金属材料是为相同的材料。
本发明所述的形成应变沟道元件的方法，更包括硅化部分的盖层，及沿着栅极的侧壁形成栅极间隙壁，该栅极间隙壁位于部分的填入该源极凹陷和该漏极凹陷的第一材料且覆盖之，且暴露填入该源极凹陷和该漏极凹陷的部分该第一材料。
本发明提供一种晶体管。一基底包括一第一材料。一源极区邻接一第一绝缘区，此源极区包括形成在基底中的一第一凹陷的第二材料，而第二材料和第一材料的晶格常数不相同。一漏极区邻接一第二绝缘区，此漏极区包括第二材料，而第二材料是形成在主动区的第二凹陷中。一应变沟道区是由第一材料形成且位于源极区和漏极区中间。一堆叠栅极是形成在应变沟道区上，此堆叠栅极包括一栅电极位于一栅极介电层上。第二材料是形成一突出于基底表面的凸起，而凸起是为一对称形状。
本发明所述的晶体管，该源极区和该漏极区的两侧尚包括绝缘结构，该绝缘结构和该源极区和该漏极区交界处包括一凹穴，该凹穴和该凸起是为不连续，且该对称形状是为一正梯形。
本发明所述的晶体管，该第一材料是为硅，该第二材料是为硅锗，且该晶体管更包括一盖层形成在该源极区和该漏极区上方，其中该盖层是由该第一材料所形成。
本发明所述晶体管及形成应变沟道元件的方法，可简单且不进行大花费的情形下结合现行半导体制程。一般来说，其是保存应变沟道元件的完整栅极结构。特别是，可避免或是减少栅极结构的损坏，例如蘑菇状栅极结构的形成、间隙壁腐蚀、间隙壁破裂和间隙壁孔洞。
图1a是绘示现有技术应变沟道晶体管的剖面图；图1b是显示栅极结构在应变沟道形成的步骤中损坏；图1c是示绘示现有技术具有凹穴的栅极结构；图2a至图2h是显示本发明一实施例形成应变沟道晶体管的方法；图3a至图3h是显示本发明一实施例形成应变沟道晶体管的方法。
具体实施例方式
以下将揭示本发明较佳实施例的制造方法和使用方法。本发明是提供一实施概念，而其可应用在广泛的实施范例。以下所揭示的仅为制造和使用本发明特定实施范例的方法，其并不用以限定本发明。
本发明是有关于半导体元件的领域，特别是有关于具有不协调晶格区的应力沟道场效晶体管的制造方法。以下将揭示本发明第一实施例的制造方法。
图2a揭示一基底100，具有一主动区域102，而主动区域102是由浅沟槽绝缘结构101所定义。另外，其它形式的绝缘结构(例如局部氧化绝缘LOCOS和台地mesa绝缘结构)可用以隔绝主动区域102。基底100可包括任何半导体材料，且可包括任何所现有的结构(例如包括分等级的层或是埋藏氧化层)。在一实施例中，基底100是包括主动硅，而其可以是掺杂或是未掺杂的(例如P型态，N型态或是其组合)。此外，其它适用于应变沟道晶体管的材料亦可以使用之。
请参照图2b，提供一基底100，其后形成一第一介电层103、一第二介电层104和一光致抗蚀剂掩膜106。第一介电层103可以例如为一介电抗反射涂布(dielectric antireflective coating，DARC)，而第二介电层104可以例如为一底部抗反射涂布(bottomantireflective coating，BARC)。一光致抗蚀剂掩膜106可通过所熟知的微影技术(例如沉积和图形化一光致抗蚀剂材料)所形成。在图2b所揭示的实施例中，光致抗蚀剂掩膜106是在部分主动区域102上方图形化，以形成基底100应变部分108。
请参照图2c，其揭示在进行蚀刻步骤后的图2b的基底100，以移除第一介电层103和第二介电层104暴露的部分，且回蚀刻基底，以形成凹陷区112。位于凹陷区112间的是为一沟道区109。例如，一等离子灰化步骤可用以移除剩余的光致抗蚀剂掩膜106和第二介电层104。在一实施例中，凹陷区112的深度可介于约150埃～2000埃。
较佳者，预清洗步骤是在上述回蚀刻基底之后进行。预清洗步骤可以湿式浸泡方法进行。然而，进行此预清洗步骤可沿着STI101边缘造成一阶梯特征107。此阶梯特征的形成可能是因为清洗溶液可移除部分STI 101。图2d揭示一应力产生层114(例如一硅锗层)的长晶。之后，在凹陷区中成长半导体层116。例如，半导体层116可由硅所组成。虽然沟道区109较佳包括硅，且凹陷区112较佳包括硅锗，沟道区109和凹陷区112可包括任何可提供任何应变型态的材料组合(例如压应力、张应力、单轴的或是双轴的)，而上述的应变是于沟道区109在特定的应用下产生。例如，在一实施例中，凹陷区112可包括碳化硅或是碳化硅锗，且沟道区109可包括硅。更甚者，不协调晶格的凹陷区112可具有任何形状，包括例如直接相邻沟道区109，而和相邻的STI 101分隔，且位于较深的源极/漏极区中或是位于轻掺杂区LDD中。在一实施例中，应力产生层114的厚度硅介于约150埃～2200埃，而沟道区的厚度是介于约200埃～1500埃。
请参照图2e，第一介电层103剩余的部分(图2d)是被移除，且在图2f中，是形成介电层118和导电层120。此介电层118(其会在后续的步骤图形化，以形成一栅极介电层)较佳是为一通过任何氧化制程形成的氧化层(例如在包含H2O、NO或是其组合的环境下湿热氧化或是干热氧化，或通过使用TEOS和氧气作为前趋物的化学机械沉积法CVD的技术)。然而，在较佳实施例中，介电层118是由氧化制程形成的二氧化硅。此外，其它适合应用于应变沟道晶体管制程的材料亦适用之。例如，可使用氧化铪、氧化锆或是相似的材料。
导电层120(其会在后续步骤中图形化以形成栅电极)较佳包括一半导体材料(例如多晶硅、非晶硅或是相类似的材料)。导电层120可以是掺杂或是未掺杂的。例如，在一实施例中，导电层120是包括多晶硅，且使用未掺杂的低压化学气相沉积法LPCVD形成。在应用时，多晶硅可掺杂磷离子(或是其它P型态的掺杂物)，以形成一PMOS元件，或是硼(或是其它N型态的掺杂物)，以形成一NMOS元件。多晶硅亦可以使用炉管沉积技术，同环境沉积多晶硅。此外，导电层120可包括一多晶金属合金，或是一栅极包括金属(例如钨、镍或是钛)。介电层118和导电层120可以是单一层或是多层。
请参照图2g，一栅极119和一栅极介电层117是分别由一导电层120(图2f)和一介电层118(图2f)在一沟道区109上方图形化。介电层118和导电层120可采用现有的微影技术图形化(例如沉积且图形化一光致抗蚀剂材料)。一轻掺杂区(LDD)130可通过离子布植步骤和回火制程，沿着一基底102上部的部分形成。
需注意的是用以形成凹陷区112(图2f)和栅电极119的分离掩膜允许凹陷区112和栅电极119的位置和尺寸不使用样品间隙壁而独立的控制。
图2h揭示在间隙壁122沿着栅电极119侧壁形成后的基底100。间隙壁122可通过沉积一大约均匀的介电材料所组成的层，且进行一非等向性蚀刻制程形成。间隙壁122可由氮化硅、氮氧化硅、TEOS或是相类似的材料所组成。
重掺杂源极/漏极区152可通过以栅电极119和间隙壁122作为掩膜，进行一离子布植制程形成。在离子布植制程之后，可进行一回火制程。
可供选择的，源极/漏极区中基底100上部的部分和栅电极上部的部分可硅化以在源极/漏极区152和栅极119形成硅化区124。硅化区124可采用以下的方法形成。形成一薄的金属层(例如钛或是相似的材料)于一晶圆上。一热制程(例如一回火制程、一快速热制程或是相似的制程)使金属和暴露的硅(例如暴露半导体层116的硅和栅极119暴露的多晶硅)反应，因此形成硅化物区124。其后，可移除未反应的金属。
以下请参照图3a至图3e，其揭示本发明一实施范例的中间剖面图。图3a揭示一基底100，具有一主动区域102，而主动区域102是由浅沟槽绝缘结构101所定义。另外，其它形式的绝缘结构(例如局部氧化绝缘LOCOS和台地mesa绝缘结构)可用以隔绝主动区域102。基底100可包括任何半导体材料，且可包括任何所现有的结构(例如包括分等级的层或是埋藏氧化层)。在一实施例中，基底100是包括主动硅，而其可以是掺杂或是未掺杂的(例如P型态，N型态或是其组合)。此外，其它适用于应变沟道晶体管的材料亦可以使用之。
请参照图3b，提供一基底100，其后形成一第一介电层103、一第二介电层104和一光致抗蚀剂掩膜106。第一介电层103可以例如为一介电抗反射涂布(dielectric antireflective coating，DARC)，而第二介电层104可以例如为一底部抗反射涂布(bottomantireflective coating，BARC)。一光致抗蚀剂掩膜106可通过所熟知的微影技术(例如沉积和图形化一光致抗蚀剂材料)所形成。在图2b所揭示的实施例中，光致抗蚀剂掩膜106是在部分主动区域102上方图形化，以形成基底100应变部分108。
请参照图3c，其揭示在进行蚀刻步骤后的图3b的基底100，以移除第一介电层103和第二介电层104暴露的部分，且回蚀刻基底，以形成凹陷区112。位于凹陷区112间的是为一沟道区109。例如，一等离子灰化步骤可用以移除剩余的光致抗蚀剂掩膜106和第二介电层104。在一实施例中，凹陷区112的深度可介于约150埃～2000埃。
较佳者，预清洗步骤是在上述回蚀刻基底之后进行。预清洗步骤可以湿式浸泡方法进行。图3d揭示一应力产生层114′(例如一硅锗层)的长晶。之后，在凹陷区中成长半导体层116′。例如，半导体层116′可由硅所组成。沟道区109较佳包括硅，且凹陷区112较佳包括硅锗，沟道区109和凹陷区112可包括任何可提供任何应变型态的材料组合(例如压应力、张应力、单轴的或是双轴的)，而上述的应变是于沟道区109在特定的应用下产生。
在成长应力产生层114′和半导体层116′时，会形成一凸起131，突出基底表面。在此实施范例中，由于在形成应力产生层114′和半导体层116′时，尚未进行栅极结构的制作，因此主动区两侧的绝缘结构101较不易因为清洗步骤产生凹穴(divot)。所以，成长应力产生层114′和半导体层116′时所形成的凸起131，可大约从基底的等面开始成长，而可形成大约对称的形状(例如两边对称的梯形)。
请参照图3e，第一介电层103剩余的部分(图2d)是被移除，且在图3f中，是形成介电层118和导电层120。此介电层118(其会在后续的步骤图形化，以形成一栅极介电层)较佳是为一通过任何氧化制程形成的氧化层(例如在包含H2O、NO或是其组合的环境下湿热氧化或是干热氧化，或通过使用TEOS和氧气作为前趋物的化学机械沉积法CVD的技术)。然而，在较佳实施例中，介电层118是由氧化制程形成的二氧化硅。此外，其它适合应用于应变沟道晶体管制程的材料亦适用之。例如，可使用氧化铪、氧化锆或是相似的材料。
导电层120(其会在后续步骤中图形化以形成栅电极)较佳包括一半导体材料(例如多晶硅、非晶硅或是相类似的材料)。导电层120可以是掺杂或是未掺杂的。例如，在一实施例中，导电层120是包括多晶硅，且使用未掺杂的低压化学气相沉积法LPCVD形成。在应用时，多晶硅可掺杂磷离子(或是其它P型态的掺杂物)，以形成一PMOS元件，或是硼(或是其它N型态的掺杂物)，以形成一NMOS元件。多晶硅亦可以使用炉管沉积技术，同环境沉积多晶硅。此外，导电层120可包括一多晶金属合金，或是一栅极包括金属(例如钨、镍或是钛)。介电层118和导电层120可以是单一层或是多层。
请参照图3g，一栅极119和一栅极介电层117是分别由一导电层120(图2f)和一介电层118(图2f)在一沟道区109上方图形化。介电层118和导电层120可采用现有的微影技术图形化(例如沉积且图形化一光致抗蚀剂材料)。一轻掺杂区(LDD)130可通过离子布植步骤和回火制程，沿着一基底102上部的部分形成。
图3h揭示在间隙壁122沿着栅电极119侧壁形成后的基底100。间隙壁122可通过沉积一大约均匀的介电材料所组成的层，且进行一非等向性蚀刻制程形成。间隙壁122可由氮化硅、氮氧化硅、TEOS或是相类似的材料所组成。
重掺杂源极/漏极区152可通过以栅电极119和间隙壁122作为掩膜，进行一离子布植制程形成。在离子布植制程之后，可进行一回火制程。
可供选择的，源极/漏极区中基底100上部的部分和栅电极上部的部分可硅化以在源极/漏极区152和栅极119形成硅化区124。硅化区124可采用以下的方法形成。形成一薄的金属层(例如钛或是相似的材料)于一晶圆上。一热制程(例如一回火制程、一快速热制程或是相似的制程)使金属和暴露的硅(例如暴露半导体层116′的硅和栅极119暴露的多晶硅)反应，因此形成硅化物区124。其后，可移除未反应的金属。
特别注意的是，在上述形成栅极结构步骤是在成长应力产生层114′和半导体层116′之后进行。因此，形成栅极结构步骤中的清洗步骤所造成沟槽绝缘结构101的凹穴180和凸起是为不连续的。
通过本发明以上的实施范例可达成显著的优点。例如，本发明的实施例可简单且不进行大花费的情形下结合现行半导体制程。一般来说，其是保存应变沟道元件的完整栅极结构。特别是，可避免或是减少栅极结构的损坏，例如蘑菇状栅极结构的形成、间隙壁腐蚀、间隙壁破裂和间隙壁孔洞。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下
10晶体管11栅极结构14栅极介电层16栅极18间隙壁20凹陷区22重掺杂的源极/漏极区24轻掺杂区(LDD)25破裂28孔洞30蘑菇状结构32氧化线层80沟槽绝缘结构82凸起84凹穴100基底101浅沟槽绝缘结构102主动区域103第一介电层104第二介电层106光致抗蚀剂掩膜107阶梯特征108应变部分109沟道区112凹陷区114应力产生层116半导体层
114’应力产生层116’半导体层117栅极介电层118介电层119栅极120导电层122间隙壁124硅化区130轻掺杂区(LDD)130凸起152重掺杂源极/漏极区180凹穴
权利要求
1.一种晶体管，所述晶体管包括一基底，包括一第一材料；一源极区，邻接一第一绝缘区，该源极区包括形成在该基底中的一第一凹陷的第二材料，该第二材料和该第一材料的晶格常数不相同；一漏极区，邻接一第二绝缘区，该漏极区包括该第二材料，该第二材料是形成在主动区的一第二凹陷中；一应变沟道区，由该第一材料形成，且位于该源极区和该漏极区中间；一堆叠栅极，形成在该应变沟道区上，该堆叠栅极包括一栅电极位于一栅极介电层上；及其中至少该第一绝缘区和该第二绝缘区之一具有一沿着一侧壁的阶梯，该阶梯是对位到该第一材料和该第二材料的交界处。
2.根据权利要求1所述的晶体管，其特征在于该第一材料是为硅，该第二材料是为硅锗。
3.根据权利要求1所述的晶体管，其特征在于更包括一盖层形成在该源极区和该漏极区上方，其中该盖层是由该第一材料所形成，其中部分未由一栅极间隙壁覆盖的盖层包括一硅化物。
4.一种形成应变沟道元件的方法，所述形成应变沟道元件的方法包括图形化一位于一基底上的掩膜，以定义一凹陷区和一沟道区；回蚀刻部分该定义为凹陷区的基底；形成一应力产生材料，于该凹陷区中；及形成一栅极于该沟道区上方。
5.根据权利要求4所述的形成应变沟道元件的方法，其特征在于该应力产生材料和该基底具有不同的晶格常数。
6.根据权利要求4所述的形成应变沟道元件的方法，其特征在于该图形化包括下列步骤形成一第一掩膜层，于一基底的一主动区域上方；形成一第二掩膜层，于该第一掩膜层上方；形成一第三掩膜层，于该第二掩膜层上方；及图形化该第三掩膜层，以定义该凹陷区和一沟道区。
7.根据权利要求6所述的形成应变沟道元件的方法，其特征在于该第一掩膜层包括一介电抗反射涂布，其中该第二掩膜层包括一底部抗反射涂布，其中该第三掩膜层包括一光致抗蚀剂。
8.根据权利要求6所述的形成应变沟道元件的方法，其特征在于该第二掩膜层在该蚀刻步骤被移除，且在该蚀刻步骤之后，更包括移除该第一掩膜层剩余的部分。
9.根据权利要求4所述的形成应变沟道元件的方法，其特征在于更包括下列步骤成长一硅，于该应力产生材料上方；形成一栅极介电层和一栅电极，于该沟道区上方；进行一轻掺杂漏极布植和一回火，其中该栅极介电层和该栅电极是作为该布植的一掩膜；沿着该栅极介电层和该栅电极的侧壁，形成间隙壁；进行一源极/漏极掺杂布植和一回火，其中该栅极介电层和该栅电极和该间隙壁是作为该布植的一掩膜；及形成硅化物，于该源极、漏极和该栅电极中。
10.一种形成应变沟道元件的方法，所述形成应变沟道元件的方法包括形成一源极凹陷和一漏极凹陷于一基底中，该第一和该第二凹陷定义一位于其间的沟道区；至少将一第一材料填入部分该源极和该漏极凹陷，该第一材料导致该沟道区的晶格结构的一应变；及形成一栅极于该沟道区上方，该栅极具有一栅极介电层和一导电层。
11.根据权利要求10所述的形成应变沟道元件的方法，其特征在于至少将一第一材料填入部分该源极和该漏极凹陷的步骤未完全填满该源极和该漏极凹陷，且更包括形成一盖层于该第一金属材料上，于该源极和该漏极凹陷中，该盖层是为一第二金属材料所组成。
12.根据权利要求11所述的形成应变沟道元件的方法，其特征在于该基底和该第二金属材料是为相同的材料。
13.根据权利要求11所述的形成应变沟道元件的方法，其特征在于更包括硅化部分的盖层，及沿着栅极的侧壁形成栅极间隙壁，该栅极间隙壁位于部分的填入该源极凹陷和该漏极凹陷的第一材料且覆盖之，且暴露填入该源极凹陷和该漏极凹陷的部分该第一材料。
14.一种晶体管，所述晶体管包括一基底，包括一第一材料；一源极区，邻接一第一绝缘区，该源极区包括形成在一基底中的一第一凹陷的第二材料，该第二材料和该第一材料的晶格常数不相同；一漏极区，邻接一第二绝缘区，该漏极区包括该第二材料，该第二材料是形成在主动区的一第二凹陷中；一应变沟道区，由该第一材料形成，且位于该源极区和该漏极区中间；一堆叠栅极，形成在该应变沟道区上，该堆叠栅极包括一栅电极位于一栅极介电层上；及其中该第二材料是形成一凸起，突出于基底表面，该突出于基底表面的凸起是为一对称形状。
15.根据权利要求14所述的晶体管，其特征在于该源极区和该漏极区的两侧尚包括绝缘结构，该绝缘结构和该源极区和该漏极区交界处包括一凹穴，该凹穴和该凸起是为不连续，且该对称形状是为一正梯形。
16.根据权利要求14所述的晶体管，其特征在于该第一材料是为硅，该第二材料是为硅锗，且该晶体管更包括一盖层形成在该源极区和该漏极区上方，其中该盖层是由该第一材料所形成。
全文摘要
本发明提供一种晶体管及形成应变沟道元件的方法，所述应变沟道晶体管包括第一材料所组成的基底。一由第二材料所组成的源极区是形成在基底的第一凹陷中，且一由第二材料所组成的漏极区是形成在基底的第二凹陷中。一由第一材料形成的应变沟道区是位于源极区和漏极区之间。一形成在应变沟道区上的堆叠栅极包括一位于一栅极介电层上的栅电极。一沿着栅电极侧壁的栅极间隙壁位于源极区和漏极区的至少的部分区域上。一盖层可形成于第二材料上，且源极区和漏极区可硅化。本发明是保存应变沟道元件的完整栅极结构。特别是，可避免或是减少栅极结构的损坏。
文档编号H01L21/336GK1761072SQ20051008527
公开日2006年4月19日 申请日期2005年7月22日 优先权日2004年7月23日
发明者黄怡君, 王焱平, 柯志欣 申请人:台湾积体电路制造股份有限公司