专利名称：非易失性半导体存储器件及其制造方法
技术领域：
本发明涉及非易失性半导体存储器件及其制造方法。
背景技术：
采用浮栅和控制栅层叠的叠层栅极结构的存储单元，可以进行电改写的非易失性半导体存储器件(EEPROM)是公知的。这种EEPROM中，浮栅与半导体衬底之间的第一栅绝缘膜采用隧道绝缘膜，浮栅与控制栅之间的第二栅绝缘膜，通常采用氧化硅膜(O)/氮化硅膜(N)/氧化硅膜(O)的层叠结构膜的ONO膜。
各个存储单元形成在被元件分隔绝缘膜隔开的元件形成区域中。一般通过在元件分隔绝缘膜上的隔缝加工，浮栅电极膜在控制栅线(字线)方向形成分隔。在这种隔缝加工阶段，不进行位线方向的浮栅分隔。这样，在包含隔缝加工的浮栅电极膜上的衬底整体上，通过ONO膜淀积控制栅电极膜，通过依次蚀刻控制栅电极膜、ONO膜、浮栅电极膜，在位线方向分隔控制栅和浮栅。之后，与控制栅自对准地形成源和漏扩散层。
在上述已有的EEPROM结构中，在元件分隔绝缘膜上分隔在字线方向邻接的存储单元的浮栅，而在其上形成的ONO膜在字线方向连续地配置。这种结构中，如果为了使存储单元细微化，使字线方向的浮栅的分隔宽度(隔缝宽度)变小，则可知邻接浮栅的电荷积累状态不同时，通过ONO膜发生电荷移动。这是因为电荷易于在ONO膜的氮化硅膜或者氮化硅膜与氧化硅膜的界面横向地移动。因此，在细微化的EEPROM中，与字线方向邻接的存储单元在不同的数据状态时，由于电荷移动阈值发生变动，由于这种情况导致数据被破坏。
发明内容
针对上述问题，本发明的目的在于提供能够防止因浮栅间电荷移动而导致数据被破坏、提高可靠性的非易失性半导体存储器件及其制造方法。
根据本发明的非易失性半导体存储器件，其特征在于包括半导体衬底；在半导体衬底上由元件分隔绝缘膜所划分的多个元件形成区域；通过所述各元件形成区域的第一栅绝缘膜，分隔每个元件形成区域所形成的浮栅；在浮栅上形成的，由元件分隔绝缘膜切断分隔的第二栅绝缘膜；通过第二栅绝缘膜在所述浮栅上形成的控制栅；与控制栅自对准地形成的源、漏扩散层。
根据本发明的非易失性半导体存储器件，其特征在于包括半导体衬底，具有多个元件分隔沟槽和由该元件分隔沟槽划分的元件形成区域；元件分隔绝缘膜，埋入所述元件分隔沟槽中，其上部从所述半导体衬底的表面突出，而且其上部形成有凹部，该凹部具有底面，该底面的高度与所述半导体衬底的表面的高度大致相等；浮栅，在所述各元件形成区域上隔着第一栅绝缘膜按各元件形成区域分开形成，其高度高于所述元件分隔绝缘膜的高度，其被相邻的所述元件分隔绝缘膜夹持的部分的侧面沿所述元件分隔绝缘膜的侧面形成；第二栅绝缘膜，形成在所述浮栅上和所述凹部的内面；以及控制栅，隔着所述第二栅绝缘膜形成在所述浮栅上和所述凹部内。
根据本发明的非易失性半导体存储器件的第一制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜和第二栅绝缘膜；蚀刻所述第二栅绝缘膜及其之下的第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的隔缝；在所述第一栅电极材料膜侧面形成绝缘膜之后，淀积第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
根据本发明的非易失性半导体存储器件的第二制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜和第二栅绝缘膜；蚀刻所述第二栅绝缘膜及其之下的第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的隔缝；依次淀积第三栅绝缘膜和第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第三和第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
根据本发明的非易失性半导体存储器件的第三制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜；蚀刻所述第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的第一隔缝；在所述第一栅电极材料膜和元件分隔绝缘膜上淀积第二栅绝缘膜；蚀刻与所述第二栅绝缘膜的所述第一隔缝重合的部分，在所述元件分隔绝缘膜上形成分隔所述第二栅绝缘膜的第二隔缝；淀积第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
根据本发明的非易失性半导体存储器件的第四制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜；蚀刻所述第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔第一栅电极材料膜的隔缝；蚀刻所述隔缝露出的所述元件分隔绝缘膜表面，形成凹部；在所述第一栅电极材料膜和元件分隔绝缘膜上，通过第一栅绝缘膜淀积第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
根据本发明，在夹持元件分隔绝缘膜而邻接的存储单元之间，在元件分隔绝缘膜上分隔浮栅和控制栅之间的第二栅绝缘膜，由此可以防止通过第二栅绝缘膜邻接的浮栅之间产生电荷移动。
而且，即使在元件分隔膜上不完全分隔第二栅绝缘膜，把元件分隔绝缘膜表面加工成凹部，使第二栅绝缘膜沿此凹部连续分布，实质上等价于邻接的浮栅间距增大，也可以防止邻接浮栅之间产生电荷移动。
因此，即使在使存储器单元微细化的情况下，也可以防止电荷移动造成的数据破坏，提高可靠性。
图1是根据本发明第一实施例的EEPROM的存储单元阵列的布图。
图2是图1的A-A’和B-B’的剖面图。
图3是第一实施例的制造工序的剖面图。
图4是第一实施例的制造工序的剖面图。
图5是第一实施例的制造工序的剖面图。
图6是第一实施例的制造工序的剖面图。
图7是第一实施例的制造工序的剖面图。
图8是第一实施例的制造工序的剖面图。
图9是本发明第二实施例的制造工序剖面图。
图10是第二实施例的制造工序的剖面图。
图11是第二实施例的制造工序的剖面图。
图12是第二实施例的制造工序的剖面图。
图13是本发明第三实施例的制造工序剖面图。
图14是第三实施例的制造工序的剖面图。
图15是第三实施例的制造工序的剖面图。
图16是第三实施例的制造工序的剖面图。
图17是根据本发明第四实施例的EEPROM与图2(a)(b)对应的剖面图。
图18是第四实施例的制造工序的剖面图。
图19是第四实施例的制造工序的剖面图。
图20是第四实施例的制造工序的剖面图。
图21是第四实施例的制造工序的剖面图。
图22是第四实施例的制造工序的剖面图。
图23是第四实施例的制造工序的剖面图。
图24是第四实施例的制造工序的剖面图。
图25是第四实施例的制造工序的剖面图。
图26是用于说明第四实施例效果的不良位数与隔缝宽度的相互关系图。
具体实施例方式
以下，参照
本发明的实施例。
图1是根据本发明第一实施例的NAND型EEPROM的单元阵列的布图，图2(a)、(b)分别是图1的A-A’、B-B’剖面图。
在硅衬底1的p型阱中形成存储单元阵列。在硅衬底1中形成元件分隔沟槽3，其中埋置形成元件分隔绝缘膜4，通过此元件分隔绝缘膜4划分出带状元件形成区域2。
在各个元件形成区域2中，通过作为隧道绝缘膜的第一栅绝缘膜5，形成浮栅6。浮栅6是元件分隔前形成的第一多晶硅(或非晶硅)膜6a和元件分隔后形成的第二多晶硅(或非晶硅)膜6b的两层结构，分隔每个存储单元。在浮栅6上，通过第二栅绝缘膜7形成控制栅8。控制栅8是多晶硅(或非晶硅)膜8a和硅化钨(WSi)膜8b的两层结构。如图2(a)的剖面所示，控制栅8跨越多个元件形成区域2，连续地布图形成，构成字线WL。
浮栅6和控制栅8之间的第二栅绝缘膜7是ONO膜。在此实施例中，在如图2(a)的剖面图所示的字线WL方向，利用元件分隔绝缘膜4上的隔缝13，分隔第二栅绝缘膜7，使其仅设置在各浮栅6之上。因此，在浮栅6的侧面形成氧化硅膜9，由此实现与控制栅8的分隔。
形成与控制栅8自对准的源、漏扩散层12，构成多个存储单元串联连接的NAND型单元组件。
在NAND型单元组件的一端漏侧，配置与控制栅8同时形成的选择栅13，位线(BL)11与其漏扩散层连接。选择栅13具有与存储单元的栅极同样的层叠栅结构，但第一层栅电极材料不作为浮栅分隔，两层作为一体化地构成在预定位置短路的选择栅13。而且，该选择栅13的第一栅绝缘膜5’形成得比存储单元区域更厚。NAND单元组件的另一端源侧未示出，但与漏侧同样地构成。
参照作为与图2(a)(b)的剖面图对应的工序剖面图的图3(a)(b)～图8(a)(b)，说明此实施例的EEPROM的具体制造工序。
如图3(a)(b)所示，首先在硅衬底1上形成10nm的氧化硅膜，作为第一栅绝缘膜5，在其上淀积60nm的第一多晶硅膜6a，作为栅电极材料膜，再淀积用于元件分隔加工的掩模21。在选择栅晶体管区域形成比单元晶体管区域更厚的栅绝缘膜5’。掩模21是氮化硅膜和氧化硅膜的层叠膜。布图形成此掩模21使其留在元件形成区域，采用该掩模蚀刻多晶硅膜6a、第一栅绝缘膜5、5’，再蚀刻衬底1，形成元件分隔沟槽3。
之后，在O2气氛中进行1000℃的加热，如图4(a)(b)所示，在元件分隔沟槽3的内壁形成6nm左右的氧化硅膜22。接着，通过等离子体CVD淀积氧化硅膜，通过CMP处理使其平坦化，在元件分隔沟槽3内埋置元件分隔绝缘膜4。之后，在900℃的氮气气氛中进行900℃的加热处理，然后除去掩模21。通过150℃的磷酸处理除去氮化硅膜。
之后，如图5(a)(b)所示，采用减压CVD法淀积掺杂磷的第二多晶硅膜6b，作为栅电极材料膜，接着淀积第二栅绝缘膜7构成的ONO膜。在元件分隔绝缘膜4上设置具有开口的抗蚀剂图形掩模，对这些第二栅绝缘膜7和第二多晶硅膜6b进行RIE蚀刻，如图6(a)(b)所示，形成在元件分隔绝缘膜4上分隔浮栅6的隔缝13。隔缝13的长度跨越NAND单元组件中的多个存储单元。就第二栅绝缘膜7来说，在利用元件分隔绝缘膜4上的隔缝13同时分隔这一点上与已有技术不同。
在O2气氛中通过1000℃的加热，在因隔缝13的加工露出的多晶硅膜6b的侧面形成氧化硅膜9对其保护。之后，如图7(a)(b)所示，采用CVD法淀积掺杂磷的多晶硅膜8a，作为栅电极材料膜，接着在其上淀积WSi膜8b。
然后布图形成抗蚀剂，通过RIE依次蚀刻WSi膜8b、多晶硅膜8a、栅绝缘膜7、多晶硅膜6b、6a、栅绝缘膜5，如图8(a)(b)所示，布图形成作为连续字线WL的控制栅8，在位线方向对各个存储单元分隔每个浮栅6。进行离子注入，形成与控制栅8自对准的各存储单元的源、漏扩散层12。
对于选择栅线SG，不进行下部栅电极材料膜6a、6b的元件分隔绝缘膜4上的分隔，与上部栅电极材料膜8a、8b一体地连续布图形成。
之后，如图2(a)(b)所示，淀积层间绝缘膜10，设置接触孔，布图形成位线11。
根据以上所述实施例，浮栅6上的ONO膜构成的第二栅电极材料膜，与浮栅6同时在元件分隔绝缘膜4上被分隔。因此，在邻接存储单元的浮栅接近的情况，不会发生电荷泄漏，数据保持性优异。
图9(a)(b)～12(a)(b)展示了另一实施例的制造工序。与在先实施例对应的部分采用与在先实施例相同的符号，省略了详细说明。本实施例中，浮栅6上的ONO膜构成的第二栅绝缘膜7也在元件分隔绝缘膜4上被分隔，但是其工序与在先实施例不同。
直到图5(a)(b)均与在先实施例的工序相同。之后，如图9(a)(b)所示，在第二栅绝缘膜7上淀积氧化硅膜31，在元件分隔绝缘膜4上对其开出隔缝加工用开口13’。再淀积氧化硅膜32。这样，进行蚀刻，如图10(a)(b)所示，在开口13’留下氧化硅膜32作为侧隔板。在此状态，以氧化硅膜31、32作为掩模，通过RIE蚀刻第二栅绝缘膜7和多晶硅膜6b。由此，与在先实施例相同地，在元件分隔绝缘膜4上加工出分隔第二栅绝缘膜7和多晶硅膜6b的隔缝13。
之后，采用HF去除氧化硅膜31、32之后，如图11(a)(b)所示，通过减压CVD法全面淀积氧化硅膜33。该氧化硅膜33淀积后，在O2气氛中，在1000℃加热，制成无电荷移动等的致密氧化膜。这种氧化硅膜33与第二栅绝缘膜7共同构成绝缘膜，而且成为保护多晶硅膜6b侧面的绝缘膜。
之后，如图12(a)(b)所示，依次淀积多晶硅膜8a和WSi膜8b，以下与在先实施例相同地对其进行布图，形成控制栅8和浮栅6，形成源、漏扩散层12。
对于该实施例，与在先实施例一样，浮栅6上的ONO膜构成的栅绝缘膜7被元件分隔区域分隔。因此获得优异的数据保持性。
图13(a)(b)～图16(a)(b)是另一实施例的制造工序。在先实施例中，如图5(a)(b)所示，是连续淀积两层多晶硅膜6b和第二栅绝缘膜7。与其不同，本实施例中，如图13(a)(b)所示，在淀积第二栅绝缘膜7之前，形成使两层多晶硅膜6b在元件分隔绝缘膜4上被分隔的隔缝13。之后，淀积第二栅绝缘膜7。
因此，在第二栅绝缘膜6b上，形成具有与隔缝13相同的开口的抗蚀剂图形(未示出)，采用RIE蚀刻第二栅绝缘膜6b，如图14(a)(b)所示，在隔缝13的部分分隔。之后，与在先实施例一样，如图15(a)(b)所示，采用CVD法淀积掺杂磷的多晶硅膜8a作为栅电极材料膜，接着在其上淀积WSi膜8b。
随后布图形成抗蚀剂，通过RIE依次蚀刻WSi膜8b、多晶硅膜8a、栅绝缘膜7、多晶硅膜6b、6a、栅绝缘膜5，如图16(a)(b)所示，布图形成控制栅8作为连续的字线WL，在位线方向对每个存储单元分隔浮栅6。进行离子注入，形成与控制栅8自对准的各存储单元的源、漏扩散层12。
通过本实施例，由于在元件分隔绝缘膜4上分隔浮栅6上的第二栅绝缘膜7，所以获得与在先实施例同样优异的数据保持特性。
在此之前的实施例中，是在元件分隔绝缘膜4上切断分隔第二栅绝缘膜7，但是本实施例不进行切断分隔，也能获得实质上等同的效果。本实施例的单元阵列的剖面结构如图17(a)(b)所示，与图2(a)(b)对应。
图17(a)(b)的结构与图2(a)(b)的不同点在于，在淀积第二栅绝缘膜7之前，进行在元件分隔绝缘膜4上分隔浮栅6的隔缝13的加工，与此同时对元件分隔绝缘膜4进行凹槽蚀刻，形成凹部41。因此沿元件分隔绝缘膜4表面形成的凹部配置第一栅绝缘膜7。
如图17(a)(b)所示，如果隔缝13的宽度、也就是元件分隔绝缘膜4形成的凹部41的宽度为a，凹部41的深度为b，则邻接的浮栅6的间隔实质上是a+2b。通过把该间隔设定为可以忽略浮栅间电荷移动的该值，可以获得与在先实施例同样优异的数据保持特性。
对于图17(a)的剖面图，参照图18～图25，说明本实施例的具体制造工序。如图18所示，在硅衬底1上形成8nm的氧化硅膜作为第一栅绝缘膜5，通过减压CVD法在其上淀积60nm的第一多晶硅膜6a。通过减压CVD法连续淀积150nm的氮化硅膜21a、和165nm的氧化硅膜21b。
之后，进行30分钟的850℃氢燃烧氧化处理，之后通过光刻法形成抗蚀剂图形，使其覆盖元件分隔区域，RIE蚀刻氧化硅膜21b和氮化硅膜21a，布图形成掩模。使用此掩模RIE蚀刻多晶硅膜6a、栅绝缘膜5，再蚀刻硅衬底1形成元件分隔沟槽3。由此划分带状元件形成区域2。
接着，在元件分隔沟槽3的侧壁形成热氧化膜之后，通过等离子体CVD法淀积氧化硅膜4，对其进行CMP处理，使其平坦化，如图19所示，埋入元件分隔沟槽3内。采用缓冲氢氟酸除去氧化硅膜21b，再通过30分钟的150℃的磷酸处理除去氮化硅膜21a，获得图20的状态。
之后，如图21所示，通过减压CVD法淀积100nm的第二多晶硅膜6b。接着如图22所示，通过减压CVD法淀积230nm的氧化硅膜42，经过光刻法和RIE工序，形成隔缝加工用开口13’。如图23所示，通过减压CVD法淀积70nm的氧化硅膜43，进行蚀刻，作为侧隔板仅在开口13’的侧壁留下。
接着，以氧化硅膜42、43作为掩模，通过RIE蚀刻多晶硅膜6b，如图24所示，加工用于分隔浮栅的隔缝13。而且，采用多晶硅的选择比大的RIE法，蚀刻元件分隔绝缘膜4的表面，在元件分隔绝缘膜4形成与隔缝13宽度相同的凹部41。
之后，通过O2等离子体和HF处理除去氧化硅膜42、43，然后如图25所示，淀积17nm的ONO膜构成的第二栅绝缘膜7，随后通过减压CVD法依次淀积100nm的第三多晶硅膜8a、通过等离子体CVD法淀积50nm的WSi膜8b。
以下未示出，经过与在先实施例相同的工序，形成与各存储单元的栅极分隔的源、漏扩散层。
图26展示了分隔邻接的浮栅的隔缝宽度与因浮栅间电荷移动而发生的不良位数之间的关系。图中箭头表示不良位数分散的范围，曲线是统计的平均值。已经知道，随着存储单元的细微化、高密度化，如果隔缝宽度小到0.14μm以下，则极端不良的位数增多。根据本实施例，对于平面上的隔缝宽度a，利用元件分隔绝缘膜4的凹部深度b，隔缝宽度实质上可以成为a+2b。具体地，在256M位NAND型EEPROM中，不良位数的要求是2位/芯片时，隔缝宽度至少必须是0.14μm。因此，在此实施例的情况，通过加工满足a+2b＞0.14(μm)的凹部41，可以满足上述要求。
以上所述的本发明的EEPROM，在夹持元件分隔绝缘膜而邻接的存储单元之间，在元件分隔绝缘膜上分隔浮栅和控制栅间的第二栅绝缘膜，由此可以防止邻接的浮栅间的电荷移动。或者，即使不在元件分隔膜上完全分隔第二栅绝缘膜，在元件分隔绝缘膜表面上加工凹部，第二栅绝缘膜沿此凹部连续，实质上加大邻接浮栅间的距离，防止邻接的浮栅间的电荷移动。因此，即使在存储单元细微化的情形，也能够防止因电荷移动破坏数据。
权利要求
1.一种非易失性半导体存储器件，其特征在于包括半导体衬底；在半导体衬底上由元件分隔绝缘膜所划分的多个元件形成区域；通过所述各元件形成区域的第一栅绝缘膜，分隔每个元件形成区域所形成的浮栅；在浮栅上形成的、由元件分隔绝缘膜切断分隔的第二栅绝缘膜；通过第二栅绝缘膜在所述浮栅上形成的控制栅；以及与控制栅自对准地形成的源、漏扩散层。
2.一种非易失性半导体存储器件，其特征在于包括半导体衬底，具有多个元件分隔沟槽和由该元件分隔沟槽划分的元件形成区域；元件分隔绝缘膜，埋入所述元件分隔沟槽中，其上部从所述半导体衬底的表面突出，而且其上部形成有凹部，该凹部具有底面，该底面的高度与所述半导体衬底的表面的高度大致相等；浮栅，在所述各元件形成区域上隔着第一栅绝缘膜按各元件形成区域分开形成，其高度高于所述元件分隔绝缘膜的高度，其被相邻的所述元件分隔绝缘膜夹持的部分的侧面沿所述元件分隔绝缘膜的侧面形成；第二栅绝缘膜，形成在所述浮栅上和所述凹部的内面；以及控制栅，隔着所述第二栅绝缘膜形成在所述浮栅上和所述凹部内。
3.根据权利要求1或2的非易失性半导体存储器件，其特征在于，所述第二栅绝缘膜是氧化硅膜/氮化硅膜/氧化硅膜的层叠膜。
4.一种非易失性半导体存储器件的制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜和第二栅绝缘膜；蚀刻所述第二栅绝缘膜及其之下的第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的隔缝；在所述第一栅电极材料膜侧面形成绝缘膜之后，淀积第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
5.一种非易失性半导体存储器件的制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜和第二栅绝缘膜；蚀刻所述第二栅绝缘膜及其之下的第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔第一栅电极材料膜的隔缝；依次淀积第三栅绝缘膜和第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第三和第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
6.一种非易失性半导体存储器件的制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜；蚀刻所述第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的第一隔缝；在所述第一栅电极材料膜和元件分隔绝缘膜上淀积第二栅绝缘膜；蚀刻与所述第二栅绝缘膜的所述第一隔缝重合的部分，在所述元件分隔绝缘膜上形成分隔第二栅绝缘膜的第二隔缝；淀积第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；形成与所述控制栅自对准的源、漏扩散层。
7.一种非易失性半导体存储器件的制造方法，其特征在于包括以下工序在半导体衬底上形成划分元件形成区域的元件分隔绝缘膜；通过所述半导体衬底上的第一栅绝缘膜淀积第一栅电极材料膜；蚀刻所述第一栅电极材料膜，在所述元件分隔绝缘膜上形成分隔所述第一栅电极材料膜的隔缝；蚀刻所述隔缝露出的所述元件分隔绝缘膜表面，形成凹部；在所述第一栅电极材料膜和元件分隔绝缘膜上，通过第一栅绝缘膜淀积第二栅电极材料膜；依次蚀刻所述第二栅电极材料膜、第二栅绝缘膜、第一栅电极材料膜，布图形成所述第一栅电极材料膜构成的浮栅和所述第二栅电极材料膜构成的控制栅；以及形成与所述控制栅自对准的源、漏扩散层。
8.根据权利要求4～7中任一项的非易失性半导体存储器件的制造方法，其特征在于，所述第二栅绝缘膜是氧化硅膜/氮化硅膜/氧化硅膜的层叠膜。
9.根据权利要求4～7中任一项的非易失性半导体存储器件的制造方法，其特征在于，所述第一栅电极材料膜由在所述元件分隔绝缘膜形成前淀积的第一导电膜和在所述元件分隔绝缘膜形成后淀积的第二导电膜构成。
10.根据权利要求4～7中任一项的非易失性半导体存储器件的制造方法，其特征在于，所述元件分隔绝缘膜埋入在所述半导体衬底中形成的沟槽中。
全文摘要
提供一种能够防止因浮栅间电荷移动导致的数据破坏，并且提高可靠性的非易失性半导体存储器件。在硅衬底(1)中埋入划分带状元件形成区域(2)的元件分隔绝缘膜(4)。通过衬底(1)上的第一栅绝缘膜(5)形成浮栅(6)，再通过第二栅绝缘膜(7)形成控制栅(8)。形成与控制栅(8)自对准的源、漏扩散层(12)。在邻接的存储单元之间，通过隔缝(13)在元件分隔绝缘膜(4)上，对浮栅(6)上的第二栅绝缘膜(7)与浮栅(6)一起进行分隔。
文档编号H01L21/8247GK1722447SQ20051008766
公开日2006年1月18日 申请日期2000年12月8日 优先权日1999年12月9日
发明者井口直, 姬野嘉朗, 角田弘昭 申请人:株式会社东芝