专利名称：半导体装置的制造方法及半导体装置的制作方法
技术领域：
本发明涉及半导体装置的制造方法及半导体装置。
本申请对于2004年8月31申请的日本专利申请第2004-251809号以及2005年4月12日申请的日本国专利申请第2005-114403号要求优先权，在这里援引其内容。
背景技术：
近年来，在携带电话、笔记本型个人计算机、PDA(Personal dataassistance)等携带型电子机器中，伴随着对小型化或轻量化的要求，已经实现了设于内部的半导体装置等各种电子部件的小型化。所以，使用在1个封盒内配置了多个半导体芯片的多芯片封盒。此时，与将多个半导体芯片平面地排列相比，沿厚度方向层叠的方法能够提高半导体芯片的安装密度。在此种背景之下，提出了半导体芯片的三维安装技术。该三维安装技术是将具有了相同的功能的半导体芯片之间或具有不同的功能的半导体芯片层叠的技术。例如，已知在对具备了设于芯片基板上的贯穿电极和与该贯穿电极连接的端子的半导体芯片，将所述端子的连接面活性处理之后，将半导体芯片层叠的方法(例如参照特开2002-170919号公报)。但是该方法中，由于在半导体芯片上分别形成贯穿电极和端子而构成半导体芯片，因此半导体芯片就变大，难以有效地提高安装密度。
所以，已知有通过将贯穿电极和端子一体化地形成，进一步缩小半导体芯片的大小，提高了安装密度的半导体芯片(例如参照特开平10-223833号公报、特开2000-277689号公报)。在将所述半导体芯片层叠之时，将由贯穿电极导通的端子之间对齐而层叠。但是，由于贯穿电极的上下的端子为相同大小，因此在层叠半导体芯片的情况下，为了不使下层的端子和上层的端子错开，需要可靠地进行对齐，因而半导体芯片的对齐就变得很困难。
所以，按照使向半导体芯片的能动面(形成有集成电路的面)侧和其背面侧突出的贯穿电极的外形的大小不同的方式形成。具体来说，使能动面侧的端子比背面侧的端子更大。这样，就形成如下的技术，即，在层叠半导体芯片的情况下，通过使大的端子与小的端子接触，就可以容易地进行半导体芯片之间的端子的对齐(例如参照特开2003-282819号公报)。
但是，一般来说，为了将半导体芯片层叠于插件(interposer)基板(连接体)上，借助焊料(钎焊料)接合。
但是，在所述的具备了外形不同的贯穿电极的半导体芯片的以往的制造工序中，在插件基板的端子上无法形成焊料层，所以，特别是在从能动面侧突出的外形大的贯穿电极的端子上，就会形成焊料层。
这样，在将所述半导体芯片层叠于插件基板上时，就会使形成了焊料层的能动面侧的端子朝向下方地层叠。
在将能动面侧的端子和插件基板的端子连接时，在从背面侧的端子侧进行加热的同时，通过加压使设于能动面侧的端子上的焊料层熔融而进行半导体芯片之间的接合。此时，当焊料层的接合温度升高时，由于在覆盖贯穿电极的绝缘膜上产生损伤，因此接合温度最好设为焊料层熔融的温度左右。另外，由于能动面侧的端子与背面侧的端子相比外形更大，因此在将半导体芯片和插件基板焊接时，必须使焊料层熔融很多。
但是，在焊料层的熔融温度下加热的情况下，在热从背面侧的端子向能动面的端子传递时，热向外形大的能动面侧的端子的周边部分流动而造成浪费，无法将能动面侧的端子上的全体的焊料层熔化。这样，为了使全体的焊料层熔融，就必须施加比焊料层的熔融温度还充分高的温度的热，从而有可能对覆盖所述的贯穿电极的绝缘膜造成损伤。
另外，例如在层叠于插件基板上的半导体芯片上，还层叠半导体芯片。
此时，设于第2层的能动面侧的端子上的焊料层就在与所述端子的界面上形成合金层。这样，使焊料层熔化的热由于首先向所述合金层传递，因此能动面侧的端子上的焊料层就自然会被消耗于合金层的形成中。
另外，通过对半导体芯片加压，第1层的半导体芯片的背面侧的端子通过陷入所述焊料层而将焊料层向能动面侧的端子的周边部推开。所以，夹隔在能动面侧的端子和背面侧的端子之间的焊料变少，有可能无法形成充分的焊接。
另外，由于将形成有焊料层的能动面侧的端子向下方层叠，因此在将焊料熔融时，受到重力的影响向下方下垂，因焊料与设于下层的半导体芯片接触，还有引起短路的可能。
近年来，也已经实现了在插件基板的端子上形成焊料层的技术。
发明内容
本发明是鉴于所述情况而完成的，其目的在于，提供在将半导体芯片借助钎焊料层叠在连接体上的情况下，能够有效地利用钎焊料熔融的热，实现良好的接合的半导体装置的制造方法及半导体装置。
为了解决所述问题，是将设有基板、贯穿该基板的贯穿电极，所述贯穿电极具备设于所述基板的能动面侧的第1端子、设于与所述能动面相反的背面侧的第2端子，所述第1端子的外形被制成大于所述第2端子的外形的半导体芯片在连接体上至少层叠一层的半导体装置的制造方法，具备使所述半导体芯片的第2端子与设置了钎焊料的所述连接体的连接端子接触，将该半导体芯片层叠于所述连接体上的工序、通过从所述第1端子侧加热所述第1端子，借助所述钎焊料将所述连接端子和所述第2端子电连接的工序。
根据此种半导体装置的制造方法，由于在具备了第1端子和第2端子的贯穿电极中将第2端子例如朝向下方地层叠于连接体上，从第1端子侧加热，因此热就会从外形大的第1端子向外形小的第2端子侧传递。这样，由于第2端子与第1端子相比端子的面积更小，因此传向第2端子的周边部的热较少，所施加的热穿过所述第2端子而被有效地用于将设于连接体的连接端子上的钎焊料熔融之中。所以，由于可以有效地利用层叠半导体芯片时的热，可以将接合温度降低至钎焊料的熔融温度左右，因此就可以减少对覆盖贯穿电极的绝缘膜的损伤。
另外，所施加的热通过首先向第2端子面和连接端子上的钎焊料的界面传递，就会在所述第2端子面和钎焊料的界面上形成合金层而可靠地进行接合。这里，所述连接端子和钎焊料的界面从加热处理前就成为形成了合金层的状态。
所以，由于钎焊料与第2端子和连接端子双方夹隔合金层而连接，因此就将所述第2端子和连接端子可靠地接合，这样就可以获得良好的接合。
另外，在所述半导体装置的制造方法中，最好所述连接体为具有与所述半导体芯片相同构成的其他的半导体芯片，在作为所述连接体的半导体芯片的第1端子上设有钎焊料，按照将该第1端子和层叠于所述半导体芯片之上的半导体芯片的第2端子接触的方式配置，借助所述钎焊料将所述第1端子和所述第2端子电连接。
这里，在作为连接体的半导体芯片之上，例如在第1端子侧层叠利用W-CSP(Wafer level Chip Scale Package)处理形成了再配线的半导体芯片。此时，通过从进行了W-CSP处理的半导体芯片的第1端子侧加热及加压，就会如上所述，热被从进行了W-CSP处理的半导体芯片的第1端子向外形小的第2端子侧传递。另外，所施加的热首先从进行了W-CSP处理的半导体芯片的第2端子向设于作为连接体的半导体芯片的第1端子上的钎焊料传递，通过在所述第2端子面和钎焊料的界面上形成合金层，就能够实现可靠的接合。在将作为连接体的半导体芯片和进行了W-CSP处理的半导体芯片层叠后，将该叠层体反转。
像这样，根据本发明，就可以制造具备了在进行了W-CSP处理的半导体芯片上良好地接合了半导体芯片的半导体装置。
另外，在所述半导体装置的制造方法中，当在所述半导体芯片上至少层叠一层其他的半导体芯片时，最好在设于下层的半导体芯片的第1端子上设置钎焊料，按照使该第1端子和层叠于所述半导体芯片之上的半导体芯片的第2端子接触的方式配置，借助所述钎焊料将所述第1端子和所述第2端子电连接。
这样，在层叠多个半导体芯片的情况下，由于使设于下层的半导体芯片的第1端子、层叠于该半导体芯片之上的半导体芯片的第2端子接触地配置，因此热就会从第2端子向设于第1端子上的钎焊料传递。这样，与所述的情况相同，在第2端子和钎焊料的界面上，就会从钎焊料的形成时开始成为合金层。这样，就可以借助形成了合金层的钎焊料将第2端子和第1端子可靠地接合。这样，就可以获得良好的利用钎焊料实现的接合，可以制造将半导体芯片可靠地层叠了的半导体装置。
另外，由于第1端子被朝向上方地层叠，因此在半导体芯片的层叠时将钎焊料熔化的情况下，由于钎焊料放置于所述第1端子上，因此就不会受到重力的影响，可以防止因钎焊料下垂而在上下的半导体芯片之间产生短路的情况。
另外，在所述半导体装置的制造方法中，最好对所述半导体芯片逐层加热加压而接合。
这样，由于可以将半导体芯片逐层地可靠地层叠，因此就可以提高所制造的半导体装置的可靠性。
另外，在所述半导体装置的制造方法中，最好将所述半导体芯片一起加热加压而接合。
这样，由于可以将所层叠的半导体芯片一起接合，因此就可以减少半导体装置的制造工序，可以提高生产性。
本发明的半导体装置中，是将设有基板、贯穿该基板的贯穿电极，所述贯穿电极具备设于所述基板的能动面侧的第1端子、设于与所述能动面相反的背面侧的第2端子，所述第1端子的外形被制成大于所述第2端子的外形的半导体芯片层叠于连接体上的半导体装置，所述半导体芯片将所述第2端子借助钎焊料与所述连接体的连接端子电连接。
本发明的半导体装置中，如果将第2端子例如朝向下方地层叠于连接体上，则热就会从端子的外形较大的第1端子向端子的外形较小的第2端子侧传递。这样，如前所述，由于第2端子与第1端子相比，端子上的面积更小，因此传向端子的周边部的热较少，所施加的热就可以被有效地用于将设于连接体的连接端子上的钎焊料熔融之中。所以，就可以将接合温度设为钎焊料的熔融温度左右，例如可以减少对覆盖贯穿电极的绝缘膜造成的损伤，可以提高半导体装置的可靠性。
另外，例如通过从贯穿电极的第1端子侧加热，热就向第2端子传递。此后，热被从第2端子向形成于连接体的连接端子上的钎焊料直接传递。这样，在第2端子面和钎焊料的界面上通过形成合金层而接合。所述连接端子和钎焊料的界面从钎焊料形成时开始就形成了合金层。所以，就可以借助形成了合金层的钎焊料将第2端子和连接端子良好地接合。
另外，例如在层叠于连接体上的半导体芯片之上层叠其他的半导体芯片的情况下，如果在所述第1端子上形成用于连接其他的半导体芯片的钎焊料，则即使钎焊料熔融，由于钎焊料被放置于第1端子上，因此也不会有因重力的影响而下垂的情况。这样，例如在层叠了半导体芯片的情况下，就可以防止在上下的半导体芯片之间产生由钎焊料的下垂造成的短路，提高半导体芯片层叠时的可靠性。
在所述半导体装置中，最好所述连接体是具有与所述半导体芯片相同的构成的其他的半导体芯片，在作为连接体的半导体芯片的第1端子上设有钎焊料，将该第1端子和层叠于所述半导体芯片之上的半导体芯片的第2端子借助所述钎焊料电连接。
这里，在作为连接体的半导体芯片之上，例如在第1端子侧层叠利用W-CSP处理形成了再配线的半导体芯片的情况下，如上所述，通过从进行了W-CSP处理的半导体芯片的第1端子侧加热及加压，热就被从外形大的第1端子向外形小的第2端子侧传递。这样，通过热从进行了W-CSP处理的半导体芯片的第2端子首先向设于作为连接体的半导体芯片的第1端子上的钎焊料传递，就能利用形成于所述第2端子面和钎焊料的界面上的合金层实现可靠的接合。
像这样，根据本发明，就可以制造具备了在进行了W-CSP处理的半导体芯片上良好地接合了半导体芯片的半导体装置。
另外，在所述半导体装置中，最好所述第1端子被按照覆盖设于所述基板上的电极极板的至少一部分的方式形成。
这样，由于在电极极板的至少一部分上直接形成第1端子，因此就可以不用形成配线等，而借助第1端子直接获得与电极极板的导通。这样，在获得与所述电极极板的导通时，就不需要向电极极板拉绕配线，不需要在半导体芯片的基板上形成配线区域，从而可以实现所述基板的小型化，实现具备了该基板的半导体装置的小型化。
另外，在所述半导体装置中，最好在层叠于所述连接体上的半导体芯片的第1端子上设置钎焊料，在所述半导体芯片上，借助该钎焊料层叠具备了与所述第1端子连接的焊盘的其他的部件。
这样，由于在半导体芯片的第1端子侧，层叠有其他的部件，因此第1端子就不会露出，另外通过防止第1端子部受到损伤，就成为可靠性高的半导体装置。
另外，在所述半导体装置中，最好设有覆盖借助钎焊料连接的连接部的密封树脂。
这样，被密封树脂覆盖了的连接部例如可以提高对抗湿气的耐湿性，减轻对半导体施加了应力时的加在所述接合部上的负载。
所以，钎焊料的接合部的连接可靠性提高，形成可靠性更高的半导体装置。
图1是本发明的半导体装置的实施方式1的说明图。
图2是半导体芯片的贯穿电极部的主要部分放大图。
图3A～C是本发明的半导体装置的制造方法的工序说明图。
图4是表示设置了密封树脂的半导体装置的侧视剖面图。
图5是表示具备了其他部件的半导体装置的侧视剖面图。
图6是本发明的半导体装置的实施方式2的说明图。
图7是本发明的半导体装置的实施方式3的说明图。
图8是在图7所示的半导体装置上设置了密封树脂的侧视剖面图。
具体实施例方式
下面将对本发明进行详细说明。
图1表示使用本发明的半导体装置的制造方法得到的半导体装置的示意性的侧视剖面图，图1中符号1表示半导体装置1。如图1所示，半导体装置1是由插件基板(连接体)100和多层(图1中为2层)相同的半导体芯片5构成的装置。
所述半导体芯片5具备半导体基板10(基板)、贯穿该半导体基板10的贯穿电极30。
而且，在先前说明的实施方式中，虽然作为连接体使用了插件基板100，但是作为该连接体并不仅限于插件基板100，也可以如后述所示，所述连接体由具有与所述半导体芯片5相同构成的其他的半导体芯片构成。
半导体芯片图2是所述半导体芯片5的贯穿电极30部分的主要部分放大剖面图。
如图2所示，所述半导体基板10由硅制成，厚度达到50μm左右。所述贯穿电极30是在形成于所述半导体基板10上的贯穿孔H4内夹隔绝缘膜22设置的贯穿电极30。
这里，贯穿孔H4是从半导体基板10的能动面10a侧贯穿至背面10b侧而形成的孔。半导体基板10是在其能动面10a侧形成了由晶体管或存储器元件及其他的电子元件构成的集成电路(未图示)的基板，在该能动面10a侧的表面形成绝缘膜12，另外在其上形成了由硼磷硅化物玻璃(以下称作BPSG)等制成的层间绝缘膜14。
所述贯穿电极30具备向能动面10a侧突出的能动面侧端子(第1端子)30a、向与所述能动面10a相反的背面10b侧突出的背面侧端子(第2端子)30b。另外，能动面侧端子30a的端子部分的外形与背面侧端子30b的端子部分的外形相比更大，本实施方式中被制成了俯视为圆形或正方形等。另外，在第1层的所述能动面侧端子30a上，形成有焊料(钎焊料)层40。这样，在通过夹隔所述焊料层40而与能动面侧端子30a导通的状态下被层叠。
作为所述焊料层40，例如使用锡·银等无铅焊料。作为焊料层40的形成方法(覆盖方法)，例如可以举出电解镀膜、浸渍镀膜、非电解镀膜等湿式镀膜法、热CVD、等离子体CVD、激光CVD等化学蒸镀法(CVD)、真空蒸镀、溅射、离子镀等干式镀膜法、热喷镀、金属箔的接合等。利用此种制造方法，在所述焊料层40上，在与所述能动面侧端子30a的界面上就形成合金层。它们当中，特别优选湿式镀膜法。如果利用湿式镀膜法，就会容易地形成焊料层40。
所述焊料层40虽然例如使用了无铅焊料，但是除此以外，也可以使用金属糊状物或熔融糊状物等。
在所述层间绝缘膜14的表面的给定位置上，形成有电极极板16。该电极极板16是将由Ti(钛)等制成的第1层16a、由TiN(氮化钛)等制成的第2层16b、由AlCu(铝/铜)等制成的第3层16c、由TiN等制成的第4层(帽层)16d以该顺序层叠而形成的。而且，对于该电极极板16的构成材料，可以根据电极极板16所必需的电特性、物理特性及化学特性而适当地变更。例如，既可以仅使用一般作为集成化用的电极使用的Al而形成电极极板16，另外也可以仅使用电阻低的铜形成电极极板16。
这里，电极极板16被排列形成于半导体装置1的周边部，或者排列形成于其中央部，在这些电极极板16的下方未形成集成电路。覆盖这些电极极板16地在所述层间绝缘膜14的表面形成有钝化膜18。钝化膜18是由氧化硅或氮化硅、聚亚酰胺树脂等形成的膜，例如被制成1μm左右的膜厚。而且，所述电极极板16如后所述，通过被能动面侧端子部30a的至少一部分覆盖，成为接触并电连接的状态。
另外，在电极极板16的中央部形成有钝化膜18的开口部H1，另外还形成有电极16的开口部H2。而且，开口部H1的内径被制成100μm左右，开口部H2的内径被制成比开口部H1的内径小60μm左右。另一方面，在钝化膜18的表面以及开口部H1及开口部H2的内面，形成有由SiO2等制成的绝缘膜20。利用此种构成，在电极极板16的中央部，就形成绝缘膜20、层间绝缘膜14、绝缘膜12及贯穿半导体基板10的孔部H3。孔部H3的内径小于开口部H2的内径，例如被制成50μm左右。而且，孔部H3虽然在本实施方式中为俯视圆形的形状，但是并不限定于此，例如也可以是俯视矩形形状。
在孔部H3的内壁面及绝缘膜20的表面，形成有由SiO2等制成的绝缘膜22。该绝缘膜22是用于防止电流泄漏的产生、氧或水分等造成的侵蚀等的膜，本实施方式中例如被制成1μm左右的厚度。另外，绝缘膜22特别是在覆盖孔部H3的内壁面的一侧，其一端侧成为从半导体基板10的背面10b中突出出来的状态。
另一方面，形成于电极极板16的第3层16c的表面的绝缘膜20及绝缘膜22被沿着开口部H2的周缘除去了一部分，在露出的电极极板16的第3层16c的表面及绝缘膜22的表面(内面)，形成有基底膜24。基底膜24是由形成于绝缘膜22等的表面(内面)的阻挡层(阻挡金属)、形成于阻挡层的表面(内面)的种晶层(种晶电极)构成的膜。阻挡层是用于防止后述的贯穿电极30形成用的导电材料向半导体基板10扩散的层，由TiW(钛钨)或TiN(氮化钛)等形成。另一方面，种晶层是在利用镀膜处理形成后述的贯穿电极30时的成为电极的层，由Cu或Au(金)、Ag(银)等形成。
在此种基底膜24的内层，由Cu或W等电阻低的导电材料制成的贯穿电极30被以嵌入由开口部H1、开口部H2及孔部H3构成的贯穿孔H4内的状态形成。而且，作为形成贯穿电极30的导电材料，可以使用在多晶硅中掺杂了B(硼)或P(磷)等杂质的材料，在使用此种材料形成的情况下，由于不需要防止金属向半导体基板10的扩散，因此就可以不需要所述的阻挡层。
另外，该贯穿电极30和所述电极极板16在图2的P1部中成为电连接的状态。这样，贯穿电极30的能动面侧端子30a就与所述电极极板16电连接。
如前所述，贯穿电极30的半导体基板10的背面10b侧的背面侧端子部30b成为比半导体基板10的背面10b还要突出的状态。另外，绝缘膜22也从半导体基板10的背面10b中突出，覆盖所述背面侧端子部30b的侧面部的一部分。这样，贯穿电极30的端面及侧面部的一部分就成为导电部从绝缘膜22中露出的状态。
如图1所示，在所述插件基板100的层叠所述半导体芯片5的面上，形成有与半导体芯片5电连接的垫片部110(连接端子)。另外，在所述垫片部110上，形成了用于与所述半导体芯片5的背面侧端子30b接合的焊料(钎焊料)层111。而且，所述焊料层111和设于半导体芯片5的能动面侧端子30a上的焊料层40形成相同的焊料，是达到相同的熔融温度的材料。
所述半导体芯片5将所述背面侧端子30b朝向下方，与所述垫片部110接触，如后所述，通过所述焊料层111熔融而固化，所述背面侧端子30b和所述垫片部110借助焊料层111而连接，成为将半导体芯片5和插件基板100连接的构成。
另外，第2层的半导体芯片5被层叠于所述第1层的半导体芯片5的能动面侧端子30a上，使得第2层的半导体芯片5的背面侧端子30b与之接触。如后所述，通过将形成于第1层的半导体芯片5的能动面侧端子30a上的焊料层40熔融固化，就会借助该焊料层40，将第1层的半导体芯片5和第2层的半导体芯片5连接。
而且，在层叠于最上层的半导体芯片(本实施方式中，为第2层的半导体芯片)5的能动面侧端子30a上，由于未层叠半导体芯片5，因此就不需要焊料层40，成为未形成焊料层40的芯片。
基于此种构成，构成半导体装置1。
半导体装置的制造方法下面，使用图3A～C，对在插件基板100上层叠具有相同的构造的半导体芯片5而制造半导体装置1的方法进行说明。
首先，如图3A所示，将半导体芯片5的背面侧端子30b朝向下方，进行位置对齐，使之与设于形成于插件基板100的表面上的垫片部110上的焊料层111接触。
此时，通过在背面侧端子30b上附着焊剂(未图示)，实现焊料的浸润性的提高。作为焊剂的附着方法，有分散、喷墨、转印等。
此外，为了防止所层叠的半导体芯片5因振动或冲击而移动，位置错移，例如也可以通过加热、加压而将所述背面侧端子30b和所述垫片部110临时接合。而且，在进行临时接合时，利用与真正接合时相比更低的温度及更弱的压力进行。
像这样，就在插件基板100上层叠第1层的半导体芯片5。
然后，如图3B所示，将第2层的半导体芯片5的背面侧端子30b朝向下方，进行位置对齐，使之与设于第1层的半导体芯片5的能动面侧端子30a之上的焊料层40接触。此时，与第1层的半导体芯片5的情况相同，也可以在第2层的半导体芯片5的背面侧端子30b上附着焊剂而实现焊料的浸润性的提高。另外，也可以通过进行加热加压，将第2层的半导体芯片5临时固定。
然后，如图3C所示，例如通过使用如后所述的焊接装置，通过在从第2层的半导体芯片5的能动面侧端子30a侧直接加热的同时，将半导体芯片5向图中箭头方向加压，使形成于插件基板100的垫片部110上的焊料层111及形成于第1层的半导体芯片5的能动面侧端子30a上的焊料层40熔融固化，将插件基板100和2层半导体芯片5电接合。
所述焊接装置4具备用于放置临时接合了半导体芯片5的插件基板100的焊接台架42、位于该焊接台架42的上方(图3C中、上侧)并且与焊接台架42相面对的面成为平坦面S的焊头41。
这些焊头41及焊接台架42分别形成块状，例如由各种金属材料、各种陶瓷材料等构成。
另外，在焊头41中，内置有例如由墨盒加热器、陶瓷加热器等构成的热源(未图示)。
而且，也可以通过在焊接台架42侧也设置热源，将加热时的焊头41侧和焊接台架42侧设为相同程度的温度，消除插件基板100和半导体芯片5的温差，使焊料均一地熔融。
首先，在利用焊头41的加热·加压中，在焊接台架42上放置层叠了半导体芯片5的插件基板100。此时，焊头41就成为被加热至使后述的焊料层40及焊料层111熔融的程度的温度的状态。
此后，通过使焊头41与第2层的半导体芯片5接触，从第2层的半导体芯片5的能动面侧端子30a侧加热。此后，在加热的状态下，利用驱动机构(未图示)，使焊头41沿图3C中箭头方向下降至给定位置，对半导体芯片5和插件基板100加压。
这里，本实施方式中，在使熔点为250℃的焊料层40及焊料层111熔化时，在加热的温度(焊头41的温度)为作为与焊料层40及焊料层111的熔点相同程度的温度的250～260℃下进行了焊接。
这样，由所述焊头41产生的热就从被层叠为第2层的半导体芯片5的能动面侧端子30a向背面侧端子30b侧传递。这时，由于背面侧端子30b与能动面侧端子30a相比端子的外形面积更小，因此传向背面侧端子30b的周边部的热就变少。由此，热通过经过被层叠为第2层的半导体芯片5的背面侧端子30b，向设于层叠在下面的半导体芯片5的能动面侧端子30a之上的焊料层40有效地传递而熔融。而且，当焊料层40熔融时，由于能动面侧端子30a朝向上方层叠，因此设于能动面侧端子30a上的焊料层40就不会因受到重力的影响而向下方下垂。
热从第2层的半导体芯片5的背面侧端子30b向第1层的半导体芯片5的焊料层40传递，从而在焊料层40和所述背面侧端子30b的界面上形成合金层。而且，如前所述，所述焊料层40在与第1层的能动面侧端子30a的界面上形成合金层，从而被可靠地连接。
此外，向第1层的能动面侧端子30a传递的热通过在贯穿电极30内传递而向第1层的半导体芯片5的背面侧端子30b传递。此后，热从所述背面侧端子30b向设于插件基板100的垫片部110上的焊料层111传递，将该焊料层111熔融。
此时，与第1层的半导体芯片5和第2层的半导体芯片5的焊接时相同，热通过从第1层的半导体芯片5的背面侧端子30b向所述焊料层111传递，在背面侧端子30b和焊料层111的界面上，焊料就会形成合金层。这样，第1层的半导体芯片5和插件基板100的垫片部110就被合金层可靠地连接。
其后，将利用热源进行的焊头41的加热停止，再次使焊料层40和焊料层111固化(硬化)。这样，在插件基板100上，就夹隔焊料层111层叠第1层的半导体芯片5，继而，在该半导体芯片5上夹隔焊料层40可靠地接合第2层的半导体芯片5。
另外，也可以通过在插件基板100和半导体芯片5之间及被层叠的2层半导体芯片之间填充绝缘性的底层填料(未图示)，在插件基板100上稳定地保持固定半导体芯片5的同时，在端子间的接合位置以外被绝缘。
最后，通过将在插件基板100上层叠了半导体芯片5的叠层物从焊接装置4中取出，就得到图1所示的半导体装置1。
本实施方式中，虽然对被层叠的半导体芯片5一起加热加压，接合在插件基板100上，但是也可以通过对半导体芯片5逐层加热加压，逐层可靠地层叠。
此时，在用焊头41进行加热加压时，如果在能动面侧端子30a上形成焊料层40，焊料层40就会熔融。所以，也可以通过在焊料层40熔融了的能动面侧端子30a上，再次形成焊料层40，而将半导体芯片5层叠。
另外，也可以在每层叠一层半导体芯片5时，在半导体芯片5的能动面侧端子30a上形成焊料层40，依次层叠半导体芯片5。
而且，在插件基板100上，仅层叠一层半导体芯片5的情况下，由于不需要将半导体芯片5的能动面侧端子30a和其他的半导体芯片5的背面侧端子30b焊接，因此就不需要在半导体芯片5的能动面侧端子30a上形成焊料层40。
此种半导体装置1的制造方法中，由于将半导体芯片5的贯穿电极30的背面侧端子30b朝向下方地层叠在插件基板100上，从能动面侧端子30a开始利用所述焊头41的热源进行加热，因此就会从外形大的能动面侧端子30a向外形小的背面侧端子30b传递。这样，由于背面侧端子30b与能动面侧端子30a相比面积更小，因此传向背面侧端子30b的周边部的热较少，从而可以在将夹隔所述背面侧端子30b设于插件基板100的垫片部110上的焊料层111熔融时有效地使用。所以，通过有效地利用热，就可以在焊料层111的熔融温度下接合，与将能动面侧端子30a设于下方而层叠的情况相比，可以降低焊料的熔融温度，从而可以减少对覆盖贯穿电极30的绝缘膜24的损伤。
另外，热在背面侧端子30b和所述垫片部110上的焊料层111的界面上，会形成合金层而可靠地接合。而且，所述垫片部110和焊料层111的界面从形成了该焊料层111的时刻开始就成为形成了合金层的状态。
所以，由于在焊料层111夹隔合金层与背面侧端子30b和垫片部110双方连接，将所述背面侧端子30b和垫片部110可靠地接合后，将焊料层111硬化，因此就可以获得良好的焊接。
另外，在将半导体芯片5层叠多层(本实施方式中为2层)时，由于使设于第1层的半导体芯片5的能动面侧端子30a和层叠于第2层的半导体芯片5的背面侧端子30b接触而配置，因此热就从所述背面侧端子30b向设于所述能动面侧端子30a上的焊料层40传递。这样，如前所述，在背面侧端子30b和能动面侧端子30a的界面上，焊料层40就形成合金层。
另外，所述能动面侧端子30a和焊料层40的界面在形成焊料层40时形成合金层。所以，利用合金层，焊料层40就可以将背面侧端子30b和能动面侧端子30a可靠地接合。这样，就可以进行良好的焊接，从而可以制造将半导体芯片5可靠地层叠了的半导体装置1。
另外，由于能动面侧端子30a朝向上方地层叠于插件基板100上，因此当所述能动面侧端子30a上的焊料层40熔化时，设于能动面侧端子30a上的焊料层40不会受到重力的影响而向下方下垂，从而可以防止因焊料下垂而在上下半导体芯片5之间发生短路。
另外，当将所述半导体芯片5逐层加热加压而接合时，由于可以将半导体芯片逐层可靠地层叠，因此就可以提高所制造的半导体装置的可靠性。
另外，当将所述半导体芯片5一起加热加压而接合时，由于可以将所层叠的半导体芯片5一起接合，因此就可以减少半导体装置5的制造工序，从而可以提高生产性。
根据本发明的半导体芯片5，如前所述，由于在热将设于插件基板100的垫片部110上的焊料层111熔融时可以被有效地使用，因此加在半导体芯片5上的热就可以设为焊料的熔融温度左右，通过减少对覆盖贯穿电极30的绝缘膜24造成的损伤，就可以提高半导体芯片5的可靠性，提高具备它们的半导体装置1的可靠性。
由于焊料在各端子间的连接部的界面上形成合金层而接合，因此就可以提高接合部的可靠性。
另外，在如前所述将半导体芯片层叠的情况下，可以防止上下半导体芯片5之间的短路，获得可靠性高的半导体装置1。
另外，所述能动面侧端子30a由于通过使至少一部分覆盖电极极板16，与电极极板16的一部分电连接，因此就可以增大通过借助能动面侧端子30a而获得与电极极板16的导通时的电接触面积。这样，通过在获得与所述电极极板的导通时，取消在半导体基板10上与电极极板16连接的配线的形成区域，就可以实现半导体基板10的小型化，实现具备了半导体基板10的半导体装置1的小型化。
而且，在所述半导体装置1中，也可以设置覆盖借助钎焊料而被连接的连接部的密封树脂。
具体来说，如图4所示，按照覆盖插件基板100的垫片部110和第1层半导体芯片5的背面侧端子30b的利用焊料层111的接合部、及被层叠于第1层的半导体芯片5的能动面侧端子30a和被层叠于第2层的半导体芯片5的背面侧端子30b的利用焊料层40的接合部的方式，设置由环氧树脂、硅树脂等制成的密封树脂180。
另外，密封树脂180被按照将所述插件基板100和半导体芯片5之间及所层叠的半导体芯片5之间填充的方式设置。而且，该密封树脂180优选使用难以产生残留应力的低应力树脂。这样，就可以减小由残留应力造成的对所述接合部的影响。
根据此种构成，由于层叠于插件基板100上的半导体芯片5的接合部被密封树脂180覆盖，因此对抗湿气的耐湿性提高，并且可以减轻在应力加在半导体装置1上时的由焊料层施加在接合部上的载荷。这样，就可以提高半导体装置1的连接可靠性，获得可靠性更高的半导体装置1。
另外，也可以如图5所示，在层叠于所述插件基板100上的半导体芯片5当中的形成于最上段的半导体芯片5’上，层叠其他的部件。作为所述的其他的部件，例如可以举出IC芯片等电子部件150。这里，在半导体芯片5’的能动面侧端子30a的上面，设有焊料层40。此外，电子部件150在半导体芯片5’的能动面侧端子30a’上，具备用于夹隔焊料层40而连接的焊盘160。而且，该焊盘160是被在俯视的状态下与半导体芯片5’的贯穿电极重合地配置的。
基于此种构成，电子部件150就夹隔焊料层40而将焊盘160和能动面侧端子30a可靠地连接。这样，半导体装置1通过具备所述电子部件150，就成为功能性更高的装置。
另外，在被夹隔焊料层40而连接的半导体芯片5之间，及半导体芯片5’和电子部件150之间，与图4所示的情况相同，设有密封树脂180。所以，在利用焊料层40形成的接合部中，密封树脂180通过提高耐湿性或强度，就形成可靠性更高的半导体装置1。
(实施方式2)下面，对利用本发明的半导体装置的制造方法获得的其他的实施方式的半导体装置2进行说明。
图6是表示作为连接体在使用W-CSP(Wafer level Chip ScalePackage)技术进行了处理的W-CSP处理基板60上层叠了半导体芯片5的状态的剖面图。
如图6所示，半导体装置2形成在所述W-CSP处理基板60上层叠了多个(图6中为2层)与所述实施方式中所使用的半导体芯片5相同构造的芯片的构造。与所述实施方式相同，半导体芯片5被将背面侧端子30b朝向下方地与形成于后述的W-CSP处理基板60上的连接端子上连接。
这里，所谓W-CSP技术是指在晶片的状态下一起进行再配置配线(再配线)及树脂密封后分离为各个半导体芯片的技术。
所述W-CSP处理基板60具有例如由Si(硅)制成的基板62，在基板62上，排列形成有与半导体芯片5连接的多个连接端子64。
连接端子64被贯穿基板62地形成，被制成从基板62的能动面62a及基板62的背面62b中突出的形状。另外，在基板62的背面62b侧，形成有再配置配线(未图示)。所述再配置配线的一端与所述连接端子64连接，在再配置配线的另一端与成为外部连接端子的焊盘70连接。像这样，通过形成与连接端子64电连接的再配置配线及焊盘70，来变换连接端子64的间距及排列。
另外，在从所述基板62的能动面62a侧突出的能动面侧连接端子64a上，形成有用于与半导体芯片5的背面侧端子30b连接的焊料层65。
而且，在图6中，符号72是为了将加在对应于再配置配线的焊盘70上的应力缓和而形成的应力缓和层。
图6所示的方式的半导体装置2由于在薄型化了的基板62上层叠半导体芯片5，因此就能够在控制半导体装置2的高度的同时实现高集成化。另外，通过在基板62上形成再配置配线及焊盘70，就能够实现形成于基板62上的连接端子64的间距及排列的变换，使搭载半导体装置2的玻璃环氧树脂等基板的配线的自由度增加，能够进一步实现高集成化。
在W-CSP处理基板60上，层叠半导体芯片5时，与所述实施方式相同，将第1层的半导体芯片5的背面侧端子30b朝向下方，在设于能动面侧连接端子64a上的焊料层65上进行位置对齐。此时，为了使对齐了的半导体芯片5不偏移，也可以通过加热加压，将半导体芯片5临时固定在W-CSP处理基板60上。
然后，在第1层的半导体芯片5的能动面侧端子30a上，在形成于第2层的半导体芯片5的背面侧端子30b上的焊料层40上进行位置对齐。此时，也可以通过与第1层的半导体芯片5相同地进行加热加压，而临时固定。
在将半导体芯片5在W-CSP处理基板60上对齐、临时固定后，例如通过使用所述焊接装置4等，从所层叠的半导体芯片5的能动面侧端子30a侧进行加热加压，在W-CSP处理基板60上将半导体芯片5一起焊接层叠。
另外，在每层叠一层半导体芯片5时，也可以通过加热加压而将半导体芯片5层叠于W-CSP处理基板60上。
根据本发明的半导体装置2及半导体装置2的制造方法，将半导体芯片5的贯穿电极30的背面侧端子30b朝向下方，层叠于W-CSP处理基板60上，从能动面侧端子侧30a开始，与所述实施方式相同地，利用焊头41的热源进行加热。这样，热就会从半导体芯片5的外形大的能动面侧端子30a向外形小的背面侧端子侧30b传递。此时，由于背面侧端子30b与能动面侧端子30a相比面积更小，因此传向背面侧端子30b的周边部的热较少，从而可以被有效地用于将夹隔所述背面侧端子30b设于W-CSP处理基板60的连接端子64上的焊料层65熔融之中。
另外，可以将加在半导体芯片5上的热设为焊料的熔融温度左右，通过减少对覆盖半导体芯片5的贯穿电极30的绝缘膜24造成的损伤，就可以提高半导体芯片5的可靠性，提高层叠了半导体芯片5的半导体装置2的可靠性。
另外，与所述实施方式相同，所述焊料层40及焊料层65由于在与各连接端子部的界面上形成合金层而接合，因此就可以实现可靠性高的焊接。
另外，在半导体芯片5上层叠其他的相同构造的半导体芯片5的情况下，如所述实施方式中说明所示，在层叠了半导体芯片5的情况下，可以防止上下半导体芯片5之间的短路，从而可以获得可靠性高的半导体装置2。
而且，本发明的技术范围并不限定于所述实施方式，在不脱离本发明的主旨的范围内可以进行各种变更。例如，在本实施方式中，虽然说明了层叠了2层半导体芯片5的半导体装置1，但是也可以通过层叠3层以上的半导体芯片而构成半导体装置1。
(实施方式3)下面，对利用本发明的半导体装置的制造方法获得的其他的实施方式的半导体装置进行说明。
这里，本实施方式的半导体装置作为连接体使用具有与所述半导体芯片5相同构成的半导体芯片7，在该半导体芯片7的第1端子上设置钎焊料，该第1端子和层叠于所述半导体芯片7上的半导体芯片5的第2端子被借助所述钎焊料电连接。
而且，如后所述，在能动面10a侧利用W-CSP处理形成有再配线的半导体芯片5除了形成该再配线以外，由与所述的实施方式的半导体芯片5相同的构成形成，对于相同的构造，使用相同的符号进行说明。
图7是表示本实施方式的半导体装置3的侧视剖面图的图。
如图7所示，在最下层(图7中下侧)，形成有作为所述连接体使用的半导体芯片7。另外，在被层叠多层的半导体芯片5当中的最上层(图7中上侧)的半导体芯片5的能动面10a侧，利用W-CSP处理形成有再配线。而且，在后述的制造工序中，在作为连接体的所述半导体芯片7上，层叠有半导体芯片5。
如图7所示，在作为连接体的半导体芯片7的能动面侧端子30a上，设有焊料层(钎焊料)40，该能动面侧端子30a和层叠于半导体芯片7上的半导体芯片5的背面侧端子30b被借助焊料层40电连接。而且，本实施方式虽然形成在作为连接体的半导体芯片7上，层叠了2层的半导体芯片5的构造，但是并不限定于此，也可以采用层叠了2层以上的半导体芯片5的构造。
在最上层的半导体芯片5的能动面10a侧，利用W-CSP处理形成再配线(未图示)，该再配线成为与向该能动面10a侧突出的能动面侧端子30a连接的配线。与所述能动面侧端子30a连接的配线部的相反一侧被与成为外部连接端子的焊盘70连接。通过将该焊盘70配置在所需的位置，利用所述配线部将所述焊盘70和所述能动面侧端子30a连接，来变换半导体芯片5的能动面侧端子30a的间距及排列(再配置配线)。而且，符号72是为了缓和加在对应于再配置配线的焊盘70上的应力而形成的应力缓和层。
下面，对制造所述半导体装置3的方法进行说明。
在制造该半导体装置3时，作为连接体使用具有与半导体芯片5相同构造的其他的半导体芯片7，使该半导体芯片7的能动面侧端子30a和层叠于所述半导体芯片7上的半导体芯片5的背面侧端子30b接触而依次层叠对齐。此后，将在能动面10a利用W-CSP处理形成了再配线的半导体芯片5作为最上段而层叠对齐。此时，为了使在半导体芯片7上对齐了的半导体芯片5不偏移，也可以通过进行加热加压，将半导体芯片5临时固定在作为连接体的半导体芯片7上。
本实施方式中，在所述半导体芯片7上将半导体芯片5对齐或临时固定后，例如使用所述焊接装置4，从最上段的能动面10a侧，即利用W-CSP处理形成了再配线的面侧进行加热加压，将半导体芯片5一起焊接层叠在所述半导体芯片7上。此时，所施加的热从被进行了W-CSP处理的半导体芯片5的能动面侧端子30a向其背面侧端子30b传递。此后，从该背面侧端子30b开始，热向下层的半导体芯片5的能动面侧端子30a依次传递。这里，在所述半导体芯片5的接合部处，所施加的热就会从外形小的背面侧端子30b，向设于外形大的能动面侧端子30a上的焊料层40传递。此后，该热从该焊料层40向能动面侧端子30a传递，同样地通过在下层的半导体芯片5间的接合部间传递，来进行焊接。这样，如前所述，通过有效地利用热，利用焊料层形成的接合部就能够形成利用合金层的良好的接合。
而且，在所述半导体芯片7上每层叠一层半导体芯片5时，也可以通过加热加压层叠半导体芯片5。这样，通过将作为连接体的半导体芯片7和被进行了W-CSP处理的半导体芯片5层叠，就完成了本实施方式的半导体装置3。
这里，本实施方式的半导体装置3通过将其上下反转，就能够作为具备了层叠于被进行了W-CSP处理的半导体芯片5上的多个半导体芯片的半导体装置使用。
根据本实施方式的半导体装置3的制造方法，通过从被进行了W-CSP处理的半导体芯片5的能动面侧端子30a进行加热及加压，在所述半导体芯片5的接合部，就会如上所述，热从外形小的背面侧端子30b向外形大的能动面侧端子30a传递。具体来说，所施加的热通过从被进行了W-CSP处理的半导体芯片5的背面侧端子30b首先向设于作为连接体的半导体芯片7的背面侧端子30b上的焊料层40传递，就可以如前所述，在所述背面侧端子30b和焊料层40的界面上形成合金层而可靠地接合。
此后，热在贯穿电极30内传递，在下层的半导体芯片5的接合部中也同样地形成合金层而接合。
根据本发明，就可以制造在被进行了W-CSP处理的半导体芯片5上具备了被良好地接合的半导体芯片5、7的半导体装置3。
而且，本实施方式的半导体装置3也可以如前所述(参照图4、图5)，采用将半导体芯片4、7间的能动面侧端子30a和背面侧端子30b之间的利用焊料层形成的接合部，如图8所示地利用密封树脂180覆盖的构成。这样，通过密封树脂180提高了利用焊料层形成的接合部的耐湿性或强度，就成为可靠性高的半导体装置3。
而且，在实施方式的半导体装置3的最上段的半导体芯片7上，也可以设置如图5所示的电子部件150，形成更高功能的半导体装置3。
以上虽然对本发明的优选实施例进行了说明，但是本发明并不限定于这些实施例。在不脱离本发明的主旨的范围内，可以进行构成的添加、省略、置换及其他的变更。本发明并不由所述的说明限定，而仅由附加的技术方案的范围限定。
权利要求
1.一种半导体装置的制造方法，是将设有基板和贯穿该基板的贯穿电极，且所述贯穿电极具备设于所述基板的能动面侧的第1端子和设于与所述能动面相反的背面侧的第2端子，且所述第1端子的外形被制成大于所述第2端子的外形的半导体芯片，在连接体上至少层叠一层的半导体装置的制造方法，其特征是，具备使所述半导体芯片的第2端子与设置了钎焊料的所述连接体的连接端子接触，将该半导体芯片层叠于所述连接体上的工序、通过从所述第1端子侧对所述第1端子加热加压，借助所述钎焊料将所述连接端子和所述第2端子电连接的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征是，所述连接体为具有与所述半导体芯片相同构成的其他的半导体芯片，在作为所述连接体的半导体芯片的第1端子上设有钎焊料，按照使该第1端子和层叠于所述半导体芯片之上的半导体芯片的第2端子接触的方式配置，借助所述钎焊料将所述第1端子和所述第2端子电连接。
3.根据权利要求1所述的半导体装置的制造方法，其特征是，当在所述半导体芯片上至少层叠一层第2半导体芯片时，在设于下层的半导体芯片的第1端子上设置钎焊料，按照使该第1端子和层叠于所述半导体芯片之上的第2半导体芯片的第2端子接触的方式配置，借助所述钎焊料将所述半导体芯片的所述第1端子和所述第2半导体芯片的所述第2端子电连接。
4.根据权利要求3所述的半导体装置的制造方法，其特征是，对所述半导体芯片逐层加热加压而接合。
5.根据权利要求3所述的半导体装置的制造方法，其特征是，将所述半导体芯片一起加热加压而接合。
6.一种半导体装置，是将设有基板、贯穿该基板的贯穿电极，且所述贯穿电极具备设于所述基板的能动面侧的第1端子和设于与所述能动面相反的背面侧的第2端子，且所述第1端子的外形被制成大于所述第2端子的外形的半导体芯片层叠于连接体上的半导体装置，其特征是，所述半导体芯片将所述第2端子借助钎焊料与所述连接体的连接端子电连接。
7.根据权利要求6所述的半导体装置，其特征是，所述连接体是具有与所述半导体芯片相同的构成的其他的半导体芯片，在作为连接体的半导体芯片的第1端子上设有钎焊料，将该第1端子和层叠于所述半导体芯片之上的半导体芯片的第2端子借助所述钎焊料电连接。
8.根据权利要求6所述的半导体装置，其特征是，所述第1端子被按照覆盖设于所述基板上的电极极板的至少一部分的方式形成。
9.根据权利要求6所述的半导体装置，其特征是，在层叠于所述连接体上的半导体芯片的第1端子上设置钎焊料，在所述半导体芯片上，层叠了具备以夹隔该钎焊料的方式与所述第1端子连接的焊盘的其他的部件。
10.根据权利要求6所述的半导体装置，其特征是，设有覆盖借助钎焊料连接的连接部的密封树脂。
全文摘要
本发明提供一种半导体装置，是将设有基板、贯穿该基板的贯穿电极，所述贯穿电极具备设于所述基板的能动面侧的第1端子和设于与所述能动面相反的背面侧的第2端子，所述第1端子的外形被制成大于所述第2端子的外形的半导体芯片层叠于连接体上的半导体装置，其特征是，所述半导体芯片将所述第2端子借助钎焊料与所述连接体的连接端子电连接。
文档编号H01L21/02GK1744315SQ200510091989
公开日2006年3月8日 申请日期2005年8月15日 优先权日2004年8月31日
发明者横山好彦, 西山佳秀 申请人:精工爱普生株式会社