专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种包括MIM(金属-绝缘体-金属)电容器的半导体器件及其制造方法。
背景技术：
近年来，研究集中在模拟器件和CMOS逻辑器件的单芯片集成上。同时，CMOS逻辑器件逐年得到日益小型化，所以，为了减小在栅极长度为0.1μm或更小的MOS晶体管中的互连电阻，研究了将低电阻率材料铜作为互连材料，同时镶嵌(damascene)工艺作为一种用于制造互连的方法也在研究中。随着小型化的进行，晶体管的集成度趋向于越来越高，并且在CMOS逻辑器件中的互连的总数趋于增加。这些面向半导体器件的小型化和多层互连配置的趋势引起了下述问题，即如何在模拟器件中形成一个高电容的电容器而不会影响实现较高的器件集成度。
作为其中在模拟器件中形成高电容电容器的一个例子，有这样一种半导体器件，它包括通过镶嵌工艺形成的MIM电容器。MIM电容器由彼此相对的金属下电极和金属上电极组成，并在上下电极之间插入有电容器绝缘膜。与使用多晶硅用作电池板的常规电容器相比，由于薄膜技术允许将下电极、电容器绝缘膜和上电极形成地更薄，所以能形成具有高电容的电容器而不会影响实现较高的集成度(例如参见专利文件1日本公开专利公布No.2002-217373)。
参考附图，以下将给出用于制造包括MIM电容器的半导体器件的常规方法的描述。
图7A至图7E是说明制造包括MIM电容器的常规半导体器件的工艺步骤的横截面图。典型地如图7A中所示，将MIM电容器形成区域MIM和互连形成区域Rlogic描绘为半导体衬底的表面区域。
首先，如图7A中所示，第一绝缘膜1形成在半导体衬底上(未示出)，该半导体衬底形成有诸如晶体管的半导体元件。然后，通过CVD或溅射将第一金属膜2淀积在第一绝缘膜1上。
接着，如图7B中所示，通过CVD将第二绝缘膜3淀积在第一金属膜2上。
接着，如图7C中所示，通过光刻，将在互连形成区域Rlogic中具有开口的抗蚀剂掩膜4形成在第二绝缘膜3上，以覆盖MIM电容器形成区域MIM。然后，使用抗蚀剂掩膜4通过干法刻蚀，构图第二绝缘膜3。之后，通过使用氧化等离子体的灰化(ashing)去除抗蚀剂掩膜4。
接着，如图7D中所示，通过CVD或溅射淀积第二金属膜5，以覆盖半导体衬底的整个表面。
接着，如图7E中所示，通过光刻和干法刻蚀构图第二金属膜5、第二绝缘膜3和第一金属膜2，以形成由上电极5a、电容器绝缘膜3a和下电极2a组成的MIM电容器6，以及由上互连5b和下互连2b组成的互连7。
发明内容
然而，用于制造包括MIM电容器的半导体器件的常规方法遇到了下列问题。
如图7C中所示，在用于制造包括MIM电容器的半导体器件的常规方法中，用抗蚀剂掩膜4覆盖第二绝缘膜3，以对用作MIM电容器的电容器绝缘膜3a的第二绝缘膜3进行构图。从而，在构图后的灰化中，由于抗蚀剂掩膜4蒸发，电容器绝缘膜3a的上表面和侧表面暴露于氧等离子体。由于电容器绝缘膜这里由例如二氧化硅膜(SiO2)组成，所以在暴露于氧等离子体时，在电容器绝缘膜的上表面和侧表面中的SiO2共价键断裂，从而发生物理腐蚀。这造成电容器绝缘膜的上表面和侧表面粗糙，使其表面平整度下降，并降低了其击穿电压，使得发生不利的介质击穿。在电容器绝缘膜的上表面和侧表面中，由暴露于氧等离子体造成了悬挂键的情况下，电子处于不稳定的化学激发态，从而电容器绝缘膜的上表面和侧表面受到杂质等的污染。这导致了MIM电容器的错误操作、生产量的降低和器件可靠性的下降。
此外，在包括MIM电容器的常规半导体器件中，MIM电容器与其他元件电独立，并且没有形成用于引出上电极的互连。结果，用于引出上电极的另外的接触孔或互连层变得必要，这影响了具有MIM电容器的半导体器件的小型化。另外，为了形成用于引出上电极的另外的接触孔或互连层，半导体器件的制造工艺中的步骤数目不利地增加。
本发明的一个目的在于提供一种用于制造具有高可靠性MIM电容器的半导体器件的方法。
根据本发明一个方面的半导体器件是具有MIM电容器的半导体器件，该MIM电容器包括第一绝缘膜，其形成在半导体衬底上；下电极，由形成在第一绝缘膜上的第一金属膜组成；电容器绝缘膜，其形成在下电极上；和上电极，由形成在电容器绝缘膜上的第二金属膜组成，该半导体器件包括下互连，由形成在第一绝缘膜上的第一金属膜组成；和上互连，由形成在下互连上的第二金属膜组成，上互连和上电极形成为一体。
根据本发明一个方面的具有MIM电容器的半导体器件，与其中将均用于引出MIM电容器上电极的接触孔和互连层重新形成在上层中的半导体器件相比，能进一步地小型化。
优选地，根据本发明一个方面的半导体器件，还包括第二绝缘膜，其形成在第一绝缘膜上并具有下电极沟槽和互连沟槽，下电极埋入下电极沟槽中并且下互连埋入互连沟槽中。
在根据本发明一个方面的半导体器件中，下电极的上表面和侧表面覆盖有电容器绝缘膜。
优选地，根据本发明一个方面的半导体器件，还包括第三绝缘膜，其形成在下电极和下互连上方，以用作电容器绝缘膜；和第四绝缘膜，其形成在第三绝缘膜上，其中在位于下电极上方的第四绝缘膜部分中形成有开口，在位于下电极上方的第三绝缘膜和第四绝缘膜的相应部分中，形成有贯穿第三绝缘膜和第四绝缘膜的接触孔，在由暴露于开口中的第三绝缘膜组成的电容器绝缘膜的部分上形成有上电极，以及在待连接到下互连的接触孔中形成有上互连。
在根据本发明一个方面的半导体器件中，优选地，开口和接触孔通过第四绝缘膜彼此分开，以及优选地，上电极和上互连在第四绝缘膜上方彼此连接。
用于制造根据本发明一个方面的半导体器件的方法，包括以下步骤(a)在半导体衬底上形成第一绝缘膜；(b)在第一绝缘膜上形成均由第一金属膜组成的下电极和下互连；(c)在下电极上形成电容器绝缘膜；以及(d)在电容器绝缘膜上形成由第二金属膜组成的上电极，并在下互连上形成由第二金属膜组成的上互连，上互连和上电极形成为一体。
依照用于制造根据本发明一个方面的半导体器件的方法，保护MIM电容器的电容器绝缘膜的上表面和侧表面不被暴露于氧等离子体，从而保持MI M电容器的电容器绝缘膜的平整度。这使得可以防止由击穿电压的降低所产生的介质击穿。
优选地，用于制造根据本发明一个方面的半导体器件的方法在步骤(a)之后且步骤(b)之前，还包括以下步骤在第一绝缘膜上形成第二绝缘膜，并且然后在第二绝缘膜中形成下电极沟槽和互连沟槽，步骤(b)是用来在下电极沟槽中形成下电极以及在互连沟槽中形成下互连。
在用于制造根据本发明一个方面的半导体器件的方法中，步骤(b)是优选地用来在第一绝缘膜上形成第一金属膜，并且然后构图第一金属膜以形成下电极和下互连，步骤(c)是优选地用来形成电容器绝缘膜，从而以其覆盖下电极的上表面和侧表面。
在用于制造根据本发明一个方面的半导体器件的方法中，步骤(c)是优选地用来在下电极和下互连上方形成用作电容器绝缘膜的第三绝缘膜，该方法在步骤(c)之后且步骤(d)之前还优选地包括以下步骤(e)在第三绝缘膜上形成第四绝缘膜；(f)对于位于下电极上方的第四绝缘膜的部分，执行干法刻蚀，达到没有露出第三绝缘膜的深度处，以在第四绝缘膜中形成开口；(g)在步骤(f)之后，形成接触孔，该接触孔贯穿位于下互连上方的第三绝缘膜和第四绝缘膜的相应部分；以及(h)在步骤(g)之后，通过湿法刻蚀去除留在开口中的第四绝缘膜的部分，步骤(d)是优选地用来在半导体衬底上形成第二金属膜，并且然后构图第二金属膜以使上电极和上互连形成为一体。
因而，在根据本发明一个方面的半导体器件及其制造方法中，保护电容器绝缘膜的上表面和侧表面不被暴露于氧等离子体，从而可靠地保持电容器绝缘膜的平整度，并且防止其击穿电压的降低。另外，能防止由暴露于氧等离子体所产生的对电容器绝缘膜的污染。此外，能使具有MIM电容器的半导体器件小型化，并能减少制造工艺步骤的数目。
图1是表示根据本发明第一实施例的半导体器件结构的主要部分的横截面图；图2A至图2E是说明在用于制造根据第一实施例的半导体器件的方法中的工艺步骤的主要部分的横截面图；图3A至图3C是说明在用于制造根据第一实施例的半导体器件的方法中的工艺步骤的主要部分的横截面图；图4是表示根据本发明第二实施例的半导体器件结构的主要部分横截面图；图5A至图5E是说明在用于制造根据第二实施例的半导体器件的方法中的工艺步骤的主要部分的横截面图；图6A至图6C是说明在用于制造根据第二实施例的半导体器件的方法中的工艺步骤的主要部分的横截面图；和图7A至图7E是说明在用于制造具有MIM电容器的半导体器件的常规方法中的工艺步骤的主要部分的横截面图。
具体实施例方式
实施例1图1是表示根据本发明第一实施例的包括MIM电容器的半导体器件的横截面图。如图1中所示，将MIM电容器形成区域MIM1、MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic描绘为半导体衬底的表面区域。
MIM电容器形成区域MIM1具有第一绝缘膜101，其形成在半导体衬底(未示出)上；第二绝缘膜102，其形成在第一绝缘膜101上；下电极104a，由埋入提供在第二绝缘膜102中的下电极沟槽中的第一金属膜104组成；电容器绝缘膜105a，其由形成在包括下电极104a的第二绝缘膜102上的第三绝缘膜105组成；第四绝缘膜106，其形成在第三绝缘膜105上；和上电极111a，其由在电容器绝缘膜105a的部分上的第二金属膜111组成，该上电极111a位于一个开口中，该开口提供在位于下电极104a上方的第四绝缘膜106中。上电极111a、电容器绝缘膜105a和下电极104a构成MIM电容器113。
MIM电容器引出互连形成区域MIM2具有第一绝缘膜101，其形成在半导体衬底上(未示出)；第二绝缘膜102，其形成在第一绝缘膜101上；下电极104b，由已埋入提供在第二绝缘膜102中的下互连沟槽中的第一金属膜104的部分组成；第三绝缘膜105，其形成在包括下互连104b的第二绝缘膜102上；第四绝缘膜106，其形成在第三绝缘膜105上；和上互连111b，由第二金属膜111的部分组成，该上互连111b埋入在接触孔中，该接触孔提供在位于下互连104b上方的第四绝缘膜106和第三绝缘膜105中。上互连111b和下互连104b构成MIM电容器引出互连114。上互连111b已与MIM电容器113的上电极111a形成为一体并与其电连接。
互连形成区域Rlogic具有第一绝缘膜101，其形成在半导体衬底上(未示出)；第二绝缘膜102，其形成在第一绝缘膜101上；互连104c，由埋入提供在第二绝缘膜102中的互连沟槽中的第一金属膜104的部分组成；第三绝缘膜105，其形成在第二绝缘膜102和互连104c上方；和第四绝缘膜106，其形成在第三绝缘膜105上。
第一实施例特征在于，上互连111b已与MIM电容器113的上电极111a形成为一体，并且上电极111a经由与其电连接的下互连104b引出。这与将均用于引出MIM电容器上电极的接触孔和互连层重新形成在上层中的情况相比，允许对具有MIM电容器的半导体器件进一步地小型化。
-用于制造实施例1的半导体器件的方法-以下将描述用于制造根据本发明第一实施例的半导体器件的方法。图2A至图2E和图3A至图3E是说明制造根据第一实施例的半导体器件的工艺步骤的横截面图。典型地如图2A和图3A中所示，将MIM电容器形成区域MIM1、MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic描绘为半导体衬底的表面区域。
首先，如图2A中所示，第一绝缘膜101形成在半导体衬底(未示出)上，该半导体衬底上形成有诸如晶体管的半导体元件。然后，通过CVD，将第二绝缘膜102淀积在第一绝缘膜101上，该第二绝缘膜102例如由厚度为300nm的掺氟氧化硅膜(FSG膜)组成。随后，通过光刻和干法刻蚀，在位于MIM电容器形成区域MIM1、MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic中的第二绝缘膜102的相应部分中，形成下电极沟槽103a、互连沟槽103b和互连沟槽103c。
接着，如图2B中所示，通过CVD或溅射，淀积厚度为例如700nm的第一金属膜(未示出)，以填充在第二绝缘膜102中形成的下电极沟槽103a、互连沟槽103b和互连沟槽103c。其后，通过CMP(化学机械抛光)方法抛光第一金属膜以形成MIM电容器的下电极104a、下互连104b和互连104c。对于第一金属膜104，这里可使用例如铝(Al)或铜(Cu)。
接着，如图2C中所示，通过CVD，在包括MIM电容器的下电极104a、下互连104b和互连104c的第二绝缘膜102上，相继淀积厚度为例如50nm的第三绝缘膜105和厚度为例如200nm的第四绝缘膜106。作为第三绝缘膜105，这里可使用例如氮化硅(SiN)膜。作为第四绝缘膜106，这里可使用二氧化硅膜(SiO2)。
接着，如图2D中所示，通过光刻，在第四绝缘膜106上形成在下电极104a上方具有开口的抗蚀剂掩膜107。然后，使用抗蚀剂掩膜107通过干法刻蚀工艺，将第四绝缘膜106刻蚀到未露出第三绝缘膜105的深度处，从而形成开口108。例如，在第四绝缘膜106中形成深度为150nm的开口108，这样留在开口108底部的第四绝缘膜106a的厚度为50nm。将第四绝缘膜106刻蚀到未露出第三绝缘膜105的深度处的目的在于，在随后的湿法刻蚀步骤中，使MIM电容器形成区域MIM1中的第三绝缘膜105露出，以及防止在MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic各自中的第三绝缘膜105露出。
接着，如图2E中所示，去除抗蚀剂掩膜107，并且然后通过光刻，在第四绝缘膜106上形成在下互连104b上方具有开口的抗蚀剂掩膜109。然后，使用抗蚀剂掩膜109通过干法刻蚀工艺，将第四绝缘膜106和第三绝缘膜105刻蚀到露出下互连104b的位置，这样在MIM电容器引出互连形成区域MIM2中形成了接触孔110。
接着，如图3A中所示，去除抗蚀剂掩膜109，然后通过湿法刻蚀工艺使用例如氨水-过氧化氢混合剂，刻蚀留在MIM电容器形成区域MIM1中的开口108中的第四绝缘膜106a，这样在MIM电容器形成区域MIM1中的开口108中露出了由第三绝缘膜105组成的电容器绝缘膜105a。
接着，如图3B中所示，通过CVD或溅射，在第四绝缘膜106上淀积厚度为例如900nm的第二金属膜111，以填充开口108和接触孔110。对于第二金属膜111，这里可使用铝(Al)或铜(Cu)。
接着，如图3C中所示，通过光刻，在第二金属膜111上形成在互连形成区域Rlogic中具有开口的抗蚀剂掩膜112，以覆盖MIM电容器形成区域MIM1和MIM电容器引出互连形成区域MIM2。然后，使用抗蚀剂掩膜112通过干法刻蚀工艺，刻蚀第二金属膜111，以使在MIM电容器形成区域MIM1中的上电极111a和在MIM电容器引出互连形成区域MIM2中的上互连111b形成为一体，由此形成了由上电极111a、电容器绝缘膜105a和下电极104a组成的MIM电容器113，并形成了由上互连111b和下互连104b组成的MIM电容器引出互连114。
用于制造根据第一实施例的半导体器件的方法，允许通过对于留在MIM电容器形成区域MIM1中的开口108中的第四绝缘膜106a执行湿法刻蚀以及淀积第二金属膜111，来形成由上电极111a、电容器绝缘膜105a和下电极104a组成的MIM电容器113。这防止了光刻胶淀积在电容器绝缘膜105a上，并保护电容器绝缘膜105a不暴露给用于灰化的氧等离子体，由此防止了由电容器绝缘膜下降的平整度产生的介质击穿和电容器绝缘膜的污染所引起的MIM电容器的错误操作、生产量的降低以及器件可靠性的下降。
用于制造根据第一实施例的半导体器件的方法，还允许同时形成MIM电容器113的上电极111a和MIM电容器引出互连114的上互连111b。这避免了进一步形成接触孔和互连层的需要，而在MIM电容器独立于其他元件形成时，进一步形成接触孔和互连层对于引出MIM电容器是必需的；并且该方法还减少了形成具有MIM电容器的半导体器件的步骤的数目。
实施例2图4是表示根据本发明第二实施例的包括MIM电容器的半导体器件的横截面图。如图4中所示，将MIM电容器形成区域MIM1、MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic描绘为半导体衬底(未示出)的表面区域。
MIM电容器形成区域MIM1具有第一绝缘膜201，其形成在半导体衬底(未示出)上；下电极202a，其由形成在第一绝缘膜201上的第一金属膜202组成；电容器绝缘膜203a，其由形成为覆盖下电极202a的上表面和侧表面的第二绝缘膜203组成；第三绝缘膜204，其形成在第二绝缘膜203上；和上电极209a，其由形成在电容器绝缘膜203a部分上的第二金属膜209组成，该上电极209a位于一个开口中，该开口提供在位于下电极202a上方的第三绝缘膜204中。上电极209a、电容器绝缘膜203a和下电极202a构成了MIM电容器211。
MIM电容器引出互连形成区域MIM2具有第一绝缘膜201，其形成在半导体衬底(未示出)上；下互连202b，由形成在第一绝缘膜201上的第一金属膜202组成；第二绝缘膜203，其形成为覆盖下互连202b的上表面和侧表面；第三绝缘膜204，其形成在第二绝缘膜203上；和上互连209b，由第二金属膜209的部分组成，该上互连209b埋入接触孔中，该接触孔提供在位于下互连202b上方的第三绝缘膜204和第二绝缘膜203中。上互连209b和下互连202b构成了MIM电容器引出互连212。上互连209b与MIM电容器211的上电极209a形成为一体并与其电连接。
互连形成区域Rlogic具有第一绝缘膜201，其形成在半导体衬底(未示出)上；互连202c，由形成在第一绝缘膜201上的第一金属膜202组成；第二绝缘膜203，其形成为覆盖互连202c的上表面和侧表面；和第三绝缘膜204，其形成在第二绝缘膜203上。
第二实施例特征在于，上互连209b与MIM电容器211的上电极209a形成为一体，并且上电极209a经由与其电连接的下互连202b引出。这与将均用于引出MIM电容器上电极的接触孔和互连层重新形成在上层中的情况相比，允许了对具有MIM电容器的半导体器件进一步地小型化。
-用于制造实施例2的半导体器件的方法-以下将描述用于制造根据本发明第二实施例的半导体器件的方法。图5A至图5E和图6A至图6E是说明制造根据第二实施例的半导体器件的工艺步骤的横截面图。如图5A和图5B中所示，将MIM电容器形成区域MIM1、MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic描绘为半导体衬底(未示出)的表面区域。
首先，如图5A中所示，第一绝缘膜201形成在半导体衬底(未示出)上，该半导体衬底形成有诸如晶体管的半导体元件。然后，通过CVD或溅射，将例如厚度为300nm的第一金属膜202淀积在第一绝缘膜201上。对于第一金属膜202，这里可使用铝(Al)或铜(Cu)。
接着，如图5B中所示，通过光刻和干法刻蚀，构图第一金属膜202以形成MIM电容器的下电极202a、下互连202b和互连202c。
接着，如图5C中所示，通过CVD相继淀积厚度为例如50nm的第二绝缘膜203和厚度为例如200nm的第三绝缘膜204，以覆盖MIM电容器的下电极202a、下互连202b和互连202c。作为第二绝缘膜203，这里可使用例如氮化硅(SiN)膜。作为第三绝缘膜204，这里可使用二氧化硅膜(SiO2)。
接着，如图5D中所示，通过光刻，在第三绝缘膜204上形成在下电极202a上方具有开口的抗蚀剂掩膜205。然后，使用抗蚀剂掩膜205通过干法刻蚀工艺，将第三绝缘膜204刻蚀到未露出第二绝缘膜203的深度处，从而形成开口206。例如，在第三绝缘膜204中形成深度为150nm的开口206，这样留在开口206底部的第三绝缘膜204a的厚度为50nm。将第三绝缘膜204刻蚀到未露出第二绝缘膜203的深度处的目的在于，在随后的湿法刻蚀步骤中，使MIM电容器形成区域MIM1中的第二绝缘膜203露出，以及防止在MIM电容器引出互连形成区域MIM2和互连形成区域Rlogic各自中的第二绝缘膜203露出。
接着，如图5E中所示，去除抗蚀剂掩膜205，并且然后通过光刻，在第三绝缘膜204上形成在下互连202b上方具有开口的抗蚀剂掩膜207。然后，使用抗蚀剂掩膜207通过干法刻蚀工艺，将第三绝缘膜204和第二绝缘膜203均刻蚀到露出下互连202b的位置，这样在MIM电容器引出互连形成区域MIM2中形成了接触孔208。
接着，如图6A中所示，去除抗蚀剂掩膜207，然后通过湿法刻蚀工艺，使用例如氨水-过氧化氢混合剂刻蚀留在MIM电容器形成区域MIM1中的开口206中的第三绝缘膜204a，这样在MIM电容器形成区域MIM1中的开口206中露出了由第二绝缘膜203组成的电容器绝缘膜203a。
接着，如图6B中所示，通过CVD或溅射，在第三绝缘膜204上淀积厚度为例如900nm的第二金属膜209，以填充开口206和接触孔208。对于第二金属膜209，这里可使用铝(Al)或铜(Cu)。
接着，如图6C中所示，通过光刻，在第二金属膜209上形成在互连形成区域Rlogic中具有开口的抗蚀剂掩膜210，以覆盖MIM电容器形成区域MIM1和MIM电容器引出互连形成区域MIM2。然后，使用抗蚀剂掩膜210通过干法刻蚀工艺，刻蚀第二金属膜209，以使在MIM电容器形成区域MIM1中的上电极209a和在MIM电容器引出互连形成区域MIM2中的上互连209b形成为一体，由此形成了由上电极209a、电容器绝缘膜203a和下电极202a组成的MIM电容器211，并形成了由上互连209b和下互连202b组成的MIM电容器引出互连212。
用于制造根据第二实施例的半导体器件的方法，允许通过对于留在MIM电容器形成区域MIM1中的开口206中的第三绝缘膜204a执行湿法刻蚀以及淀积第二金属膜209，来形成由上电极209a、电容器绝缘膜203a和下电极202a组成的MIM电容器211。这防止了光刻胶淀积在电容器绝缘膜203a上，并保护电容器绝缘膜203a不暴露给用于灰化的氧等离子体，由此防止了由电容器绝缘膜下降的平整度产生的介质击穿和电容器绝缘膜的污染所引起的MIM电容器的错误操作、生产量的降低以及器件可靠性的下降。
用于制造根据第二实施例的半导体器件的方法，还允许同时形成MIM电容器211的上电极209a和MIM电容器引出互连212的上互连209b。这避免了进一步形成接触孔和互连层的需要，而当MIM电容器独立于其他元件形成时，进一步形成接触孔和互连层对于引出MIM电容器是必需的；并且该方法还减少了形成具有MIM电容器的半导体器件的步骤的数目。
根据本发明一个方面的半导体器件及其制造方法，对于具有MIM电容器的半导体器件及其制造方法是有用的。
权利要求
1.一种半导体器件，具有MIM电容器，该电容器包括形成在半导体衬底上的第一绝缘膜、由形成在所述第一绝缘膜上的第一金属膜组成的下电极、形成在所述下电极上的电容器绝缘膜、和由形成在所述电容器绝缘膜上的第二金属膜组成的上电极，所述半导体器件包括下互连，由形成在所述第一绝缘膜上的所述第一金属膜组成；和上互连，由形成在所述下互连上的所述第二金属膜组成，所述上互连和所述上电极形成为一体。
2.根据权利要求1所述的半导体器件，还包括第二绝缘膜，形成在所述第一绝缘膜上，并具有下电极沟槽和互连沟槽，所述下电极埋入所述下电极沟槽中，所述下互连埋入所述互连沟槽中。
3.根据权利要求1所述的半导体器件，其中所述下电极的上表面和侧表面覆盖有所述电容器绝缘膜。
4.根据权利要求1所述的半导体器件，还包括第三绝缘膜，形成在所述下电极和所述下互连上方，以用作所述电容器绝缘膜；和第四绝缘膜，形成在所述第三绝缘膜上，在位于所述下电极上方的所述第四绝缘膜部分中形成有开口，在位于所述下电极上方的所述第三绝缘膜和所述第四绝缘膜的相应部分中，形成有贯穿所述第三绝缘膜和所述第四绝缘膜的接触孔，在由暴露于所述开口中的所述第三绝缘膜组成的所述电容器绝缘膜部分上形成有所述上电极，在待连接到所述下互连的所述接触孔中形成有所述上互连。
5.根据权利要求4所述的半导体器件，其中所述开口和所述接触孔通过所述第四绝缘膜彼此分开，所述上电极和所述上互连在所述第四绝缘膜上方彼此连接。
6.一种用于制造半导体器件的方法，该方法包括以下步骤(a)在半导体衬底上形成第一绝缘膜；(b)在所述第一绝缘膜上形成均由第一金属膜组成的下电极和下互连；(c)在所述下电极上形成电容器绝缘膜；(d)在所述电容器绝缘膜上形成由第二金属膜组成的上电极，并在所述下互连上形成由所述第二金属膜组成的上互连，所述上互连和所述上电极形成为一体。
7.根据权利要求6所述的方法，还包括在所述步骤(a)之后且所述步骤(b)之前的如下步骤在所述第一绝缘膜上形成所述第二绝缘膜，并且然后在所述第二绝缘膜中形成下电极沟槽和互连沟槽，所述步骤(b)是用来在所述下电极沟槽中形成所述下电极以及在所述互连沟槽中形成所述下互连。
8.根据权利要求6所述的方法，其中所述步骤(b)是用来在所述第一绝缘膜上形成所述第一金属膜，并且然后构图所述第一金属膜以形成所述下电极和所述下互连，所述步骤(c)是用来形成所述电容器绝缘膜，从而以其覆盖所述下电极的上表面和侧表面。
9.根据权利要求6所述的方法，其中所述步骤(c)是用来在所述下电极和所述下互连上方形成用作所述电容器绝缘膜的所述第三绝缘膜，所述方法还包括，在所述步骤(c)之后且所述步骤(d)之前的如下步骤(e)在所述第三绝缘膜上形成第四绝缘膜；(f)对于位于所述下电极上方的所述第四绝缘膜的部分，执行干法刻蚀，达到没有露出所述第三绝缘膜的深度处，以在所述第四绝缘膜中形成开口；(g)在所述步骤(f)之后，形成接触孔，该接触孔贯穿位于所述下互连上方的所述第三绝缘膜和所述第四绝缘膜的相应部分；(h)在所述步骤(g)之后，通过湿法刻蚀去除留在所述开口中的所述第四绝缘膜的部分，所述步骤(d)是用来在所述半导体衬底上形成所述第二金属膜，并且然后构图所述第二金属膜使所述上电极和所述上互连形成为一体。
全文摘要
一种半导体器件，具有MIM电容器，该电容器包括形成在半导体衬底上的第一绝缘膜、由形成在第一绝缘膜上的第一金属膜组成的下电极、形成在下电极上的电容器绝缘膜和由形成在电容器绝缘膜上的第二金属膜组成的上电极。该半导体器件还具有由形成在第一绝缘膜上的第一金属膜组成的下互连和由形成在下互连上的第二金属膜组成的上互连。该上互连和该上电极形成为一体。
文档编号H01L21/822GK1750265SQ200510102919
公开日2006年3月22日 申请日期2005年9月14日 优先权日2004年9月14日
发明者濑尾晓, 上田哲也, 筒江诚 申请人:松下电器产业株式会社