专利名称：有机薄膜晶体管阵列面板及其制造方法
技术领域：
本发明涉及一种薄膜晶体管阵列面板及其制造方法，且特别地涉及一种有机薄膜晶体管阵列面板及其制造方法。
背景技术：
包括有机半导体的电场效应晶体管已经积极地作为用于下一代显示装置的驱动器件来研究。有机半导体可以分为诸如低聚噻吩、并五苯、苯二甲蓝染料、以及C6O的低分子化合物；以及诸如聚噻吩和聚噻吩乙烯(polythienylenevinylene)的高分子化合物。低分子化合物半导体具有范围在约0.05至1.5msV的高迁移率和出色的开/关电流比。
然而，就为了避免由有机溶剂导致的溶剂致平面内膨胀而需要通过使用圆点掩模(shadow mask)和真空沉积形成低分子半导体图案而言，用于制造包括低分子半导体化合物的有机薄膜晶体管(TFT)的传统工艺非常复杂。
另外，有机半导体易于通过后续工艺步骤而改变其特性或受损，由此降低了有机TFT的特性。
因此，有机半导体不得不在形成用于向有机TFT传输信号的信号线之后形成。
信号线的材料要考虑与有机半导体的接触来确定。这种材料的示例包括金(Au)、钼(Mo)、镍(Ni)及其合金。尽管金具有低电阻率且表现出与有机半导体的稳定接触，但其与绝缘体的接触特性差。另外，尽管Mo和Ni具有较大功函数，其易于在其表面形成氧化物，这降低了TFT的电流特性。
目前，提出将氧化铟锡(ITO)作为用于有机TFT的信号线的材料，其没有表面氧化且表现出与有机半导体良好的接触。
然而，ITO与绝缘体接触差，特别是与有机绝缘体，因此尤其在大型显示装置中难以采用ITO信号线。
发明内容
提供一种制造薄膜晶体管阵列面板的方法，该方法包括在基板上形成栅极线；在栅极线上形成栅绝缘层；在约20至35℃的温度沉积ITO层；蚀刻ITO层从而在栅绝缘层上形成数据线和漏极电极；以及在数据线、漏极电极、以及栅绝缘层上形成有机半导体。
沉积ITO层可以包括在20至35℃的温度溅镀ITO层从而形成溅镀的ITO层。
溅镀的ITO层可以包括非晶ITO层且可以具有基本均匀的薄膜质量。
栅绝缘层可以包括有机绝缘体。
该方法还可以包括退火数据线和漏极电极。退火可以在高于约180℃的温度执行1至3个小时。退火后的数据线和退火后的漏极电极可以包括准晶体(quasi-crystalline)ITO。
蚀刻ITO层可以包括优选以Cr蚀刻剂湿法蚀刻ITO层，该Cr蚀刻剂可以包括HNO3、(NH4)2Ce(NO3)6、以及H2O。蚀刻剂中HNO3、(NH4)2Ce(NO3)6、以及H2O的比例分别可以等于约3-6w％、约8-14w％、以及约80-90w％的重量百分比。
该方法还可以包括在有机半导体、数据线、以及漏极电极上形成钝化层，钝化层具有暴露至少部分漏极电极的接触孔；以及在钝化层上形成像素电极，像素电极通过接触孔连接于漏极电极。
提供一种薄膜晶体管阵列面板，其包括形成在基板上的栅极线；形成在栅极线上的有机绝缘层；形成在有机绝缘层上并包括ITO层的数据线和漏极电极；形成在数据线、漏极电极、以及有机绝缘层上的有机半导体；形成在有机半导体上的钝化层；以及连接于漏极电极的像素电极。
ITO层可以处于从ITO层的底至顶基本均匀分布的准晶体相。
ITO层可以具有倾斜的边缘轮廓。
有机半导体可以包括并五苯(pentacene)。
通过参照附图详细介绍本发明的实施例将使本发明变得更加明显易懂，附图中图1为根据本发明实施例的用于LCD的TFT阵列面板的布局图；图2为沿线II-II’截取的图1所示的TFT阵列面板的截面图；
图3、5、8、10和12为根据本发明实施例的制造方法的中间步骤中图1和2所示TFT阵列面板的布局图；图4为沿线IV-IV’截取的图3所示的TFT阵列面板的截面图；图6为沿线VI-VI’截取的图5所示的TFT阵列面板的截面图；图7为示出使用Cr蚀刻剂蚀刻ITO层之后各层截面的照片；图9为沿线IX-IX’截取的图8所示的TFT阵列面板的截面图；图11为沿线XI-XI’截取的图10所示的TFT阵列面板的截面图；以及图13为沿线XIII-XIII’截取的图12所示的TFT阵列面板的截面图。
具体实施例方式
以下，将参照附图更加全面地介绍本发明，附图中示出了本发明的优选实施例。然而，本发明可以通过多种不同形式实施且不应限制于在此提出的实施例。
附图中，为清晰起见放大了层的厚度和区域。相同的附图标记始终表示相同的元件。应理解，在称诸如层、区域或基板的元件在另一元件“上”时，其可以直接在该另一元件上或存在中间的元件。相反，在称一元件“直接”在另一元件“上”时，则没有中间的元件存在。
根据本发明实施例的TFT阵列面板将参照图1和2介绍。
图1为根据本发明实施例的用于LCD的TFT阵列面板的布局图，而图2为沿线II-II’截取的图1所示的TFT阵列面板的截面图。
在诸如透明玻璃、硅树脂或塑料的绝缘基板110上形成多根栅极线121。
栅极线121传输栅极信号并基本沿横向方向延伸。每根栅极线121包括向上突出的多个栅极电极124和用于与另一层或外部驱动电路接触的具有大的面积的端部129。用于产生栅极信号的栅极驱动电路(未示出)可以安装在可连接到基板110的柔性印刷电路(FPC)膜上、直接安装在基板110上、或者集成在基板110上。栅极线121可以延伸而与集成在基板110上的驱动电路连接。
栅极线121优选由诸如Al和Al合金的含Al金属、诸如Ag和Ag合金的含Ag金属、诸如Au和Au合金的含Au金属、诸如Cu和Cu合金的含Cu金属、诸如Mo和Mo合金的含Mo金属、Cr、Ti或Ta形成。然而，其可以具有包括物理特性不同的两导电膜(未示出)的多层结构。两膜中之一优选由包括含Al金属、含Ag金属、以及含Cu金属的低电阻率金属制成，用以降低信号延迟或电压降。另一膜优选由诸如含Mo金属、Cr、Ta或Ti的材料制成，其具有与诸如氧化铟锡(ITO)或氧化铟锌(IZO)的其它材料良好的物理、化学和电接触特性。两膜的较好组合示例为下Cr膜和上Al(合金)膜、以及下Al(合金)膜和上Mo(合金)膜。然而，栅极线121可以由各种材料或导体制成。
栅极线121的侧面相对于基板表面倾斜，且其倾斜角度范围为约30至80度。
栅绝缘层140形成在栅极线121上。栅绝缘层140优选由无机绝缘体或有机绝缘体制成。无机绝缘体的示例包括可具有用十八烷基三氯硅烷(OTS)处理过的表面的氮化硅(SiNx)和二氧化硅(SiO2)。有机绝缘体的示例包括马来酰亚胺苯乙烯(maleimide styrene)、聚乙烯基苯酚(polyvinylphenolPVP)、以及改性氰乙基普鲁兰(cyanoethyl pullulan)(m-CEP)。优选栅绝缘层140具有与有机半导体良好的接触特性和较小的粗糙度。
多根数据线171和多个漏极电极175形成在栅绝缘层140上。
数据线171传输数据信号并基本沿纵向方向延伸从而与栅极线121交叉。每根数据线171包括朝向栅极电极124突出的多个源极电极173和具有用于与另一层或外部驱动电路接触的的的面积的端部179。用于产生数据信号的数据驱动电路(未示出)可以安装在可连接到基板110的柔性印刷电路(FPC)膜上、直接安装在基板110上、或者集成在基板110上。数据线171可以延伸到与集成在基板110上的驱动电路连接。
漏极电极175与数据线171分开并且关于栅极电极124与源极电极175相对设置。
数据线171和漏极电极175优选由与栅绝缘层140和有机半导体具有良好的物理、化学和电接触特性的材料制成。在一个实施例中，数据线171和漏极电极175由包括ITO在内的材料制成。用于数据线171和漏极电极175的ITO具有较高的功函数并且可以是准晶体，特别是在与栅绝缘层140的界面处，从而提供与有机栅绝缘层140良好的接触特性。
数据线171和漏极电极175具有平滑的倾斜边缘轮廓。
多个有机半导体岛154形成在源极电极173、漏极电极175和栅绝缘层140上。
有机半导体岛154完全覆盖栅极电极124，使得栅极电极124的边缘与有机半导体岛154交叠。
有机半导体岛154可以包括高分子化合物或能够溶于水溶液(aqueoussolution)或有机溶剂的低分子化合物，在此情况下，该有机半导体岛154可以通过印刷形成。
有机半导体岛154可以由具有取代基的并四苯或并五苯形成或由其衍生物形成。或者，有机半导体岛154可以由低聚噻吩制成，该低聚噻吩包括连接在噻吩环的2、5位的四个至八个噻吩。
有机半导体岛154可以由二萘嵌苯四羧酸二酐(perylenetetracarboxylicdianhydridePTCDA)、萘四羧酸二酐(naphthalenetetracarboxylic dianhydrideNTCDA)、或其酰亚胺衍生物。
有机半导体岛154可以由金属化的酞菁染料或其卤代衍生物制成。金属化的酞菁染料可以包括Cu、Co、Zn等。
有机半导体岛154可以由噻吩烯基(thienylene)和亚乙烯基(vinylene)的共低聚物或共聚物制成。另外，有机半导体岛154可以由区域规则性的聚噻吩制成。
有机半导体岛154可以由二萘嵌苯、六苯并苯、及其具有取代基的衍生物制成。
有机半导体岛154可以由具有至少一个含1至30个碳原子的烃链的上述衍生物的芳香或芳香杂环的衍生物制成。
栅极电极124、源极电极173、以及漏极电极175连同有机半导体岛154形成了具有形成在有机半导体岛154中的沟道的有机TFT，该沟道设置于源极电极173与漏极电极175之间。设置在栅极电极124与有机半导体岛154之间的栅绝缘层140可以由与有机半导体岛154具有良好接触特性并在TFT中产生最小漏电流的材料制成。
多个保护部件164形成在半导体岛154上。保护部件164优选由可以干法处理并在低温下沉积的绝缘材料制成。这种材料的示例为可以在室温或低温下形成的聚对二甲苯。保护部件164保护有机半导体岛154在制造工艺中免受损伤。保护部件164基本完全覆盖有机半导体岛154，使得有机半导体岛154的边缘由保护部件164覆盖。保护部件164可以省略。
钝化层180形成在数据线171、漏极电极175、以及保护部件164上。钝化层180优选由诸如氮化硅或氧化硅的无机绝缘体、有机绝缘体或低介电绝缘体制成。有机绝缘体和低介电绝缘体优选具有小于约4.0的介电常数，并且低介电绝缘体包括通过等离子体增强化学汽相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F。用于钝化层180的有机绝缘体可以具有感光性，且钝化层180可以具有平坦的表面。
钝化层180具有多个接触孔182和185，分别暴露出数据线171的端部179和漏极电极175。钝化层180和栅绝缘层140具有多个暴露栅极线121端部129的接触孔181。
多个像素电极190和多个接触辅助部分81和82形成在钝化层180上。其优选由诸如ITO或IZO的透明导体或诸如Ag或Al的反射导体制成。
像素电极190通过接触孔185物理和电地连接于漏极电极175，使得像素电极190接收来自漏极电极175的数据电压。供给有数据电压的像素电极190与供给有公共电压的相对的显示面板(未示出)的公共电极(未示出)配合产生电场，这确定了设置在两个电极之间的液晶层(未示出)的液晶分子(未示出)的取向。像素电极190和公共电极形成了称作“液晶电容器”电容器，其在TFT关闭后存储所施加的电压。
像素电极190与栅极线121和数据线171交叠从而提高开口率(apertureratio)。
接触辅助部分81和82分别经接触孔181和182连接于栅极线121的端部129和数据线171的端部179。接触辅助部分81和82保护端部129和179并增强端部129与179和外部期间之间的附着。
现在，将参照图3至13以及图1和2详细介绍制造根据本发明实施例的图1和2所示的有机TFT阵列面板的方法。
图3、5、8、10和12为根据本发明实施例的制造方法的中间步骤中图1和2所示TFT阵列面板的布局图。图4为沿线IV-IV’截取的图3所示的TFT阵列面板的截面图，图6为沿线VI-VI’截取的图5所示的TFT阵列面板的截面图，图9为沿线IX-IX’截取的图8所示的TFT阵列面板的截面图，图11为沿线XI-XI’截取的图10所示的TFT阵列面板的截面图，而图13为沿线XIII-XIII’截取的图12所示的TFT阵列面板的截面图。图7为示出使用Cr蚀刻剂蚀刻ITO层之后各层截面的照片。
参照图3和4，在优选由透明玻璃、硅树脂或塑料制成的绝缘基板110上形成包括栅极电极124和端部129的多根栅极线121。
参照图5和6，通过CVD等沉积栅绝缘层140。栅绝缘层140具有约500至3000的厚度且其在OTS中浸。
其后，通过溅镀等在栅绝缘层上沉积优选由ITO制成的导电层。溅镀在范围约20至35℃的室温进行，使得溅镀的ITO层为非晶相且从底到顶具有均匀的薄膜质量。
接着，随后通过光刻和湿法蚀刻构图导电层从而形成包括源极电极173和端部179的多根数据线171和多个漏极电极175。用于湿法蚀刻的蚀刻剂的示例包括用于蚀刻Cr的含HNO3、(NH4)2Ce(NO3)6、以及H2O的Cr蚀刻剂。HNO3、(NH4)2Ce(NO3)6、以及H2O的比例优选分别等于约3-6w％、约8-14w％、以及约80-90w％的重量百分比。
由于薄膜质量均匀，蚀刻剂均匀地蚀刻导电层，由此防止由非均匀蚀刻导致的导电层损失。
相反，在溅镀温度高于约100℃时，溅镀的ITO在与栅绝缘层140的界面附近包括下部非晶部分和剩余的准晶体部分。在此情况下，密度比准晶体上部部分低的非晶下部部分可以比准晶体上部部分蚀刻得更多，使得部分的ITO层被出于无意地去除。
用于蚀刻非晶ITO的Cr蚀刻剂的使用可以降低对可以是有机物的栅绝缘层140的损伤。相反，准晶体ITO可能需要含盐酸的蚀刻剂，其可能损伤栅绝缘层140。
图7示出了在通过Cr蚀刻剂蚀刻后ITO层的截面，其示出ITO层没有损失部分。ITO层示出被良好构图而具有平滑的边缘轮廓。
接着，退火数据线171和漏极电极175成为准晶体。退火优选在比约180℃高的温度进行约1至3个小时。
参照图8和9，通过分子束沉积、气相沉积、真空升华、CVD、PECVD、反应沉积、溅镀、旋涂等沉积优选由并五苯制成的有机半导体层，并通过光刻和蚀刻构图从而形成多个有机半导体岛154。
参照图10和11，绝缘层在低温或室温干法沉积在有机半导体岛154上。绝缘层可以由聚对二甲苯制成。绝缘层的低温干法沉积防止有机半导体岛154受损。绝缘层经过光刻和干法蚀刻从而形成多个保护部件164。保护部件164完全覆盖有机半导体岛154。
参照12和13，钝化层180随着栅绝缘层140沉积和构图，从而形成分别暴露栅极线121端部129、数据线171端部179、以及部分漏极电极175的多个接触孔181、182和185。由于有机半导体岛154完全由保护部件164覆盖，有机半导体岛154不受钝化层180形成的影响。
最后，在钝化层180上形成多个像素电极190和多个接触辅助部分81和82，如图1和2所示。此时，有机半导体岛154将不受像素电极190和接触辅助部分81和82形成的影响，因为有机半导体岛154未暴露。
如上所述，由于ITO层沉积为具有均匀的薄膜质量，其均匀地蚀刻而防止ITO层损失。另外，由于ITO层以非晶相沉积，其可以通过不会损害ITO层下的有机层的Cr蚀刻剂蚀刻。
本发明可以应用于包括LCD和OLED显示器的任何显示装置。
尽管已经在上面详细介绍了本发明的优选实施例，应可以清楚了解，本领域技术人员可以在不脱离由所附权利要求限定的本发明的实质和范围内基于此处教导的本发明的概念进行各种改变和/或调整。
权利要求
1.一种制造薄膜晶体管阵列面板的方法，该方法包括在基板上形成栅极线；在栅极线上形成栅绝缘层；在约20至35℃的温度沉积ITO层；蚀刻ITO层从而在栅绝缘层上形成数据线和漏极电极；以及在数据线、漏极电极、以及栅绝缘层上形成有机半导体。
2.如权利要求1所述的方法，其中沉积ITO层包括在约20至35℃的温度溅镀所述ITO层从而形成溅镀的ITO层。
3.如权利要求2所述的方法，其中所述溅镀的ITO层包括非晶ITO层。
4.如权利要求3所述的方法，其中所述溅镀的ITO层具有基本均匀的薄膜质量。
5.如权利要求1所述的方法，其中栅绝缘层包括有机绝缘体。
6.如权利要求1所述的方法，还包括退火所述数据线和所述漏极电极。
7.如权利要求6所述的方法，其中退火在高于约180℃的温度进行。
8.如权利要求7所述的方法，其中退火进行约1至3个小时。
9.如权利要求6所述的方法，其中所述退火后的数据线和所述退火后的漏极电极包括准晶体ITO。
10.如权利要求1所述的方法，其中蚀刻ITO层包括以蚀刻剂湿法蚀刻ITO层。
11.如权利要求10所述的方法，其中该蚀刻剂包括Cr蚀刻剂。
12.如权利要求10所述的方法，其中该蚀刻剂含有HNO3、(NH4)2Ge(NO3)6、以及H2O。
13.如权利要求12所述的方法，其中蚀刻剂中HNO3、(NH4)2Ce(NO3)6、以及H2O的比例分别等于约3-6w％、约8-14w％、以及约80-90w％的重量百分比。
14.如权利要求1所述的方法，还包括在有机半导体、数据线、以及漏极电极上形成钝化层，该钝化层具有暴露至少部分漏极电极的接触孔；以及在该钝化层上形成像素电极，该像素电极通过所述接触孔连接于所述漏极电极。
15.一种薄膜晶体管阵列面板，包括形成在基板上的栅极线；形成在栅极线上的有机绝缘层；形成在有机绝缘层上并包括ITO层的数据线和漏极电极；形成在数据线、漏极电极、以及有机绝缘层上的有机半导体；形成在有机半导体上的钝化层；以及连接于漏极电极的像素电极。
16.如权利要求15所述的薄膜晶体管阵列面板，其中ITO层为准晶体相。
17.如权利要求16所述的薄膜晶体管阵列面板，其中ITO层的准晶体相从ITO层的底至顶基本均匀分布。
18.如权利要求15所述的薄膜晶体管阵列面板，其中ITO层具有倾斜的边缘轮廓。
19.如权利要求15所述的薄膜晶体管阵列面板，其中该有机半导体包括并五苯。
全文摘要
本发明提供一种制造薄膜晶体管阵列面板的方法，该方法包括在基板上形成栅极线；在栅极线上形成栅绝缘层；在约20至35℃的温度沉积ITO层；蚀刻ITO层从而在栅绝缘层上形成数据线和漏极电极；以及在数据线、漏极电极、以及栅绝缘层上形成有机半导体。
文档编号H01L27/28GK1790681SQ20051012473
公开日2006年6月21日 申请日期2005年11月16日 优先权日2004年11月16日
发明者柳旻成, 徐宗铉, 洪雯杓 申请人:三星电子株式会社