专利名称：光电晶体管的制作方法
技术领域：
本发明涉及光电晶体管和这种光电晶体管的操作方法。
背景技术：
对于探测总体上来说是光信息具体来说是低光级，光电晶体管是有用的。
双极光电晶体管是放大由入射光产生的光电流的光电晶体管的典型实例。双极晶体管具有良好的输出特性，因为该输出是易于连接的高阻抗电流源。不幸的是，难以利用非晶硅或多晶硅制作具有良好性能的双极晶体管，其适合于所谓的大面积技术，例如成像器中使用的那些。
薄膜光电晶体管确实存在并且图1中示出了一种常规的薄膜光电晶体管。该结构形成在衬底2上，一般是玻璃或塑料。栅极4形成在衬底上方，并且整个表面又被栅极绝缘体6和半导体层8覆盖。半导体8用作光敏层，并且一般可以是掺杂的非晶硅(a-Si:H)。由高掺杂层12和金属接触14形成的源极接触10形成在一端，并且类似的漏极接触16形成在器件的另一端，其也具有高掺杂层12和金属接触14。例如氮化物的保护层18保护该结构。
在没有光的情况下a-Si:H层8的电阻很高，并且当电流经过由源极10、栅极14和漏极16形成的晶体管时该高电阻降低到很低程度。
在示出该器件时，在a-Si:H层8中形成电子空穴对，并且这大大降低了晶体管的电阻，由此在通过给栅极4施加适当的电压来导通晶体管时增大了电流。
然而，这种现有技术光电晶体管不是很敏感，因为每一光子产生仅仅一个电子空穴对。这意味着需要高光级。
由此，需要能够集成在大面积和/或薄膜电路中的改进的光电晶体管。
发明内容
根据本发明，提供一种光电晶体管，包括光敏半导体层；在光有源层下方或上方跨越半导体层的有源区延伸的阻挡层；
在阻挡层下方或上方与半导体层的有源区横向隔开的漏区；连接到漏区的漏极接触；在阻挡层的另一侧上直到光有源层的源极层；栅极层，其在光敏半导体层的相反侧上直到阻挡层并与阻挡层横向交叠用于控制阻挡层的势垒高度以控制源极层和有源区之间的电子和空穴的传导；以及在栅极层和半导体层之间的栅极绝缘层；其中该结构允许入射到光电晶体管上的光到达有源区以在有源区中产生电子空穴对，这些空穴积累在该势垒处以改变有效势垒高度并且因此电流经过有源区在源极和漏极之间流动。
在使用中，形成较低的势垒高度的光载流子显著增加了经过选通晶体管的电流。因此该晶体管具有相当大的增益，其允许在低光级下操作。
由此，基本概念是使用包括具有有效势垒高度的源极势垒的源极选通晶体管，有效势垒高度借助在有源区中产生的载流子而改变。在Shannon和Gerstner的Source-Gated Thin Film Transistors(2003年6月的IEEE Electron Device Letters，Vol.24，No.6)中描述了源极选通晶体管。在这种现有器件中，这些现有晶体管不是光敏感的并且不使用积累的电荷来改变势垒高度，而是仅借助栅极来控制势垒。
应当注意，这种概念不同于GadelRab的“The Source-GatedAmorphous Silicon Photo-Transistor”(1997年10月的IEEEElectron Devices，Vol.44，No.10)中描述的概念，尽管各作者对两种结构采用类似的名称。在GadelRab的文章中，不存在势垒并且晶体管采用与常规TFT光电晶体管相同的方式工作。
对电子的有效势垒高度可以优选小于带隙的一半以便对空穴的势垒高度高于对电子的势垒高度以使空穴保留在器件中。
在实施例中，根据本发明的结构利用以下事实空穴具有比电子高的有效质量，因此与电子相比不太能够隧穿过势垒进入源极层。在这种情况下，电子能够经过电路从源极流到漏极，而空穴积累在势垒处由此有效地降低了势垒高度。
该器件可以作为光探测器在预定帧时间内以及在预定帧栅电压下工作，其中势垒具有在预定帧栅电压下的势垒高度，以便由有源区中的照明产生的空穴越过势垒直到源极层的时间常数大于帧时间，而电子从源极层越过势垒进入有源区的时间常数小于帧时间。
该器件可以采用电荷存储模式工作，其中在每个帧时间内由光产生的空穴存储在势垒处。
在每帧的结束处，可以通过提供栅电压脉冲以降低势垒高度由此允许空穴注入源极层中来分散空穴。
该光电晶体管极其适合于大面积技术，并适于与薄膜电子线路结合。该光电晶体管可以例如用在X射线探测器、复印机和图像增强器中。
在实施例中，源极层是被掺杂以具有第一导电类型的半导体，阻挡层是被掺杂以具有与第一导电类型相反的第二导电类型的半导体层。
为了连接到源极层而仍允许光到达势垒和有源区，该光电晶体管可以包括连接到源极层的透明源电极。
在可替换实施例中，阻挡层可以是很薄的(小于5nm)绝缘阻挡层。源极层可以是透明源电极。
光导电层的半导体可以是非单晶半导体，例如掺杂的非晶硅或多晶硅。
在本发明的另一方面，涉及通过下述来操作上述光电晶体管的方法(a)给栅极施加正复位脉冲以允许积累在光有源层中的空穴注入源极接触区中；(b)在帧周期期间给栅极施加帧栅电压，该帧栅电压允许由有源区中的照明产生的任何电子经过势垒，但是允许由有源区中的照明产生的任何空穴积累在势垒处的光有源层中，由此有效地降低势垒对电子的影响并增加电子电流；(c)读取源漏电流作为照明的测量。
该方法可进一步包括重复步骤(a)～(c)以在一系列帧周期内测量照明。
本发明还涉及包括设置在单个衬底上方的根据任何一个前面权利要求的光电晶体管的阵列的光电晶体管阵列。
该阵列可以进一步包括在衬底上的薄膜电子线路。
现在将参考附图仅借助实例来描述本发明的实施例，其中图1示出现有技术光电晶体管；
图2示出通过本发明的第一实施例的截面；图3示出在施加第一栅电压情况下本发明的第一实施例的能带图；图4示出在施加第二栅电压情况下本发明的第一实施例的能带图；图5示出通过本发明的第二实施例的截面；图6示出在施加第一栅电压情况下本发明的第二实施例的能带图；图7示出在施加第一栅电压情况下本发明的第二实施例的能带图；以及图8示出与衬底上的电子线路结合的光电晶体管的阵列。
应当注意，这些图是示意性的并且没有按比例绘制。特别地，在许多情况下各层的厚度被放大了。
具体实施例方式
参考图2，提供玻璃或塑料衬底2。栅极层4形成在衬底上方，并且整个表面又被氮化硅的栅极绝缘层6覆盖。在这上面提供光敏半导体层8，在该实例中其包括非晶硅(a-Si:H)。光敏半导体层8的漏区20被掺杂成强n型，并且提供连接到漏区20的漏极接触22。
重掺杂p型材料的薄阻挡层26形成在光敏半导体层8的有源区24上方，以及掺杂成n型的源极层28形成在该薄阻挡层26的上方。透明源电极30形成为与源极层28相连。在该实例中，源电极是氧化铟锡。
在该具体实施例中，淀积的半导体层8，并由此在最终器件的有源区24中，是未掺杂的或轻掺杂的并且是0.25μm厚。p型阻挡层26被掺杂成1019cm-3p+并且是30nm厚，而源区28中的掺杂是1021cm-3n+并且厚度是50nm。
正如技术人员将认识到的，这些参数可以稍微改变。特别地，半导体层的厚度可以修改，例如以适应现有工艺，并且在一个实施例中厚度可以是从0.01μm到10μm，优选是0.1μm到1μm。阻挡层厚度可以例如在10～100nm范围内，并且源极层厚度在10nm～1μm范围内。p+层中的掺杂可以例如高于1018cm-3以及在源区中n+掺杂可以高于1018cm-3。
绝缘体32设置在源极层上的源电极周围。绝缘体在源极层28和阻挡层26的边缘上方以及半导体层8的有源区24上方延伸。所示结构在有源区24的两侧上都具有漏区20，但是在替换实施例中漏区20可以仅设置在有源区24的一侧上。
在使用中，如图3所示，给栅极4施加预定的正帧栅电压Vg，得到图3的能带图。阻挡层26形成对电子和空穴的传输的势垒，如能带所示。
入射到光电晶体管上的光通过穿过透明源电极30和薄源极层28以及阻挡层26到达有源区24。在有源区中，入射光产生电子空穴对。电子电流从源极经由势垒传送到漏极，在有源区24中形成的电子载流子将有源区24中的电流运送到漏区20。
选择帧栅电压使得对电子存在大的势垒以最大化背景漏电流和空穴的大势阱。由光产生的空穴38漂移到势垒区26中，在此它们被俘获。这种正电荷在势垒处的积累的效应将补偿阻挡层26中的带负电的离子化受主，并因此降低有效势垒高度以及增大在源极和漏极之间流过有源区的电子电流。由此，少量电子空穴对的作用将对电流产生大影响。因而，该器件具有相当大的增益。
该器件工作在这种电荷存储模式下，积累电荷长达一个帧周期。在该周期的末端，经过器件的电流提供入射照明的量度。为了第一逼近，在该帧周期期间电流将按指数规律地依赖于光强度。
该配置具有相当大的好处，即由于电流主要由势垒决定，因此该电流对漏电压不敏感。这意味着该光电晶体管的输出是高阻抗电流源，其使该光电晶体管易于连接到电子电路。
在帧时间结束之后，如图4所示给栅极施加大的正复位电压脉冲Vgr，并且这将势垒的高度降低到积累在势垒26中的空穴38易于越过势垒进入源区28的水平。由此，在根据本发明的配置中，可以容易地在短时间内分散积累的空穴并重置它以允许进行频繁测量。
在复位电压脉冲之后，栅极上的电压返回预定帧电压并且下一帧周期开始。
在图5～7所示的第二实施例中，势垒由形成在光敏层8的有源区24上的薄绝缘层40形成，其在这种情况下是多晶硅。薄绝缘层40形成在绝缘层32中的开口中。透明金属源极接触层42形成在阻挡层40上方。在示出的特定实例中，该势垒是通过在过氧化氢中煮沸来氧化多晶硅层8而形成的薄层。一般，该势垒将是大约2nm厚。如同在第一实施例中，栅极4借助栅极绝缘体6与有源区分开。
在使用中，较高质量的空穴意味着与电子相比它们更不太可能隧穿过该势垒，因此这些空穴积累在邻近绝缘势垒40的有源区24中。这些积累的空穴具有增加氧化物两端的电场的作用，由此增加了电子从源极接触42隧穿过该薄势垒到达半导体层8的可能性。
因此该器件的操作可以如同第一实施例中那样进行，如图6和7所示，其示出了在帧栅电压Vg(图6)和复位栅电压Vgr(图7)下的能带图。增加栅极上的正电压会增加薄绝缘膜40两端的电场并降低有效势垒高度。
在该实施例中，由照明产生的电子空穴对中的空穴38积累在势垒40处，增加了电场并由此增加了能够随穿过绝缘体的电子数目以及降低了对电子的有效势垒高度。当给栅极施加大的正电压时，形成大电场(图7)，并且空穴也能够随穿过绝缘体进入源极接触40，由此复位该器件。
正如技术人员将认识到的，该势垒将不完全防止所有空穴越过它和不完全允许所有电子越过它。然而，电子和空穴越过该势垒的不同能力意味着可以选择势垒高度和预定电压使得电子越过势垒的时间常数小于帧时间，而空穴越过势垒的时间常数大于帧时间。这样，空穴趋于积累而电子能够传输电流。
如图8所示，根据本发明的光电晶体管60的阵列62可以连同连接到光电晶体管60的薄膜电子电路64一起设置在衬底上。该电路的精密性质可以取决于应用。
根据本发明的光电晶体管特别适合于大面积技术和大面积成像器件。应用包括X射线探测器、复印机和图像增强器。
技术人员将认识到，本发明的替换实施方式是可以的。例如，任何适当的半导体都可以用作有源层，包括改变类型的非单晶半导体。栅极可以形成在有源层上面，而不是有源层下面，并且同样地，源极接触30或源电极40可以在源极下面而不是其上面。另外的绝缘层、钝化层和其它保护层可以设置在位置处并使用用以适应多种工艺的方法来设置，如果需要的话。
如果需要的话，透明的特定层可以改变，并且特别地可以使用透明衬底以便入射光能够通过衬底到达有源区而不是需要势垒上面的顶接触是透明的。
特定势垒高度和预定栅电压可以被调节以适应不同应用，这将被本领域的技术人员认识到。
权利要求
1.一种光电晶体管，包括光敏半导体层(8)；在半导体层(8)下方或上方跨越半导体层的有源区(24)延伸的阻挡层(26、40)；与半导体层(8)的有源区(24)横向隔开的漏区(20)；连接到漏区的漏极接触(22)；在阻挡层(26)的另一侧上直到半导体层(8)的源极层(28、42)；栅极层(4)，其在半导体层(8)的相反侧上直到阻挡层(26、40)并与阻挡层(26、40)横向交叠用于控制阻挡层(26、40)的势垒高度以控制电子和空穴在源极层(28、42)和有源区(24)之间的传导；以及在栅极层(4)和半导体层(8)之间的栅极绝缘层(6)；其中该结构允许入射到光电晶体管上的光到达有源区(24)以在有源区中产生电子空穴对，这些空穴积累在势垒(26)处以改变有效势垒高度并且由此电流经过有源区(24)在源极层(28)和漏区(20)之间流动。
2.根据权利要求1的光电晶体管，其中源极层(28)是被掺杂以具有第一导电类型的半导体，并且阻挡层(26)是掺杂以具有与第一导电类型相反的第二导电类型的半导体。
3.根据权利要求2的光电晶体管，进一步包括连接到源极层(28)的透明源电极(30)。
4.根据权利要求1的光电晶体管，其中阻挡层是绝缘阻挡层(40)。
5.根据权利要求4的光电晶体管，其中源极层是透明源电极(42)。
6.根据前面任何一个权利要求的光电晶体管，其中半导体层(8)是掺杂的非晶硅。
7.根据前面任何一个权利要求的光电晶体管，其中势垒(26、40)对电子的有效势垒高度大于带隙的一半。
8.一种包括设置在单个衬底(2)上方的根据前面任何一个权利要求的光电晶体管(60)的阵列(62)的光电晶体管阵列。
9.根据权利要求8的光电晶体管阵列，进一步包括在衬底(2)上的薄膜电子线路(64)。
10.一种操作根据权利要求1～7中的任何一个的光电晶体管的方法，该方法包括(a)给栅极(4)施加正复位脉冲以允许积累在势垒(26、40)处的空穴隧穿进入源极层(28、42)；(b)在帧周期期间给栅极(4)施加帧栅电压，该帧栅电压允许由有源区中的照明所产生的任何电子经过势垒(26、40)，但是允许由有源区(24)中的照明所产生的任何空穴积累在势垒(26、40)处，由此降低势垒(26、40)对电子的有效高度；(c)读取源漏电流作为照明的测量。
11.根据权利要求10的方法，包括重复步骤(a)～(c)以在一系列帧周期内测量照明。
全文摘要
一种光电晶体管具有通过势垒(26)与源极(28)隔开的有源区(24)。漏极(20)与有源区(24)横向隔开。入射到有源区上的光产生电子空穴对。空穴积累在势垒处并调节对电子的有效势垒高度。接着给栅极(4)施加栅极复位电压，其降低了势垒以允许空穴逃逸。
文档编号H01L29/786GK1910760SQ200580002886
公开日2007年2月7日 申请日期2005年1月21日 优先权日2004年1月24日
发明者J·M·香农, S·D·布拉泽顿 申请人:皇家飞利浦电子股份有限公司