专利名称：锥形单元的金属氧化物半导体高电压器件结构的制作方法
在电子电路，尤其是集成电路(IC)中广泛使用金属氧化物半导体(MOS)器件，如场效应晶体管(FET)。在计算机应用领域、在开关电路中、和在高电压和功率应用领域中通常使用这些器件，其在应用中是普遍存在的。
如非常熟知的，MOSFET用作电流阀，漏极和源极之间的漂移区(沟道)中的电流通过选择性地耗尽载流子的漂移区而被控制。沟道通常是增强型模式沟道，反向电压操作是通过MOS场板结构的漂移区电荷耗尽而获得的耗尽模式型操作来获得的。这些器件通常是增强型模式沟道，其具有通过从器件的漂移区耗尽电荷而获得的反向阻断电压。就是说，这些器件通常具有增强型模式沟道，具有由MOS场板结构的作用而耗尽的漂移区。
在高电压应用中，提高器件的击穿电压(漏极与源极之间的击穿电压BVds或简称为BV)，同时保持器件的开态电阻以及其他参数是有用的。
然而实际上，在不劣化另一个参数的情况下提高一个器件参数通常是很困难的。例如，在要求提高的器件击穿电压时，通常损害电阻率(RDS(开))，尤其是在外延生长的有源区器件中。为此，MOSFET漂移区中的电阻将晶体管关断时(即当跨越器件存在最大施加电压时)的横向场强限制为在外延生长的硅的雪崩击穿阈值以下的值。为了提高晶体管的高电压容量，漂移区应当具有相对大的长度，或者被轻掺杂，或者两者兼有。然而，这些条件都对总的RDS(开)值贡献了相对高的阻抗。此外，要求增加器件尺寸趋于提高了制造高电压器件的总成本。
此外，为了减小RDS(开)，增强漂移区的掺杂是有用的。而且，该减小的RDS(开)趋于减小了在漂移区中被要求为轻掺杂的半导体的面积，因而减小了制造成本。然而，这趋于降低器件的雪崩击穿，这是不能接受的。
因此，需要一种克服至少上述缺点的器件结构和制造方法。
依照实施方案，场效应电子器件包括设置在介电层上的场板，所述电介质层设置在半导体层上，其中器件的漂移区在半导体层中。掺杂水平在漂移区上基本非线性地变化，且该器件表现出基本恒定的减小的表面电场。
依照另一个实施方案，制造场效应器件的方法包括在器件的半导体层的漂移区中提供非线性非均匀的掺杂密度，其中半导体层和电介质层都具有非恒定的厚度。
当参照附图阅读时，从下面的详细描述会更好地理解本发明。需要强调的是各种特征没有必要按比例绘制。实际上，为了叙述清楚起见，可以任意地放大或减小尺寸。
图1是依照实施方案的横向(水平)场效应晶体管的横截面图；图2显示了依照实施方案的半单元的半导体层以及半导体层上电介质层的横截面厚度；图3显示了对于具有图2层结构的实施方案的场效应晶体管，各个横向电场的掺杂剂浓度与横向距离的关系；图4显示了依照实施方案的半单元的半导体层以及半导体层上电介质层的横截面厚度；图5显示了对于具有图4层结构的实施方案的场效应晶体管，各个横向电场的掺杂剂浓度与横向距离的关系；图6是依照实施方案的纵向(垂直)场效应晶体管的横截面图；图7显示了依照实施方案的半单元的半导体层以及半导体层上电介质层的横截面厚度。
在下面的详细描述中，为了解释且非限制的目的，提出了公开具体细节的实施方案，从而彻底理解发明。然而，对于得益于本发明的本领域普通技术人员而言，本发明可以以脱离这里所公开的具体细节的情况下实践本发明。此外，省略了公知器件、方法和材料的描述，以使本发明的描述清楚。
简要地说，这里所述的实施方案涉及高电压场效应器件，其具有相对高的电压、基本恒定的纵向电场，其促进了相对减小的电阻率、RDS(开)，以及在器件的漂移区中相对高的BVds。注意到有时称作RESURF条件的基本恒定的电场在水平器件中是横向的或水平的，在垂直器件中其是纵向的或垂直的。
将更加全面地描述漂移区中半导体和电介质层的厚度及剖面，以及对于期望方向上恒定的电场分量，由一维泊松方程确定作为跨越漂移区的距离的函数的掺杂浓度。
注意到，这里描述的实施方案一般涉及金属氧化物硅(MOS)高电压场效应晶体管(FET)。示意性地，FET是硅横向双扩散MOS(LDMOS)器件或垂直扩散MOS(VDMOS)器件。一般地，用作耗尽区电介质的氧化物是硅的氧化物，通常是SiO2。此外，栅极材料可以是适宜的金属或掺杂的多晶硅。然而，注意到，该高电压器件也可基于其他材料和技术。例如，该器件可以包括SiGe、SiC或GaN作为耗尽区中的半导体。
最后，注意到，没有特别详细地描述特定器件的制造技术以便不会混淆描述实施方案的描述。为此，用于形成实施方案器件的层形成、组件形成以及掺杂的制造技术对于本领域普通技术人员来说是公知的。示意性地，实施方案的水平器件中的指数掺杂浓度可通过提供非均匀间隔和变化区域的开口来形成。在垂直结构中，可使用外延掺杂技术来提供掺杂变化。对于垂直器件实施方案，可通过外延生长或多重高能量注入和扩散来获得硅柱(silicon pillar)。通过受控的反应离子蚀刻可实现硅柱的成形。利用执行用于成形电介质的受控反应离子蚀刻步骤，通过沉积或旋涂玻璃技术再填充硅柱之间的空间而形成锥形电介质。通过薄膜沉积多晶硅或任意的金属导体可以形成所述场板。
图1是依照实施方案的MOSFET(器件)100的截面图。尽管上面提到了可基于各种半导体技术，但器件100示意性地为绝缘体上硅(SOI)器件。器件100包括其上设置有电介质层102的基板101。硅的锥形层103设置在电介质层102上，且包括设置在源极106与漏极107之间的器件100的漂移区或沟道。在锥形层103上设置有电介质层104，在电介质层104上设置有场板105，从而完成了该结构。
尽管还可使用适于高电压应用的其他电介质材料，但电介质层102和104示意性地为硅的氧化物。此外，可使用低介电常数(低k)材料，如SILK或苯并环丁烯(BCB)，或其他适宜的低k材料作为电介质层102，104。注意到，使用低k层对于减小这里所述实施方案的垂直MOSFET器件中器件与器件之间的间距尤其有效。为此，低k材料在横向器件中是有用的，因为它们通过对相同的硅或漂移区厚度使用了较薄的电介质层而提高了表面平整度。它们还具有较高的击穿场强。显然在横向器件中这是二阶效应，而在垂直器件中利用低k的间距减小是更显著的。
场板(栅极)105可为适宜的金属或掺杂的多晶硅，其在半导体处理领域中是公知的。此外，源极和漏极可均包括轻掺杂区(没有示出)，以减小热载流子效应，这在本领域中是公知的。在所述的实施方案中，基板101是硅且被n掺杂到适宜的掺杂水平。漏极107和源极也是n掺杂的，锥形区域103是使用适宜的掺杂剂进行p掺杂的。
随着继续描述本发明下面的内容将变得更加清楚，即，将锥形层103的掺杂轮廓确定成提供基本恒定的且相对高的横向电场、以及相对低的开态电阻和相对高的击穿电压。注意到，与横向电场的所需特性一致地来确定锥形层103和电介质层102，104的厚度轮廓。最后，尽管这些层的厚度轮廓对于给定的电场可以发生变化，但是它们的总厚度保持基本恒定。
与该实施方案一致地，对于该实施方案的场效应晶体管中所需的击穿电压，该高幅度、基本恒定的横向电场对于提供所需的低开态电阻是有用的。为此，具有高横向电场要求在漂移区中具有特定级别的电荷(掺杂剂)，以支持高的场级别。该相对高的掺杂水平促进了较低的开态电阻。在这里所述的实施方案中，器件漂移区中掺杂水平的轮廓设计成适合所需的横向电场和击穿电压。
图2是显示SOI层201厚度的横向单元的横截面图，所述SOI层201的厚度在漂移区的横向(图1中的x方向)范围上线性减小。与上面的描述所一致地，电介质或氧化物层202横向增大，以便层的组合厚度(以μm为单位)是恒定的。依照该实施方案，对于给定的击穿电压，跨越SOI层201的长度来确定掺杂轮廓。泊松方程的解是在垂直或横向方向上两个任意靠近的横向位置处。然后将导数定义用于得到所需横向(纵向)电场的掺杂与层厚度之间关系的解。硅和氧化物的厚度可以根据需要而变化，以及所计算的随距离的掺杂浓度。为此，使用尺寸上修正的方程Ex＝(q/εo)[ND(x)T’(x)+ND’(x)T(x)]；
其中，T(x)＝c1tsoi2(x)+c2tsoi(x)；且令c1=(12ϵsi-1ϵox),c2=(pϵox)]]>其中ND(x)是作为横向距离函数的掺杂剂的数量，tsol(x)是作为横向距离函数的硅的厚度，p是间距，c1和c2包括硅的介电常数εsi和电介质的介电常数εox。注意，p＝tsol[x]+toxido[x]等于常数。
有效地，对于所需的击穿电压和开态电阻，横向电场是已知的值，并确定SOI函数相关。在该实施方案中，对于作为横向位置函数的掺杂量ND(x)，以及作为横向距离函数的电介质层的厚度，求解所述方程。
可以很容易地理解到，对于SOI层的特定厚度轮廓tsol(x)和特定的高横向电场Ex，可以很容易地确定作为横向距离函数的掺杂轮廓、ND(x)、和氧化物厚度。
注意到，上述方程的解在确定掺杂的相关轮廓方面是有用的，并且层是对于笛卡儿坐标中自终端(self-terminated)器件横向或垂直条形器件的，不是其他阵列的器件，如圆形或六边形阵列。对于条形阵列器件结构以外的结构，必须对于实现器件的每个所需的坐标系统来求解类似的方程。
在本实施方案中需要强调的是，纵向场(穿过漂移区从源极到漏极)应当是恒定的，并尽可能的高。对于该实施方案的横向器件，纵向方向是+x方向上的一个横向方向(见图1的坐标系统)。对于该实施方案的垂直器件，纵向场在+y方向上(见图6的坐标系统)。
图3显示了对于各种选定的横向电场，作为从上述计算所确定的横向距离函数的掺杂水平，其中SOI层和氧化物层的厚度如图2中所示。为此，对于20V/μm的横向电场，由曲线301描述掺杂水平，而对于10V/μm的横向电场，由曲线302描述掺杂水平。当然，插入在曲线301与302之间的曲线303是对于在10V/μm与20V/μm之间横向电场值的掺杂函数。
如图所示通过对于特定的击穿电压计算硅内二维的游离积分来确定硅(SOI)层的轮廓。在该情形中，必须求解x，y中的游离积分。注意到游离积分指数地依赖于横向电场(Ex)；因而电场中的任何非均匀性都会显著增加碰撞电离，因而减小了击穿电压。因此，该横向器件实施方案中的高恒定横向电场促进了相对减小的开态电阻和增加的击穿电压。用相关的物理和电学参数求解正交x和y方向上的游离积分，并在正交的游离积分之和等于一时确定器件的雪崩击穿。垂直或横向的游离积分可以写作Iy(x)=a∫0tsolExp[-bα0αsiqNd[x]y]dy]]>而水平的游离积分可写作Ix(x)=a∫0LdExp[-bEx[x]]dx;]]>其中a和b是硅的游离系数，Ld是器件的漂移长度，以及与硅的层厚度和掺杂水平有关的所有其他参数。这些方程对于穿过硅层的正交的游离通路是有效的；沿着从源极到漏极的任何其他通路计算这些积分仅需要找到沿着所需通路的总电场的向量积。
依照实施方案，希望器件具有700V的击穿电压。对于给定的横向电场提供最低开态电阻的横向器件，二维游离积分的解需要硅层具有从源极到漏极指数减小的厚度。同样，图1的器件具有这种轮廓。可选择地，硅可具有横向距离的二分之一次幂的厚度。
图4中示出了这种SOI/氧化物轮廓。SOI层401具有从源极(在x＝0cm处)到漏极(在x＝0.005cm处)、或者在漂移区上指数性减小的厚度。与SOI和氧化物的总厚度为恒定的原则一致，氧化物层402根据一个指数而指数性地增大，该指数是正的硅函数的指数。
注意到，为了与该实施方案一致地使RESURF或多维耗尽器件最优化，在游离积分的解内使纵向场为恒定并尽可能的高。当1x+1y＝＝1时，器件击穿。应当注意到，对于所公开的700V的结构，纵向电场比横向电场大得多。其原因是纵向电场通过整个漂移长度(50μm)而被积分，而横向电场仅仅通过硅区域的一半厚度(0.25μm)被积分。这些结构设计的技术是为了确定每个正交的游离积分(1x，1y)对总和的相对贡献。将游离积分分解为纯X和纯Y的通路，是根据经验的设计规则，其简化了数学计算。
在图5中显示了对于具有图4的层厚度函数的横向器件的示意性的掺杂浓度与漂移区位置的关系。掺杂浓度501是对于15V/μm的横向场的。当然，该场幅度仅仅是示意性的，对于其他幅度，掺杂浓度类似于浓度501的掺杂浓度，对于较大的电场向上移动，而对于较小的电场向下移动。注意到，具有图4中所示漂移区中厚度轮廓和图5中掺杂浓度的横向器件提供了710V的击穿电压和2.4Ωmm2的开态电阻。这表示与具有0.25μm的SOI厚度和3.0μm的氧化物厚度的平坦器件相比，开态电阻降低了20％。
如前面所述，该实施方案包括垂直高电压场效应器件，如VDMOS。图6中显示了这种器件。器件结构600包括具有所需间距的多个器件601。每个器件都具有p型硅柱的漂移区602。漂移区602设置在靠近p型沟道604的n型源极区603与漏极区605之间。在沟道604和源极603上设置有栅极607，其示意性为掺杂的多晶硅。该栅极与场板607耦合，其控制漂移区中的传导，这是公知的。场板607设置在电介质材料608的相邻层之间，其在控制各个沟道604和漂移区602中的载流子耗尽方面是有用的。通常地，漏极区提供了从器件底部耗尽的通路，而场板607被接地用于从表面的耗尽。
如上所述，电介质层608可以是低k材料，其在减小器件601间距方面是有用的。当然从价格和性能方面而言这是有利的。对于离散垂直器件，从晶片表面看到的间距是p＝tsi+2tdie，其中tdie是漏极处的最大介电厚度。注意到，tdie低k＝tdieSiO2*(e低k/e SiO2)，Rsp与p/tsi成比例。对于700V的器件，tdie(SiO2)大约为3.9；对于低k SILK大约为1.6，低k Rsp与SiO2Rsp的比率为0.44，或者低k具有两个较小Rsp的因数。这样，提供了显著的优点。
结构600的器件601是垂直器件，并理想地提供了纵向电场(y方向)，其跨越漂移区602基本是恒定的，并具有相当大的幅度。当然除了按照需要在y方向上执行所述分析和计算以外，击穿电压和开态电阻的所需参数的分析类似于横向(x方向)器件。例如，对于恒定的Ey在y方向上求解该方程，而非对于恒定的Ex求解一维泊松方程。对于本领域普通技术人员来说很容易理解这些和其他类似的计算，将不再详细描述这些，以便不混淆实施方案的描述。
图7中显示了依照实施方案的垂直器件的硅和低k层的曲线。硅层701具有负的指数曲率，而低k层702是升高的指数曲率。该结构类似于图6的器件，硅层701和低k层702是漂移和电介质层的半单元。就是说，从源极区(例如源极603)到漏极区(例如漏极605)沿着纵向距离(y方向)，硅层701具有减小的厚度，而电介质层从源极到漏极指数性增加。
定量地，图6的器件通过低k电介质提供了相对密集的单元排列。电介质层厚度的减小在于低k层的介电常数与常用的电介质材料的介电常数的比率。例如，当代替二氧化硅而使用SILK时，其促使厚度减小了2.6倍。最后，注意到图6实施方案的器件可以具有表面平面为六边形、正方形、圆形或条形的几何形状。注意到该分析和性能与条形几何形状有关。
通过结合典型实施方案的讨论而详细描述了实施方案，很清楚，对于得益于本公开内容的本领域普通技术人员来说本发明的修改例是显而易见的。这种修改和变化包含在所附权利要求的范围中。
权利要求
1.一种场效应电子器件，包括设置在介电层上的场板；设置在电介质层下方的半导体层；在半导体层中的漂移区，该漂移区具有跨越漂移区基本上非线性变化的掺杂水平，且该器件呈现出基本上恒定的减小的表面电场。
2.根据权利要求1中所述的场效应器件，其中漂移区的半导体层具有跨越漂移区的宽度非均匀变化的厚度。
3.根据权利要求2中所述的场效应器件，其中漂移区的半导体层上的电介质层和漂移区的半导体层的厚度之和为常数。
4.根据权利要求2中所述的场效应器件，其中电介质层具有跨越漂移区的宽度非均匀变化的厚度。
5.根据权利要求1中所述的场效应器件，其中半导体是硅、硅锗、或氮化镓之一。
6.根据权利要求5中所述的场效应器件，其中半导体层的厚度跨越漂移区的长度指数性地变化。
7.根据权利要求6中所述的场效应器件，其中漂移区的半导体层上的电介质层和漂移区的半导体层的厚度之和为常数。
8.根据权利要求1中所述的场效应器件，其中电介质层为低k材料。
9.根据权利要求8中所述的场效应器件，其中电介质层基本包括BCB和SILK。
10.一种场效应电子器件，包括设置在介电层上的场板；设置在电介质层下方的半导体层；在半导体层中的漂移区，该漂移区具有跨越漂移区基本上非线性变化的掺杂水平，且该器件具有至少700V的击穿电压和相对低的开态电阻率。
11.根据权利要求10中所述的场效应器件，其中开态电阻大约为2.4Ωmm2。
12.根据权利要求10中所述的场效应器件，其中漂移区的半导体层具有跨越漂移区的宽度非均匀变化的厚度。
13.根据权利要求12中所述的场效应器件，其中漂移区的半导体层上的电介质层和漂移区的半导体层的厚度之和为常数。
14.根据权利要求2中所述的场效应器件，其中电介质层具有跨越漂移区的宽度非均匀变化的厚度。
15.根据权利要求10中所述的场效应器件，其中半导体是硅、硅锗、或氮化镓之一。
16.根据权利要求15中所述的场效应器件，其中半导体层的厚度跨越漂移区的长度指数性地变化。
17.根据权利要求16中所述的场效应器件，其中漂移区的半导体层上的电介质层和漂移区的半导体层的厚度之和为常数。
18.根据权利要求10中所述的场效应器件，其中电介质层为低k材料。
19.根据权利要求18中所述的场效应器件，其中电介质层基本包括BCB和SILK。
20.一种制造场效应器件的方法，该方法包括形成半导体层，该半导体层具有跨越器件的漂移区长度非均匀的厚度；以及非均匀地掺杂器件的半导体层的漂移区。
全文摘要
场效应电子器件(100，600)(例如FET，如VDMOS)包括设置在电介质层(104，608)上的场板(105，107)，所述电介质层靠近半导体层(103，602)设置，其中器件的漂移区在半导体层中。跨越漂移区，掺杂水平基本非线性变化，且该器件表现出基本恒定的减小的表面电场。制造场效应器件的方法包括在器件的半导体层的漂移区中提供非线性非均匀的掺杂密度，其中半导体层和电介质层都具有非恒定的密度。电介质层可由低k电介质材料形成。
文档编号H01L29/02GK1930690SQ200580008214
公开日2007年3月14日 申请日期2005年3月11日 优先权日2004年3月15日
发明者T·莱塔维克, J·佩特鲁泽洛, M·辛普森 申请人:皇家飞利浦电子股份有限公司