专利名称:无子底座的倒装芯片发光二极管器件的制作方法
技术领域:
本发明涉及发光技术。本发明尤其涉及用于指示灯、照明用途等的倒装芯片发光二极管,并将具体参照这些对本发明进行描述。但是,本发明还发现与可以有利地采用表面安装型发光二极管的其它应用相结合的应用。
背景技术:
倒装芯片发光二极管结构具有实质益处,包括减少由于电极遮蔽造成的光损失,提高活性层与底座(mount)的热耦合,通过使用更大分布的电极来改进器件上的电流散布,减少电线或焊线,以及倒装芯片安装技术与自动模片焊接设备的兼容性。蓝宝石或碳化硅衬底上的基于III族氮化物的发光二极管具有与倒装结合技术兼容的光传导衬底。在其中外延衬底为不透明的或者具有不良光提取特性的某些材料系统中,可将衬底减薄,或在形成之后将外延层转换成透明的主衬底。
但是,由于现有自动装置固定工具通常具有大到无法可靠地对发光二极管进行倒装结合的容差,而会出现问题。倒装芯片发光二极管的电极具有精密的间距特性和结构,以便最优化电流散布和背面反射。例如,在例示性p-on-n结构中,n型电极指针紧邻p型台式晶体管而布置,以促进横向电流散布。n型电极指针优选地以0.20mm至0.25mm的间距横向地隔开,而p型电极材料设置在其间。较大的横向间距将导致增加的电阻损耗及热量。这些精密的电极特性赋予倒装结合技术的精密度和精确度不大于约0.15mm的严格容差。大于约0.15mm的位置误差可导致p型区域与n型焊凸(bondingbump)之间的交联,反之亦然。与此类似,在n-on-p结构上也施加了严格的容差限制。在直接将倒装芯片发光二极管的自动模片固定于印刷电路板或其它相对较大的电子部件时,通常难以或不可能获得如此严格的压焊容差。另外,由于目前所使用的平版印刷术及转印工艺中的限制,LED的精密特性不能复制在现有的印刷电路板上。
为了适应精密的电极特性,通常在发光二极管与印刷电路板之间布置子底座(sub-mount)。发光二极管被倒装结合至子底座上,子底座的尺寸与发光二极管的相近,从而可容易地实现模片固定过程中的精密准直。子底座具有用于倒装结合的第一套焊垫,以及用于与印刷电路板进行电连接的第二套更宽间距的电极或焊垫。子底座与倒装结合于其上的发光二极管可以通过表面安装技术或引线结合技术连接至印刷电路板。
虽然迄今为止子底座一般用于调节严格的倒装结合容差,但是子底座的使用存在实质缺陷,包括引入了增加生产时间与费用的额外封装程序。子底座还引入了限制散热效率的附加热阻。机械可靠性因插入子底座而受到损害。子底座的材料通常选择得既具有用来散热的热传导性又具有提供电极隔离的电绝缘性。如果使用导电的子底座,就应用介电层来保证电隔离。如果介电层过薄,它们可在电容性方面限制高速应用中的切换。还应考虑的是对发光二极管、子底座、以及印刷电路板之间界面处的热膨胀系数进行匹配。
本发明旨在提供一种克服上述及其它局限性的改进的器件和方法。
发明内容
根据一个方面,公开了一种发光器件。发光二极管具有后侧和前侧,前侧上设置有限定了最小电极间距的至少一个n型电极和至少一个p型电极。焊垫层包括限定了最小焊垫间距的至少一个n型焊垫和至少一个p型焊垫,该间距大约最小电极间距。至少一个扇形层被插入在发光二极管的前侧与焊垫层之间。该至少一个扇形层包括穿过介电层的孔的多个导电通道,以在至少一个n型电极与至少一个n型焊垫之间,以及在至少一个p型电极与至少一个p型焊垫之间提供电通信。
根据另一方面,提供了一种将发光二极管倒装结合到基座(support)的方法。发光二极管具有限定了其间的最小电极间距的前侧n型和p型电极。至少在发光二极管的前侧上沉积介电层。介电层至少部分地密封前侧。穿过介电层形成接近n型和p型电极的孔。在接近从p型电极和n型电极组成的组中选出的第一类型电极的孔上方设置第一类型电触点。第一类型电触点遍布接近第一类型电极的孔之间的介电层,以限定第一类型接触垫。在接近从p型电极和n型电极中的另一个组成的组中选出的第二类型电极的一个或多个孔上方设置第二类型电触点。第二类型电触点遍布介电层,以限定第二类型接触垫。第一类型接触垫和第二类型接触垫限定了其间的最小接触垫间距,该间距大约最小电极间距。通过设置在接触垫和衬底至少一个上的焊凸,将第一类型接触垫和第二类型接触垫倒装结合于衬底的焊凸上。焊垫可以包括例如用于导电粘合剂焊接的金属叠层(metal stack),或诸如粘附金属、阻挡金属、可焊金属的可焊金属叠层,或其中最外层金属由焊料或焊料合金组成的金属叠层。
根据再一方面,提供了一种倒装结合具有前侧n型和p型电极的发光二极管的方法,其中在n型和p型电极之间限定了最小电极间距,以将发光二极管机械地固定于印刷电路板上,并将前侧n型和p型电极与印刷电路板的印刷电路进行电连接。介电层至少设置在n型和p型电极上方。介电层具有穿过其内而接近n型和p型电极的孔。电接触垫设置在孔和介电层上方。电接触垫包括通过选定孔与p型电极相连接的p型接触垫,以及通过选定的其它孔与n型电极相连的n型接触垫。接触垫以其间的最小接触垫间距设置在介电层上方,该间距大于最小电极间距。通过设置在印刷电路板和芯片之一上的焊凸,接触垫被倒装结合于印刷电路板的印刷电路上。焊凸可以包括金属叠层,例如可焊金属叠层。倒装结合具有大于最小电极间距并小于最小接触垫间距的机械容差。在接触垫与印刷电路板之间不设置子底座。
根据又一方面,提供了一种处理其上制造有多个发光二极管的晶片的方法。每个发光二极管均具有限定了其间的最小电极间距的前侧n型和p型电极。介电层至少设置在n型和p型电极上方。介电层具有穿过其内而接近n型和p型电极的孔。电接触垫设置在孔和介电层上方。用于每个发光二极管的电接触垫包括与p型电极相连接的p型接触垫,以及与n型电极相连接的n型接触垫,所述连接穿过孔。用于每个发光二极管的接触垫以其间的最小接触垫间距设置于介电层上方,该间距大于最小电极间距。在设置电接触垫之后,对晶片进行切割,以分离发光二极管。
基于对本说明书的阅读和理解,本发明的多个优点和益处对本领域普通技术人员将变得显而易见。
本发明可以采用多种不同的元件和元件布置形式、以及不同的处理操作及处理操作的安排。附图的目的仅是为了示出优选实施例,而不能被解释为对本发明的限制。发光二极管器件的附图不是按比例示出的。
图1示出了具有前侧n型和p型电极的例性示倒装芯片发光二极管。
图2示出了沿截面A-A截取的图1中倒装芯片发光二极管的侧截面视图。
图3示出了沿截面A′-A′截取的图1中倒装芯片发光二极管的侧截面视图。
图4示出了应用介电层之后的图1的发光二极管,其中介电层具有穿过其内而接近n型和p型电极的孔。
图5示出了应用导电材料之后的图1的发光二极管,其中导电材料限定图4介电层上的中间连接垫。
图6示出了图5中所示处理阶段的倒装芯片发光二极管沿截面B-B截取的侧截面视图。
图7示出了图5中所示处理阶段的倒装芯片发光二极管沿截面B′-B′截取的侧截面视图。
图8示出了在应用设置于图5中所示中间连接垫上的第二介电层之后的图1的发光二极管。
图9示出了完成焊垫形成过程之后图1中的发光二极管。
图10示出了沿截面C-C截取的具有图9中所示已完成焊垫的倒装芯片发光二极管的侧截面图。
图11示出了沿截面C′-C′截取的具有图9中所示已完成焊垫的倒装芯片发光二极管的侧截面图。
图12示出了在倒装结合于印刷电路板之后,具有图9中所示已完成焊垫的倒装芯片发光二极管沿截面C-C截取的侧截面图。
图13示出了在附加处理之后,具有图9中所示已完成焊垫的倒装芯片发光二极管沿截面C-C截取的侧截面图,附加处理用于形成对具有更大最小间距和更高对称量的焊垫进行限定的第三层。
图14示出了焊垫完成后的图9中的发光二极管,在优选实施例中作为其上装配有其它发光二极管的衬底晶片的一部分。
图15示意性地示出了在焊垫的形成完成之后但在切割图14中的衬底晶片之前所执行的第一优选处理过程,该过程中应用密封剂。
图16示意性地示出了在焊垫的形成完成之后但在切割图14中的衬底晶片之前所执行的第二优选处理过程,该过程中应用荧光层,并形成倾斜的反射侧壁。
具体实施例方式
参照图1-11,对以这样一种方式在倒装芯片发光二极管10上形成焊垫的过程进行描述,所述方式即,使得包括发光二极管10的电极12,14之间的较小最小间距d电极在内的良好特性适应倒装结合处理的更大容差。
参照图1-3,焊垫形成之前的例示性发光二极管10包括衬底20、n型基层22、以及一个或多个器件台24。为便于倒装结合结构中的光提取,衬底20优选地能充分透射由发光二极管10产生的光。可选择地,衬底20的厚度可减薄,以改进光提取。
在一个优选实施例中,发光二极管10是基于III族氮化物的发光二极管,其中衬底20为蓝宝石或碳化硅,n型基层22为n型氮化镓层或n型氮化铝镓层,器件台24包括n型氮化镓层或氮化铝镓覆层,靠近n型基层22;靠近n型覆层的活性区,包括一层或多层氮化铟镓层;p型氮化镓或氮化铝镓覆层,靠近远离衬底20的活性区的一侧;以及包含铟、镓、和铝中的一种或多种的III族氮化物材料的重掺p型增强接触层,靠近远离衬底20的p型氮化镓覆层的一侧。
虽未示出,例示性III族氮化物发光二极管10可选择地包括其它层,诸如插入在衬底20与n型基层22之间的氮化铝或其它材料的外延增强缓冲层。其它III族氮化物层也可包括在外延层叠层中,以提供其它所期望的结构、电、和/或光学效果,诸如电流散布、改善的电导率、光学限制、载波限制、两层之间的阶跃面(abruptinterface)等。通过异质外延地在衬底20上沉积III族氮化物层,并通过平版印刷处理去除沉积层的选定部分以限定器件台24并接近n型材料而适当地形成发光二极管10。
所描述的III族氮化物发光二极管仅是例示性的。可以使用诸如III族磷化物、III族砷化物等其它材料构成发光二极管10。此外,虽然焊垫的形成是参照例示性p-on-n型发光二极管10进行描述的,但是所描述的焊垫形成过程也适用于n-on-p型发光二极管。
通过在衬底20上沉积族层(group layer),并通过平版印刷处理去除材料以限定器件台24并露出n型基层22的部分而适当地形成发光二极管10。电极12,14包括与器件台24相对应且形成于其上的一个或多个p型电极12、以及形成于n型基层22的暴露部分上的一个或多个n型电极14。通常,电极12,14为金属叠层,诸如适于接触III族氮化物材料的镍/钛/金叠层。本领域技术人员可以容易地选择用于电极12,14的合适材料或材料叠层。最佳如图1所示,例示性发光二极管10具有四个通常为矩形的器件台24以及对应的四个通常为矩形的p型电极12。n型电极14作为指针靠近四个器件台24而布置。本领域技术人员可以采用其它电极结构来加强电流散布或其它二极管特性。注意到,图2中所标的p型电极12与n型电极14之间的小横向间距d电极未在图1中示出。
在操作过程中,通过电极12,14之间流动的电流在器件台24中产生电荧光。电极12,14之间的间距d电极优选地小些,以减小电流流动的阻力。此外,器件台24和n型电极14优选地分布于发光二极管10的横向区域上方,以最小化流过器件台24的横向电流散布。
p型和n型电极12,14的良好横向特性以及两者之间小的最小间距d电极,使得发光二极管10可直接倒装结合于印刷电路板,而不会有插入子底座的困难。为量化这种难度,对于例示性优选的III族氮化物实施例,n型电极指针(finger)优选地间隔开大约0.20mm至0.25mm。由于p型电极12插入在n型电极指针之间,这使得d电极小于指针间距。为避免由于模片固定过程中的未对准而导致焊凸在p型电极12与n型电极14之间发生偏差(shunt),应该在大约或小于0.15mm的横向容差内实施倒装结合。利用现有的自动模片固定工具通常不能达到如此严格的容差。
为解决这个问题,采用参照图4-11所描述的焊垫形成过程,以使电极12,14的良好特性适应倒装结合过程中更大的容差。如图4-7所示,焊垫形成过程包括形成扇形层30。扇形层30的形成过程包括沉积介电层32,其内形成有孔34,以便于接近p型电极12和n型电极14;接着进行金属喷镀处理,用导电材料36填充孔34,并形成中间连接垫,尤其是中间p型连接垫42和中间n型连接垫44。
介电层32优选地密封p型和n型电极12,14以及发光二极管10的前侧。在稍后的器件封装过程中,该密封有利地允许选择性地省去单独的密封剂层。图4示出了在介电层32设置于发光二极管10上且孔34形成之后、但在设置导电材料36之前的发光二极管10。介电层32更适用聚酰胺材料;但是也可使用诸如氮化硅或二氧化硅的其它材料。图4所示的介电层32基本上是透光的;因此,器件台24和n型电极14的横向结构在图4中透过介电层32保持可见。但是,也可以采用半透明的或不透明的介电材料。为提供足够的电隔离能,介电层32优选地厚至少2微米。根据介电层32的介电特性和结构特性,厚度更薄的介电层可能更适合。
在对优选地密封介电层32进行毡毯状沉积之后,通过平版印刷处理适当地形成孔34。可替换地,在介电层32的沉积过程中,平版印刷处理可以用来掩蔽孔区,在此之后,再去除掩模,而留下孔34。孔34提供接近p型和n型电极12,14的通道。在优选实施例中,与每个电极12,14相接触的几个孔34分布在发光二极管10的横向区域上,以促进发光二极管10上的电流散布。
导电材料36可以通过真空蒸发、溅射、电镀等技术沉积。如果使用蒸发技术,中间p型和n型连接垫42,44的横向范围由现有技术中公知的平版印刷技术限定。对于电镀技术,薄晶籽层(未示出)沉积在孔34内,并将导电材料36进行电镀以填充孔34并延伸到孔34之外。电镀材料的延伸或溢出到孔之外在本领域被称为“蕈状扩展”(mushrooming)。位于孔34之外的导电材料36限定了连接垫42,44。
在设置导电材料36的过程中,还可以包括图6和图7中未示出的其它层。可选择地,在导电材料36与电极12,14之间设置薄粘附层,以增强粘附力。类似地,薄扩散阻挡层可选择地设置在导电材料36与电极12,14之间的界面上,以抑制导电材料36和电极12,14的互混。在III族氮化物发光二极管的适当实施例中,薄钛和/或镍层沉积在电极12,14上,并且导电材料36是金或银。本领域技术人员可容易地选择控制导电材料36和电极12,14之间界面处的粘附和互混的其它材料叠层。
导电材料36的位于孔34内的部分限定了导电通道,该导电通道提供电极12,14与连接垫42,44之间的电通信。优选地,连接垫42,44具有最小间距d连接,该间距大于最小电极间距d电极。如图5-7所示,中间p型连接垫42横向延伸穿过介电层32,以连接接近p型电极12的孔,并连接四个器件台24以限定一个单独的p型连接垫42。类似地,如图5最佳所示,n型连接垫44横向延伸穿过介电层32,以连接接近n型电极14的孔以限定一个单独的n型连接垫44。此外,连接垫42,44优选地足够厚,从而垫42,44不是电阻的限制源。大约1微米或更厚的垫厚度是优选地。
连接垫42,44具有横向结构,该结构比电极12,14的横向结构更有利地适用于倒装结合。首先,连接垫42,44具有简单的矩形几何形状,这与四个器件台24和n型电极14的指针的复杂横向结构不同。因此,用于模片固定的印刷电路板上的焊凸可具有相应的简单几何形状。其次,连接垫42,44的最小间距d连接大于最小的电极间距d电极。由于对于小间距来说,在模片固定过程中,横向对准中的相应的较小误差都有可能使这个间距发生偏差,所以最小间距与倒装结合过程中所允许的最大横向容差有关。因此,连接垫42,44的最小间距d连接越大,在倒装结合过程中允许的横向容差就越大。
由于这些优点,图5-7中所示的具有放置于发光二极管10前侧上的扇形层30的器件,利用连接垫42,44作为焊垫可直接倒装结合至印刷电路板,而无需子底座。在该实施例中,连接垫42,44可选择地涂覆有焊接层或叠层(未示出),这些焊接层可以促进软焊、回流合金焊,或其它所选的焊接方法,用于电力或机械地将发光二极管10固定于印刷电路板的焊凸上。
但是,进一步参照图8-11,在优选实施例中,焊垫制造过程继续进行,以在扇形层30的顶部上制造第二焊垫层50。虽然连接垫42,44基本可实现将LED 10直接倒装结合至印刷电路板上而无需子底座,但它们仍具有一定的缺陷。在p型电极12与p型连接垫42之间进行通信的孔34在p型电极12与p型连接垫42之间强加了实质的横向交迭。此交迭限制了连接垫42,44的最小间距d连接的最大尺寸。为提供更大的间距,在扇形层30远离电极12,14的一侧上设置焊垫层50。
焊垫层50的形成包括沉积第二介电层52,在第二介电层52中形成有用于提供接近p型连接垫42和n型连接垫44的通道的孔54;接着是金属喷镀过程,用导电材料56(可以与导电材料36相同,或与导电材料36不同)填充孔54,并形成焊垫,具体地是p型焊垫62和n型焊垫64。
图8示出了在发光二极管10上设置第二介电层52并且孔54形成之后,但在导电材料56沉积之前的发光二极管10。虽然可以采用诸如氮化硅或二氧化硅的其它材料,但是第二介电层52更适用聚酰胺材料。图8中所示的第二介电层52基本上是透光的,因此,中间连接垫42,44在图8中透过第二介电层52保持可见。但是,也可以采用半透明或不透明的介电材料。为提供足够的电隔离,介电层52优选地至少厚2微米。根据机电层52的介电特性和结构特性,厚度更薄的介电层可能更适合。第二介电层52可以由与介电层32同样的材料制成,或者可以由不同的材料制成。
在第二介电层52毡毯状沉积之后,通过平版印刷处理适当地形成孔54。可替换地,在介电层52的沉积过程中,平版印刷处理可以用来掩蔽孔区,在此之后,去除掩模,留下孔54。孔54提供接近p型和n型中间连接垫42,44的通道。导电材料56可以通过真空蒸发、溅射、电镀等方法等沉积。如果应用蒸发技术,中间p型和n型焊垫62,64的横向范围可以由现有技术中公知的平版印刷技术限定。
图10和图11示出了一个采用电镀方法的实施例,其中,薄晶籽层66沉积在孔54内,并对导电材料56进行电镀以填充孔54并使之蕈状扩展到孔54之外,以限定焊垫62,64。在导电材料56的设置过程中,也可以包括图10和图11中未示出的其它层。可选择地,可在导电材料56与中间连接垫42,44之间插入薄粘附层和/或扩散阻挡层。在一个适当的实施例中,薄钛和/或镍层沉积在中间连接垫42,44上,并且导电材料56是金或银。本领域技术人员可以容易地选择控制中间连接垫42,44与导电材料56之间界面处的粘附和互混的其它材料叠层。
导电材料56的位于孔54内的部分限定了导电通道,该导电通道提供连接垫42,44与焊垫62,64之间的电通信。优选地,焊垫62,64具有最小的间距d垫,该间距大于最小的电极间距d电极,并且大约中间连接垫42,44的最小间距d连接。焊垫62,64优选地足够厚,从而垫62,64不是电阻的限制源,并且还优选地足够厚以参与到所选的模片固定过程中。虽然可以采用更薄的焊垫,但是大约2微米或更厚的焊垫62,64是优选地。
继续参照图9-11,并进一步参照图12,对采用回流焊接工艺的优选倒装结合过程进行描述。如图10和图11中所示,在焊垫62,64上涂布扩散阻挡层70及回流叠层72。在一个适合的实施例中,扩散阻挡层70为镍层,而回流叠层72为具有所需组分的金/锡叠层。回流叠层72可以构成为相异层、交叉层、或混合层,以在回流过程中提供所需的扩散特性。
参照图12,将发光二极管10倒装结合到印刷电路板76上(图12中部分地示出),印刷电路板具有至少包括其上设置有焊凸86的正、负功率轨迹(power trace)80,82的印刷电路。焊凸可是镀金或镀银的铜凸块、金凸块、银凸块等。焊凸86可以包括多层,诸如包括粘附层、扩散阻挡层、和可焊层的叠层。为进行倒装结合,焊凸86与焊垫62,64横向对齐。通过用焊凸86材料对回流层72进行回流合金化,实现模片固定。使用诸如红外线或对流式回流炉、汽相、对流、或加热板热源等热源来执行回流合金化。对于金/锡回流叠层72,加热应将回流叠层72的温度升至高于大约232℃(相当于锡熔点),以实现回流合金化。回流导致回流叠层72与焊凸86之间界面处的合金化,以形成机械固定和导电的焊接层72′。对于特定材料组合,氧化物还原熔剂有利地施用于模片固定区域,以促进回流焊接过程。
虽然所描述的回流过程是优选地,倒装结合连接也可以利用热声波焊、超声波焊、对流焊等方法实现。此外,当描述与印刷电路板76的焊接时,此处描述的模片固定技术可用来与基本上任何类型衬底的模片固定,诸如玻璃衬底或复合材料衬底。
参照图4-11所描述的制造焊垫的优选过程采用两层,即扇形层30和焊垫层50。
参照图13,焊垫程序可扩展到三层。如图13所示的三层实施例中,焊垫层50用作第二扇形层,而p型和n型焊垫62,64用作第二套中间连接垫。第三层90设置在第二层50上方。第三层90的形成过程包括沉积第三介电层92;接着是金属喷镀过程,即用导电材料96填充穿过介电层92而接近垫62,64的孔,导电材料96还遍布介电层92上方,以限定暴露的p型和n型焊垫102,104。
如图13中所示,第三层90具有最小焊垫间距d3-层,该间距甚至大约第二层50的最小焊垫间距d垫。此外,焊垫102,104相对于发光二极管10的横向区域比垫62,64有利地更对称。如图13中所示,从中间p型连接垫42向上移动到p型垫62,其中p型垫62作为与暴露的焊垫102连接的第二中间连接垫,p型接触区的中心朝向发光二极管10的边缘向外移动。类似地,从中间n型连接垫44向上移动到n型垫64,其中,n型垫64作为与暴露的焊垫104连接的第二中间连接垫,n型接触区的中心从发光二极管10的边缘向内移动。由于p型电极12设置在发光二极管10的中心附近,而n型电极14设置在发光二极管10的边缘附近,因此这种移动的结果是暴露的焊垫102,104相对于发光二极管10比电极12,14更对称地布置。在倒装结合过程中,与大的最小焊垫间距d3-层的这种对称耦合,可适应相当大的横向容差。
参照图4-13,已描述了制造一层、二层、或三层的焊垫制造过程。每个附加层提供额外的扇面,以增大n型和p型垫之间的最小间距。每个附近层在布置最顶部的暴露焊垫时提供了额外的灵活性。所述的过程可以很容易地扩展到四层或更多层,以获得更大的灵活性;但是,由于每层的制造涉及至少包括介电层沉积、应用平版印刷方法形成孔、和金属喷镀几个过程,所以层的数量优选地少些。通常,其顶点如图9-12所示的两层制造过程是优选的,而其顶点如图13所示的三层制造过程也可能是优选地,用于与具有特别大容差的模片固定过程结合。
图1-13示出了应用于一个单独发光二极管10的焊垫制造过程。但是,在优选实施例中,所述过程是在晶片级(wafer level)下实施的,其中在垫42,44形成之后(针对一层制造过程),或在焊垫62,64形成之后(针对二层制造过程),或在焊垫102,104形成之后(针对三层制造过程)将晶片切割(dice)。
换句话说,参照图14,发光二极管10的衬底20优选地是与其它发光二极管共用的衬底晶片110的一部分。如图14中所示,衬底晶片110具有利用晶片级处理过程而在其上制造的多个发光二极管,包括例示性发光二极管10。发光二极管10具有焊垫62,64(针对二层制造过程),其中焊垫62,64是根据此处描述的用作晶片级处理的焊垫制造过程制造的。因此,衬底晶片110上的所有发光二极管都具有与焊垫62,64相对应的焊垫。
在图14中,通过模片分隔虚线示出了在焊垫62,64形成之后衬底晶片110的优选分割。此外,在优选实施例中,在焊垫62,64形成之后但在分割之前,执行附加晶片级处理,该处理至少包括在发光二极管10和衬底晶片110的其它发光二极管上设置一个或多个光学部件。
参照图15,将对制造焊垫之后实施的一个适当的处理顺序进行描述。在该处理顺序中,在透明衬底20和侧壁上应用选定厚度的密封剂。密封剂通过更好的指数匹配提供改进的光提取,并且可选择地提供一定的折射聚焦。
图15通过示意性地示出在处理过程中沿图14中所示的截面D-D位于三个点处的衬底晶片110而示出了所述过程。描述尤其集中在例示性发光二极管10上。衬底晶片110以面朝下的位置粘附在可伸长的粘带120上,即,焊垫层50靠近粘带。在固定到粘带120上之后,从后侧(即从衬底20的侧部)执行切割。切割是使用钻石划线器、激光切割等执行的。切割完成后,在粘带120上施加张力T(示意性地以箭头示出),以便在各切割片之间产生选定的间距S。拉伸之后,将诸如环氧树脂所密封剂122应用在各切割片的后侧,并流入间距S中。密封剂122在低温下固化。固化之后,从张紧的可伸长粘带120上去除已密封的切割片,并以密封剂朝下的方式将已密封的切割片放置在用于切割密封剂的第二带126上。密封剂的切割由图15下部的竖直虚线示出。
完成的器件适用于倒装结合,如图12所示。有利地,通过控制,每个模片在后侧上均具有由所沉积的密封剂122的厚度控制的固定厚度的密封剂,并且在其侧壁上具有由拉力T所产生的间距S控制的固定厚度的密封剂。
参照图16,将对焊垫制造之后实施的另一个适当的处理顺序进行描述。在这个处理顺序中,在透明衬底20上应用选定厚度的荧光层,并且形成倾斜的侧壁并涂以反射涂层。如本领域中已知的,产生紫外线或蓝色电荧光的III族氮化物发光二极管有利地与白色、黄色、或其它颜色的荧光粉结合以产生近乎白色的光。
图16通过示意性地示出在处理过程中沿图14中所示的截面D-D位于两个点处的衬底晶片110而示出了所述过程。描述尤其集中在例示性发光二极管10上。通过使用激光或其它切割装置制作从前侧形成的楔形切口130而对衬底晶片110进行初步处理。通过电镀、真空蒸发等方法将反射涂层132设置于切口130内。然后以面朝下的方式将晶片安装在蜡136上,以提供机械支撑,并且将衬底20减薄。该减薄是作为晶片级处理(wafer-level process)进行的;即,将包括衬底20的衬底晶片110的后侧减薄。荧光涂层140应用于后侧,并在低温下固化。然后,去除蜡136,并将切割片在切口130处分开,以隔离例如发光二极管10。
完成的器件适用于倒装结合,如图12所示。有利地,反射涂层132和晶片减薄促进进入荧光涂层140的光提取,而荧光涂层140提供所选的光转换,例如对于III族氮化物发光二极管来说,从紫外线转换成白光。
在焊垫制造之后实施图15和16的处理顺序,且仅为例示性的。本领域技术人员可容易地改变用于特殊用途的例示性处理顺序。可以理解,图15和16的处理顺序可通过用密封剂32,更常用地是用焊垫层30,50,90密封发光二极管10的前侧来实现。在执行图15和16的后期处理过程之前,通过形成包括前侧密封的焊垫,执行晶片级后期处理,而不会增加用于保护相对精密前表面的额外的中间过程。
例如,在某些现有的晶片处理过程中,通过在处理之前在前侧应用厚光刻胶来保护前侧。这样做具有多个缺陷,包括光刻胶中的碳氢化合物或其它物质对前侧的化学污染、光刻胶可能对处理工具的污染、以及光刻胶施加和去除时耗费的额外时间和成本。通过首先应用此处所述的焊垫处理过程作为晶片级处理过程,然后再执行诸如图15和16中过程的后期处理过程,就避免了保护厚光刻胶涂层的必要。
结合优选实施例对本发明进行了描述。很明显,基于对上面的详细描述的阅读和理解可对本发明进行更改和变化。因此,凡在本发明所附权利要求和等同物范围内所作的任何更改和变化,均应包含在本发明的保护范围之内。
权利要求
1.一种发光器件,包括发光二极管,具有后侧和前侧,前侧上设置有限定了最小电极间距的至少一个n型电极和至少一个p型电极;焊垫层,包括限定了最小焊垫间距的至少一个n型焊垫和至少一个p型焊垫,该间距大于所述最小电极间距;以及至少一个扇形层,插入在所述发光二极管的前侧与所述焊垫层之间,所述至少一个扇形层包括穿过介电层的孔的多个导电通道,以在所述至少一个n型电极与所述至少一个n型焊垫之间,以及在所述至少一个p型电极与所述至少一个p型焊垫之间提供电通信。
2.根据权利要求1所述的发光器件,还包括包含电路的印刷电路板、将电路与所述至少一个n型焊垫进行焊接连接的至少一个n型焊凸、以及将电路与所述至少一个p型焊垫进行连接的至少一个p型焊凸,在所述焊凸与所述焊垫之间未设置子底座。
3.根据权利要求1所述的发光器件,其中,所述至少一个扇形层包括第一扇形层,靠近所述发光二极管的所述前侧,并远离所述焊垫层;以及第二扇形层,远离所述发光二极管的所述前侧,并靠近所述焊垫层。
4.根据权利要求1所述的发光器件,其中,所述至少一个扇形层包括至少一个n型连接垫,设置在所述至少一个n型电极与所述至少一个n型焊垫之间,并与所述至少一个n型电极和所述至少一个n型焊垫进行电通信;以及至少一个p型连接垫,设置在所述至少一个p型电极与所述至少一个p型焊垫之间,并与所述至少一个p型电极和所述至少一个p型焊垫进行电通信。
5.根据权利要求4所述的发光器件,其中,所述至少一个p型连接垫和所述至少一个n型连接垫限定了其间的最小连接垫间距,该间距小于最小焊垫间距。
6.根据权利要求1所述的发光器件,其中,所述至少一个扇形层密封所述n型和p型电极。
7.根据权利要求1所述的发光器件,其中,所述至少一个扇形层包括多个扇形层,每个扇形层还包括n型和p型中间连接垫,设置在远离所述发光二极管前侧的所述扇形层的一侧上方,所述n型和p型中间连接垫分别与所述n型和p型电极进行电通信,所述n型和p型连接垫限定了最小中间连接垫间距;其中,所述焊垫形成在靠近所述焊垫层的所述扇形层的所述中间连接垫上。
8.根据权利要求1所述的发光器件,其中,所述至少一个扇形层包括多个扇形层,每个扇形层还包括n型和p型中间连接垫,设置在远离所述发光二极管前侧的所述扇形层的一侧上方,所述n型和p型中间连接垫分别与所述n型和p型电极进行电通信,所述n型和p型连接垫限定了最小中间连接垫间距;其中,靠近所述焊垫层的所述扇形层的中间连接垫限定了所述焊垫。
9.根据权利要求1所述的发光器件,其中,所述n型电极和所述p型电极中的至少一个包括多个电极,并且所述n型焊垫和所述p型焊垫中相应的至少一个电连接所述多个电极。
10.一种将发光二极管倒装结合至基座上的方法,所述发光二极管具有限定了其间的最小电极间距的前侧n型和p型电极,所述方法包括至少在所述发光二极管的前侧上沉积介电层,所述介电层至少部分地密封所述前侧;穿过所述介电层形成接近所述n型和p型电极的孔;在接近第一类型电极的孔上方设置第一类型电触点,所述第一类型电极选自所述p型电极和所述n型电极组成的组,所述第一类型电触点遍布接近所述第一类型电极的所述孔之间的所述介电层,以限定第一类型接触垫;在接近第二类型电极的一个或多个孔上方设置第二类型电触点,所述第二类型电极选自所述p型电极和所述n型电极中的另一个组成的组,所述第二类型电触点遍布所述介电层,以限定第二类型接触垫,所述第一类型接触垫和所述第二类型接触垫限定了其间的最小接触垫间距,该间距大于所述最小电极间距;以及通过设置在所述接触垫和衬底至少之一上的焊凸,将所述第一类型接触垫和所述第二类型接触垫倒装结合至衬底上。
11.根据权利要求10所述的方法,其中,所述倒装结合采用具有横向容差的焊接工艺,所述容差大于所述最小电极间距且小于所述最小接触垫间距。
12.根据权利要求10所述的方法,其中,所述第一类型电触点的设置和所述第二类型电触点的设置均包括沉积回流叠层,所述倒装结合包括加热,以在所述接触垫与所述焊凸之间实现回流焊接。
13.根据权利要求12所述的方法,其中,所述加热在高于所述回流叠层的至少一个部件的熔点的温度下进行。
14.根据权利要求13所述的方法,其中,所述回流叠层包括锡层,并且所述加热在高于大约232℃的温度下进执行。
15.根据权利要求12所述的方法,其中,所述倒装结合还包括在所述加热之前,在所述接触垫与所述衬底的所述焊凸之间设置氧化物还原熔剂。
16.根据权利要求10所述的方法,其中,在接近所述第一类型电极的所述孔上方设置所述第一类型电触点的步骤包括在接近所述第一类型电极的所述孔内沉积晶籽层;以及电镀,以填充接近所述第一类型电极的所述孔。
17.根据权利要求16所述的方法,其中,在接近所述第一类型电极的所述孔上方设置第一类型电触点的步骤还包括在填充接近所述第一类型电极的所述孔之后,继续进行电镀,使得电镀材料蕈状扩展于所述孔之外,以形成所述第一类型接触垫。
18.根据权利要求10所述的方法,其中,在接近所述第一类型电极的所述孔上方设置第一类型电触点的步骤包括在接近所述第一类型电极的所述孔上方,以及在接近所述第一类型电极的所述孔之间的介电层上沉积导电材料。
19.根据权利要求10所述的方法,其中,所述倒装结合是导电粘合剂粘接和软焊中的一种。
20.根据权利要求10所述的方法,其中,在所述发光二极管的前侧上沉积所述介电层的步骤包括沉积厚度至少为2微米的聚酰胺介电层。
21.根据权利要求10所述的方法,其中,具有前侧n型和p型电极的所述发光二极管包括衬底晶片,所述衬底晶片具有形成于其上的其它发光二极管,所述方法还包括在沉积所述介电层,设置所述第一类型电触点,以及设置所述第二类型电触点之后,分割所述衬底晶片,以至少将具有前侧n型和p型电极的所述发光二极管与所述其它发光二极管隔离开。
22.根据权利要求21所述的方法,还包括在沉积所述介电层,设置所述第一类型电触点,以及设置所述第二类型电触点之后,并在所述切割之前,实施至少一个晶片级处理。
23.根据权利要求22所述的方法,其中,至少一个晶片级处理的实施过程包括以下至少一个密封与所述前侧相对的所述衬底晶片的后侧;以及在与所述前侧相对的所述衬底晶片的后侧应用荧光粉。
24.根据权利要求10所述的方法,其中,通过设置在所述接触垫和所述衬底至少之一上的焊凸将所述第一类型电触点和所述第二类型电触点倒装结合至衬底上的过程包括通过以下之一的倒装结合限定有焊凸的一个或多个金属叠层;一个或多个可焊合金焊凸;以及设置在所述接触垫上方的一个或多个焊凸,每个焊凸均包括阻挡金属。
25.一种倒装结合发光二极管的方法,所述发光二极管具有限定了其间的最小电极间距的前侧n型和p型电极,以将所述发光二极管机械地固定于印刷电路板上,并将所述前侧n型和p型电极与所述印刷电路板的印刷电路进行电连接,所述方法包括至少在所述n型和p型电极上方设置介电层,所述介电层具有穿过其内而接近所述n型和p型电极的孔;在所述孔和所述介电层上方设置电接触垫,所述电接触垫包括通过选定孔与所述p型电极相连接的p型接触垫,和通过选定的其它孔与所述n型电极相连接的n型接触垫,所述接触垫以其间的最小接触垫间距设置于所述介电层上方,该间距大于所述最小电极间距;以及通过设置在所述印刷电路板和所述芯片之一上的焊凸将所述接触垫倒装结合至所述印刷电路板的印刷电路上,所述倒装结合具有大于所述最小电极间距且小于所述最小接触垫间距的机械容差,在所述接触垫与所述印刷电路板之间未设置子底座。
26.根据权利要求25所述的方法,其中,所述设置电接触垫的步骤包括在所述孔内沉积晶籽层;以及电镀,以填充所述孔,并使电镀材料遍布所述介电层,以限定所述p型接触垫和所述n型接触垫。
27.根据权利要求25所述的方法,其中设置电接触垫的所述步骤包括沉积回流层;以及接触垫倒装结合至焊凸的所述步骤包括将所述接触垫设置成与所述焊凸相接触,并向所述回流层施加热量,以进行回流焊接。
28.根据权利要求27所述的方法,其中,所述回流层包含锡和金。
29.根据权利要求25所述的方法,其中,在所述孔和所述介电层上方设置所述电接触垫的步骤包括用第一导电材料填充所述孔;在所述第一导电材料上方设置第二介电层,所述第二介电层具有穿过其内而接近所述第一导电材料的孔;以及在所述第二介电层上方设置所述电接触垫,所述电接触垫通过所述第一导电材料和穿过所述第二介电层的所述孔与所述n型和p型电极进行电接触。
30.根据权利要求29所述的方法,其中,在所述孔和所述介电层上方设置所述电接触垫的步骤还包括在设置所述电接触垫之前,用第二导电材料填充穿过所述第二介电层的所述孔,并在所述第二导电材料上方设置第三介电层;其中,所述第三介电层具有穿过其内而接近所述第二导电材料的孔;并且其中,所述电接触垫设置在所述第三介电层上方,并通过所述第一导电材料、所述第二导电材料、以及穿过所述第三介电层的所述孔与所述n型和p型电极进行电接触。
31.根据权利要求25所述的方法,其中,所述发光二极管还包括与制造于衬底晶片上的其它发光二极管共用的所述衬底晶片的一部分,介电层的设置以及电接触垫的设置是作为晶片级处理过程而实施的,所述晶片级处理过程在所述其它发光二极管上方另外设置p型和n型电接触垫,所述方法还包括在设置所述电接触垫之后,且在所述倒装结合之前,分割所述衬底晶片,以将所述发光二极管与所述其它发光二极管分开。
32.根据权利要求31所述的方法,其中,所述方法还包括在设置所述电接触垫之后,且在切割所述衬底晶片之前,至少实施附加的晶片级处理过程,以在所述发光二极管上形成至少一个光学元件。
33.根据权利要求32所述的方法,其中,所述至少一个光学元件选自由密封剂、荧光层、和反射涂层组成的组。
34.根据权利要求32所述的方法,其中,设置所述介电层的步骤包括在所述衬底晶片上方设置所述介电层,以密封所述发光二极管的前侧,包括密封所述p型和n型电接触垫。
35.一种处理具有制造于其上的多个发光二极管的晶片的方法,每个发光二极管均具有限定了其间的最小电极间距的前侧n型和p型电极,所述方法包括至少在所述n型和p型电极上方设置介电层,所述介电层具有穿过其内而接近所述n型和p型电极的孔;在所述孔和所述介电层上方设置电接触垫,用于每个发光二极管的所述电接触垫均包括与所述p型电极相连接的p型接触垫,和与所述n型电极相连接的n型接触垫,所述连接穿过所述孔,用于每个发光二极管的所述接触垫均以其间的最小接触垫间距设置于所述介电层上方,该间距大于所述最小电极间距;以及在设置所述电接触垫之后,切割所述晶片,以分离所述发光二极管。
36.根据权利要求35所述的方法,其中,所述方法还包括在设置所述电接触垫之后,且在切割所述晶片之前,将至少一个光学涂层应用于与其上设置有所述发光二极管的晶片一侧相对的晶片的后侧。
37.根据权利要求35所述的方法,其中,切割所述晶片的步骤包括穿过所述晶片制作局部分离切口,其中所述发光二极管通过所述晶片仍固定在一起,以及沿所述局部分离切口折断,以分开所述发光二极管,所述方法还包括在制作所述局部分离切口之后,且在沿所述局部分离切口折断之前,对由局部分离切口形成的表面施用金属涂层。
38.根据权利要求35所述的方法,还包括在设置所述电接触垫之后,且在切割之前,将所述晶片的前侧固定于带上,所述电接触垫设置在所述晶片的前侧上;在切割之后,拉伸所述带,以限定所述已分隔发光二极管的选定间距;以及在所述拉伸之后,在发光二极管上应用模制材料。
全文摘要
一种发光二极管(10)具有后侧和前侧,前侧具有形成在其上的限定了最小电极间距(d
文档编号H01L21/48GK1947222SQ200580012226
公开日2007年4月11日 申请日期2005年2月18日 优先权日2004年3月5日
发明者布赖恩·S·谢尔顿, 塞巴斯蒂安·利博恩, 哈里·S·韦努高普兰, 伊万·埃利亚舍维奇, 小斯坦特恩·E·韦弗, 邢陈震崙, 托马斯·F·索莱斯, 史蒂文·弗朗西斯·勒伯夫, 斯蒂芬·阿图尔 申请人:吉尔科有限公司