专利名称：用于虚拟电源的集成电路布局的制作方法
技术领域：
本发明涉及集成电路的晶体管电路的布局，并且特别地，涉及集成电路中的标头(header)和/或标尾(footer)晶体管的布局。
背景技术：
标头和标尾晶体管一般用于集成电路中。例如，在集成电路上使用标头和标尾晶体管用于减少漏电，电源调节和有源电源噪声抑制。标头和标尾晶体管还用于将集成电路划分为许多个分立的区域，每个区域具有由其各自的标头和标尾晶体管单独控制的电源，即电压岛。
图1示出了关于集成电路内核中的标头和标尾晶体管的传统的电路图。集成电路的电源轨VDD和VSS经由标头晶体管3和标尾晶体管5连接到内核1。标头晶体管3和标尾晶体管5允许产生内核1的虚拟电源，即如图1中所示的VDD’和VSS’。应当认识到，标头晶体管3和标尾晶体管5必须是非常宽的，使得它们能够处理在最大激活性过程中由内核1生成的大峰值电流。例如，在0.13μm CMOS技术中，具有8000个触发器和50000个逻辑门的1.3mm2的内核需要具有等于1234μm/0.13μm的W/L比，以确保电源中的压降在最大激活性下保持低于5％。
由于该需要，标头晶体管3和标尾晶体管5因而是巨大的，并且因此是集成电路布局过程中的负担。而且，如果不能正确地布局标头晶体管3和标尾晶体管5，则它们可能引起电流集边问题，以及局部的和异常的温度增加。
因此，本发明的目的在于提供一种标头和/或标尾晶体管配置，其易于布局，并且不会产生电流集边问题或者局部化的温度增加。
发明内容
根据本发明的第一方面，提供了一种晶体管电路，用于在集成电路上的主电源和虚拟电源之间的电源轨中的连接。该虚拟电源为集成电路的区域供电。该晶体管电路被划分为两个或多个片段，每个片段包括至少一个晶体管。该晶体管电路被设置为，两个或多个该片段均匀地围绕被供电的区域配置。
该晶体管电路的分段和均匀分布改善了晶体管电路的布局，并且具有能够使功率均匀地分布到该区域中的优点，由此避免了局部化的温度上升。
优选地，该晶体管电路包括第一片段，其包括至少一个晶体管；和第二片段，其包括至少一个晶体管，其中第一和第二片段配置在被供电的区域的第一对相对侧上。
任选地，该晶体管电路可以进一步包括第三片段，其包括至少一个晶体管；和第四片段，其包括至少一个晶体管，其中第三和第四片段配置在被供电的区域的第二对相对侧上。
上文描述的配置具有提供均匀分布的功率的优点。
根据一个实施例，每个片段中的晶体管具有公共栅极控制信号。这使得晶体管能够一起开关。
可替换地，根据本发明的另一个实施例，每个片段中的晶体管具有分离的栅极控制信号。这使得能够例如响应被供电区域的峰值电流要求，单独地控制每个晶体管。
优选地，进一步将一个或多个片段划分为多个子片段，每个子片段包括晶体管。这具有提供更加均匀的分布和更加精细的功率控制的优点。
根据本发明的另一方面，提供了一种在集成电路上布局晶体管电路的方法，该晶体管电路连接在集成电路上的主电源和虚拟电源之间的电源轨中，该虚拟电源为集成电路的区域供电。该方法包括步骤，将该晶体管电路划分为两个或多个片段，每个片段包括至少一个晶体管。该方法还包括步骤，将晶体管电路设置为，两个或多个该片段均匀地围绕被供电的区域配置。
为了更好地理解本发明，并且为了更加清楚地示出其如何实现，现将参考下面的作为示例的附图，其中图1示出了关于集成电路中的内核的传统的标头/标尾布局；图2示出了根据本发明的第一实施例的标头/标尾布局；
图3示出了根据本发明的第二实施例的标头/标尾布局；图4示出了根据本发明的第三实施例的标头/标尾布局；图5示出了根据本发明的另一方面的图2～4的标头片段的进一步的细节；图6示出了根据本发明的另一布局配置；图7示出了根据本发明的另一布局配置；图8示出了关于本发明的标头/标尾配置的电源网络分布；图9示出了一个晶体管标尾片段的更加详细的布局示例；并且图10示出了利用所提出的本发明的标头和标尾晶体管布局的复杂内核的示例。
具体实施例方式
图2示出了关于内核1的标头晶体管3和标尾晶体管5的布局。根据本发明，标头晶体管3和标尾晶体管5被划分为多个小的晶体管。例如，如图2所示，标头晶体管3被划分为第一片段3a和第二片段3b。结果，每个片段3a、3b的组合宽度与图1的单一标头晶体管3的宽度相同。然而，每个片段3a和3b的单独的宽度将是更小的，由此在集成电路设计中改善了标头晶体管3的布局。同样地，标尾晶体管5被划分为第一片段5a和第二片段5b。结果，每个片段5a、5b的组合宽度将与图1的单一标尾晶体管5的宽度相同，但是每个片段5a和5b的单独的宽度将是更小的，由此在集成电路设计中改善了标尾晶体管5的布局。
标头晶体管3和标尾晶体管5均匀地围绕内核1配置。这具有能够使功率均匀地分布到内核中的优点，由此避免了局部化的温度上升。
根据优选实施例，被划分的标头晶体管3被配置为使得第一和第二片段3a、3b安置在内核1的第一对相对侧上。通过相似的方式，标尾晶体管5被划分为使得第一和第二片段5a、5b安置在内核1的第二对相对侧上。
根据另一实施例，如图3中所示，不同于将标头晶体管配置在第一对相对侧上并将标尾晶体管配置在第二对相对侧上，标头和标尾晶体管被配置为使得标头和标尾晶体管位于内核1的相同对的相对侧上。
图4示出了另一实施例，其中标头晶体管3被划分为四个分立的片段3a、3b、3c和3d。该片段被配置为使得它们均匀地分布在内核1的所有四个侧面上。通过相似的方式，标尾晶体管5被划分为四个分立的片段5a、5b、5c和5d，其均匀地分布在内核1的所有四个侧面上。
由上文可以看到，标头晶体管3被划分为许多个片段，由此标头晶体管的总宽度计算为W=Σi=1i=Nwi]]>其中N是片段的数目，而从wi是单独的片段晶体管的宽度。
应当注意，在图2、3和4的实施例中，标头晶体管的每个片段中的每个晶体管可以连接到公共栅极控制信号，同时标尾晶体管的每个片段中的每个晶体管也可以连接到公共栅极控制信号。可替换地，可以向标头晶体管3的每个片段中的每个晶体管提供其自己的栅极控制信号，同时还可以向标尾晶体管的每个片段中的每个晶体管提供其自己的栅极控制信号。后者具有允许更加细微地或准确地控制针对内核的供电的优点。栅极控制信号可以从电源管理单元(PMU)中接收。应当认识到，集成电路上的多个内核可以具有其自己的标头/标尾晶体管配置，并且不同的内核可以具有用于在各自的标头/标尾晶体管配置中控制栅极控制信号的相同的或者不同的配置。
片段3a～3N中的晶体管可被设置为具有相同的宽度wi。可替换地，该晶体管可被设置为具有不同的宽度wi。
图5示出了本发明的另一方面，其中一个或多个片段3a、3b、3c、3d、5a、5b、5c、5d被进一步划分为多个更小的晶体管，其在下文中被称为“子片段”。该图示出了如何将标头晶体管的片段3a划分为多个子片段3a1～3aX。
晶体管片段的总宽度Wi计算为Wi=Σis=1is=Xwis]]>其中X是子片段的数目，而wis是单独的子片段晶体管的宽度。
如上文针对分立的片段所描述的，存在用于控制子片段中的晶体管3a1～3aX的多种可能的变化。在一个实施例中，每个子片段3a1～3aX的每个晶体管具有公共栅极控制，由此所有的子片段3a1～3aX一起开关。可替换地，每个子片段3a1～3aX的每个晶体管具有分立的栅极控制信号，由此允许例如响应内核1的峰值电流要求，分立地控制子片段。
每个子片段中单独的晶体管3a1～3aX可被设置为具有相同的宽度wis。可替换地，这些晶体管可被设置为具有不同的宽度wis。
上文描述的本发明提供了一种标头和/或标尾晶体管配置，其更易于布局在集成电路中。此外，通过进一步将晶体管划分为更小的部分，本发明允许更加均匀和准确地控制针对区域或内核的供电。标头和/或标尾晶体管的划分还防止了局部化的温度增加。
图6示出了更加详细的布局配置，其中标头和标尾晶体管直接连接到标准单元行。该布局包括用于VDD的第一电源环63和用于VSS的第二电源环65。标头晶体管3均匀地围绕内核分布，并且包括配置在内核的相对侧上的第一片段3a和第二片段3b。第一片段3a包括多个子片段3a1～3a4，而第二片段3b包括多个子片段3b1～3b4。每个子片段包括晶体管，由此一对晶体管连接到各自的标准单元行67。
同样地，标尾晶体管5均匀地围绕内核分布，并且包括配置在内核的相同的相对侧上的第一片段5a和第二片段5b。第一片段5a包括多个子片段5a1～5a4，而第二片段5b包括多个子片段5b1～5b4。同样地，每个子片段包括晶体管，由此一对晶体管连接到各自的标准单元行67。
在图6中示出的配置中，每个晶体管的栅极永久地连接到VDD或VSS，由此不存在可编程性。该配置对于静态电压岛是有用的。基本标头/标尾晶体管的宽度与2M(每行两个晶体管)成反比，其中M是标准单元行的数目。该实施例的主要优点在于，通过改变晶体管宽度可以确定每个标准单元行的电压。
图7示出了另一配置的详细布局，其中标头和标尾晶体管直接连接到标准单元行。如上文图6中所示的，该布局包括用于VDD的第一电源环63和用于VSS的第二电源环65。标头晶体管3均匀地围绕内核分布，并且包括配置在内核的相对侧上的第一片段3a和第二片段3b。第一片段3a包括多个子片段3a1～3a4，而第二片段3b包括多个子片段3b1～3b4。每个子片段包括晶体管，由此一对晶体管连接到各自的标准单元行67。
同样地，标尾晶体管5均匀地围绕内核分布，并且包括配置在内核的相同的相对侧上的第一片段5a和第二片段5b。第一片段5a包括多个子片段5a1～5a4，而第二片段5b包括多个子片段5b1～5b4。同样地，每个子片段包括晶体管，由此一对晶体管连接到各自的标准单元行67。
然而，在图7中示出的配置中，晶体管栅极是按照每个标准单元行进行控制的。换言之，片段3a1和3b1中晶体管的栅极将具有栅极控制信号(为了清楚起见图中没有示出)。同样地，子片段5a1和5b1中的晶体管将具有栅极控制信号，但是与关于片段3a1和3b1中的晶体管的栅极控制信号是分离的。在需要某种调试时，该布局是特别有用的。例如，可以使除了一行以外的所有行禁用，用于测试在该行中是否出现缺陷。使用某种目前的测量方法可以测试缺陷的存在，即，当不存在缺陷时静态电流几乎是零，而当缺陷出现时静态电流不同于零。
如同图6，图7中的基本/标头标尾晶体管的宽度与2M(每行两个晶体管)成反比，其中M是标准单元行的数目。当然，还可以针对每个行并行地放置多于一个晶体管(其具有独立操纵的栅极)。这具有的优点在于，代替接通和切断，可以在多个步骤中对每行的电压进行编程。
图8示出了采用例如如上文图2中描述的根据本发明的标头和标尾晶体管，电源网络(环状方式)是如何呈现的。标头晶体管3被划分为第一和第二片段3a、3b，其位于内核1的第一对相对侧上，而标尾晶体管5被划分为第一和第二片段5a、5b，其位于第二对相对侧上。电源网络被示出为处于第一金属层81和第二金属层83中。在示例性实施例中，第一金属层81可以是集成电路的“金属层2”，而第二金属层83是集成电路的“金属层3”。然而应当注意，电源环还可以位于相同的金属层中，或者位于多于两个的金属层中。该选择取决于具体的实现方案。唯一的要求是，外部电源环应连接到内核或电源开关，这意味着需要金属层使这些连接成为可能。
图9提供了一个晶体管片段的更加详细的布局，其具有VSS节点90、体节点91和虚拟VSS节点92。第一金属层93(金属1)在多晶栅极94的顶部上布线，以减少栅极串联电阻。金属1连线93和多晶栅极94均经由多晶接触96连接。该布局示出了连接在两个宽的电源运输线(虚拟VSS 92和实际VSS 90)之间的单位片段MOSFET。晶体管的栅极连接到第三金属层，用于单独的接入。该图中呈现的布局是可行的实现方案。在不偏离权利要求的范围的前提下，本领域的技术人员可以容易地修改该布局。
图10示出了利用所提出的标头和标尾晶体管的复杂内核的示例，其中示出了由标头和/或标尾晶体管101围绕的5个内核。
上文描述的本发明使得能够在集成电路中产生单独的电压岛，由此可以由单独的虚拟电源控制内核。本发明还适于提供动态电压调节(DVS)。
此外，本发明具有这样的优点，即提供较容易的与电源管脚/网络的连接，以及遍及集成电路与电源管脚/网络的连接。该模板还适于同常规的设计方法一同使用。
尽管通过被划分的标头晶体管和被划分的标尾晶体管描述了本发明，但是应当注意，可以仅将划分应用于标头和标尾晶体管中的一个。而且，关于标头和标尾电路的晶体管配置可以互不相同。例如，标头晶体管可被配置为在内核所有四个侧面上都具有片段，而标尾晶体管仅在内核两侧上具有片段。
应当注意，上文提及的实施例说明而非限制本发明，并且在不偏离附属权利要求的范围的前提下，本领域的技术人员将能够设计许多可替换的实施例。词“包括”不排除除了权利要求中列出的元素或步骤以外的元素或步骤的存在。
权利要求
1.一种晶体管电路，用于在集成电路上的主电源和虚拟电源之间的电源轨中的连接，所述虚拟电源为集成电路的区域(1)供电，其中-所述晶体管电路(3；5)被划分为两个或多个片段(3a-3n；5a-5n)，每个片段(3a-3n；5a-5n)包括至少一个晶体管(3nx；5nx)；并且其中所述晶体管电路(3；5)被设置为使得两个或多个片段(3a-3n；5a-5n)均匀地围绕被供电的区域(1)配置。
2.根据权利要求1的晶体管电路，其中所述晶体管电路包括-第一片段(3a；5a)，其包括至少一个晶体管；-第二片段(3b；5b)，其包括至少一个晶体管；其中第一和第二片段(3a、3b；5a、5b)配置在被供电的区域(1)的第一对相对侧上。
3.根据权利要求2的晶体管电路，其中所述晶体管电路进一步包括-第三片段(3c；5c)，其包括至少一个晶体管；-第四片段(3d；5d)，其包括至少一个晶体管；其中第三和第四片段(3c、3d；5c、5d)配置在被供电的区域的第二对相对侧上。
4.根据权利要求1的晶体管电路，其中每个片段中的晶体管具有公共栅极控制信号。
5.根据权利要求1的晶体管电路，其中每个片段中的晶体管具有分离的栅极控制信号。
6.根据权利要求1的晶体管电路，其中进一步将一个或多个片段划分为多个子片段(3n1-3nx；5n1-5nx)，每个子片段包括晶体管。
7.根据权利要求6的晶体管电路，其中每个子片段(3n1-3nx；5n1-5nx)中的晶体管具有公共栅极控制信号。
8.根据权利要求6的晶体管电路，其中每个子片段(3n1-3nx；5n1-5nx)中的晶体管具有分离的栅极控制信号。
9.根据权利要求6的晶体管电路，其中一对子片段(3n1-3nx；5n1-5nx)连接到标准单元行(67)。
10.根据权利要求9的晶体管电路，其中连接到不同的标准单元行(67)的不同对的子片段((3n1-3nx；5n1-5nx))均由分离的公共栅极控制信号进行控制。
11.根据权利要求1的晶体管电路，其中每个晶体管被设置为具有相同的宽度。
12.根据权利要求1的晶体管电路，其中两个或多个晶体管被设置为具有不同的宽度。
13.根据权利要求1的晶体管电路，其中第一组晶体管形成了用于控制电源中的VDD电源轨的标头晶体管(3)，并且第二组晶体管形成了用于控制电源中的VSS电源轨的标尾晶体管(5)。
14.根据权利要求13的晶体管电路，其中针对每个标准单元行(67)并行提供多于一个晶体管。
15.一种在集成电路上布局晶体管电路的方法，所述晶体管电路连接在集成电路上的主电源和虚拟电源之间的电源轨中，所述虚拟电源为集成电路的区域(1)供电，所述方法包括步骤-将所述晶体管电路(3；5)划分为两个或多个片段(3a-3n；5a-5n)，每个片段(3a-3n；5a-5n)包括至少一个晶体管，和-将所述晶体管电路(3；5)设置为使得两个或多个所述片段(3a-3n；5a-5n)均匀地围绕被供电的区域(1)配置。
全文摘要
一种标头晶体管(3)和标尾晶体管(5)，提供了用于集成电路的内核(1)的虚拟电源。该标头晶体管(3)和/或标尾晶体管(5)被划分为许多个较小的晶体管。例如，标头晶体管(3)被划分为第一片段3a和第二片段3b，而标尾晶体管(5)被划分为第一片段5a和第二片段5b。每个片段3a/3b和5a/5b的组合宽度将与现有技术的单一的标头/标尾晶体管(3、5)的宽度相同。然而，每个片段3a、3b、5a和5b的单独的宽度将是较小的，由此在集成电路设计中改善了标头/标尾晶体管(3、5)的布局。标头晶体管(3)和标尾晶体管(5)均匀地围绕内核(1)配置。这具有能够使功率均匀地分布到内核中的优点，由此避免了局部化的温度上升。
文档编号H01L27/118GK1950941SQ200580013566
公开日2007年4月18日 申请日期2005年4月19日 优先权日2004年4月27日
发明者J·D·J·皮尼达德基维茨, F·佩索拉诺, K·B·R·劳, R·I·M·P·梅杰, J·卢斯瓦茨夸茨 申请人:皇家飞利浦电子股份有限公司