专利名称：具有多晶硅浮置隔片的镜像存储单元晶体管对的制造方法
技术领域：
本发明涉及用于存储器阵列的非易失性存储器晶体管的制造方法。
技术背景在授予Lojek等人的美国专利号No.6,479,351中(此专利通过引用结合在 此)，揭示了一种自对准非易失性存储器单元，该存储器单元包括小的侧壁隔 片且该隔片电耦合于并且位于主浮置栅极区附近。该小侧壁隔片及主浮置栅区 域都由导电多晶硅("poly")在衬底上形成，并且两者形成非易失性存储单元的 浮置栅极。两者都利用在小侧壁隔片及衬底之间较薄而在主浮置栅区及衬底之 间较厚的氧化层与衬底电绝缘。该薄的氧化物区域薄得足以成为电子的隧道介 质，即，电子可从衬底电极迁移入浮置栅的一个通路。该薄的氧化层是沿着主 浮置栅区域的一壁垂直形成的，它将主浮置栅区域与隔片分隔开，允许电荷迁 移过薄的氧化物而以相反的方向出去，即，进入主浮置栅体或进入侧壁隔片。 该主浮置栅体及侧壁隔片是由多晶硅形成的，并且是电连接的，以便使两者都 具有相同的电位，主浮置栅体及侧壁隔片之上的控制栅极可以通过施加编程电 压把电荷从衬底拉至这些结构中，电荷将在这些结构中保持下来直到施加相反 的编程电压使这些结构放电。NEC公司的K. Kenichi申请的日本专利公开No. 11154712揭示了 一类似的结构。虽然在'351专利中所揭示的隔片浮置栅存储单元是非常有用的，但本发明的目的是发明一种制造更为紧凑隔片浮置栅存储单元的方法以用于大规模的 存储单元阵列。发明内容上述目的可通过将'351专利中所述的存储单元构成一种对称并排排列，且 两个器件共用一个限定对称平面的公共表面下电极的方法来实现。在一个实施例中，是将器件的各个对制造在一半导体衬底中，且两个器件分别在形成用于该对的公用电极的公用中心衬底掺杂区域的左边和右边，。这 两个器件是由间隙分开的多晶硅台面结构的对称的两半，以使该公用中心衬底 掺杂区域可以形成于此间隙中。每一个器件都至少有一个面向电隔离中心多晶 硅体(即，多晶硅浮置栅极)的侧壁隔片，具有用于在分隔多台面结构和形成 侧壁隔片之前表面下漏电极的自对准布置的左和右边缘。左边的器件具有一个 浮置多晶硅隔片，它由隧道氧化物在左边与中心多晶硅体分隔开；而右边器件 也具有一个浮置多晶硅隔片，它由隧道氧化物在右边缘与相关联的中心多晶硅 体分隔开。每一个存储器都有与每一个多晶硅隔片相邻的衬底掺杂区，目卩，在 衬底体中的漏极。在隔片形成后，多晶硅结构分成两个半部分，且间隔开的侧 壁边缘形成一间隙。侧壁边缘允许公用源电极的自对准注入。在形成公用源电 极之后，将每一个中心多晶硅体电地连接到所面对着的多晶硅隔片，允许进入 分隔开两个区域的隧道氧化物的电荷可通过隧道进入两个区域中的任一区域。 两个区域之间的电连接使得两个区域的电势均等。该两个存储器晶体管各自能 够在控制电极的影响下(或者将电荷存储于多晶硅层隔片和相关联的面对的多 晶硅体或者从其释放电荷)以将电荷输送到浮置多晶硅隔离层和中心多晶硅体 或从其输出电荷的形式独立地存储二进制数据位。附图的简要说明
图1是根据本发明制造在公用衬底中的一对并排浮置栅极的存储单元晶体 管的侧视剖视图。图2—图IO是制造图1所示器件的步骤的侧视剖视图。图11是图IO所示的器件除去了光刻胶以后的俯视图。图12—14是制造图1所示器件的步骤的其它侧视剖视图。本发明的最佳实现方式 参阅图1， P型衬底ll具有深的n阱隔离区域13，常用于硅的LOCOS或 STI的氧化。该隔离区域是限定用于制造存储器单元的有源区域的边界。在衬 底上面是栅极氧化物层15及多晶硅浮置栅元件，其中包括左件17a及右件17b， 两个浮置栅元件都在栅极氧化物层15上面。每一个浮置栅极元件都在横向向 内边缘上具有垂直的侧壁，它们彼此非常接近，即在几个微米的范围之内，并 且都在横向向外的边缘处。这些垂直侧壁可以允许在衬底11内进行n型掺杂区域的自对准注入以形成表面下电极，S卩，左漏极37、右漏极39和公用源极 57。通过源极57的垂直中心线30形成用于两存储器晶体管的对称的左和右平 面。浮置栅极元件17a及17b上覆盖着CVD氧化物层部21a及21b，并随后再 覆盖着氮化物层部23a及23b。左和右多晶硅隔片45和47分别是浮置结构，从对称的平面横向向外间隔 开，并由以下讨论中称为隧道氧化物的厚度在10至50埃之间的一层薄的氧化 层与浮置栅极17a及17b绝缘。 一层称之为LTO的低温氧化物49保护左右多 晶硅隔片45及47的外表面和上表面。横向围绕浮置栅极17a及17b的是接触多晶硅隔片67及69，只能从浮置 栅极的内侧看得见它们，它们把多晶硅隔片45及47中的每一个分别电连接到 浮置栅极17a及17b。因为每个接触多晶硅元件都是导电的，所以多晶硅隔片 及浮置栅极各自都具有相同的电位。在低温氧化物(LTO)层49和多晶硅栅极17a及17b上的分别是在氮化层 23a及23b上的氧化物-氮化物-氧化物(ONO)层部51及53。在ONO层部分 上面分别是控制多晶硅层部56及58，它们具有与浮置栅极17a及17b相当的 厚度。在工作时，具有足够高电压的编程信号使电荷从源极37或39之一分别通 过隧道进入浮置多晶硅元件、多晶硅隔片45或47以及相邻的多晶硅浮置栅极 17a及17b用于进行电荷的储存操作。电荷可从漏极衬底电极37或39通过隧 道穿过隧道氧化物41，并具有机会从隧道氧化物进入两个相接触的表面，艮卩， 一方面是进入多晶硅隔片45或47或另一方面是进入相对应的浮置栅极17a或 17b。电荷主要进入两多晶硅元件中的这一个还是另一个并没有什么差别，因 为它们是由分别与多晶硅隔片67及69相接触的接触多晶硅元件相连在一起 的，这使两相连的多晶硅元件之间的电位相等。于是，这两个相连的多晶硅元 件形成了单个的存储位置。增加与薄的氧化物接触的表面积意味着电荷可以更容易地通过两个多晶硅相对表面(即，形成单个存储位置的浮置栅极和多晶硅 隔片)而离开隧道氧化物。由于电容的降低，将电荷存储于浮置元件和从浮置 元件除去都变得更加快速。在控制多晶硅元件56及58的影响之下，浮置元件的放电也是同样的快速， 两者都是在最上层的多晶硅层(多晶硅4)中。这些层元件把电荷从浮置件引 入接触多晶硅隔片67和69以及公用源电极57。每一个晶体管的分层与美国专利6,479,351中所揭示的相似，该专利己转让给本发明的受让人。其中，新的 内容是器件对采用对称结构并且具有公用的电极结构。因源电极是共享的，擦 除操作必须具有相位以使晶体管对中的两个晶体管不会同时进行擦除。下面对器件的结构进行叙述。参阅图2， P型衬底ll或-n型衬底中的P阱 可视为具有作为衬底上表面的平面表面12。该平面表面12存在于由浅沟槽隔 离区(STI) 13所限定的有源区域内。在该平面表面12上生长一层热氧化物， 称为栅极氧化物层15。此氧化物层在平面的整个表面12上具有约100 300埃 (A)的均匀厚度。在栅极氧化层15上，沉积一层的多晶硅层17 (称为多晶硅 1)且其厚度约为750 1500 A，较佳的是1000 A。采用掩膜和蚀刻工艺，形成 多晶硅平台结构，并包括一层约150 A厚的CVD氧化物21以及同样厚的氮化 层23，如图3所示。如图4所示，该平台结构表征了多晶硅浮置栅17。该浮置栅具有左边缘 27和右边缘29。该左右边缘在掩膜及蚀刻过程中是垂直形成的。接着，形成 具有垂直边缘33的光刻胶层31。垂直边缘33以及平台结构25的垂直边缘27 和29可以允许将离子注入衬底11之内，图中用箭头35表示。该离子注入包 括在衬底11中注入诸如n+离子之类的高能的离子，以形成表面下掺杂n+自 对准区域37及39。左表面下注入区域是漏极37。右面的表面下注入区域是漏 极39。漏极37及39与在后续步骤中以对称的方式分开多晶硅平台结构35所 形成的一对存储器单元有关。如图3所示，现在可将氮化层—23、多晶硅平台结构25的上层通过蚀刻而 去除。在漏极区域37及39的上面，未被保护的栅极氧化层15也被蚀刻掉， 如图5所示。接着剥离光刻胶层31而留下如图5中所示的结构。平台结构25仍包括一夹在栅极氧化物层15和CVD氧化物层21之间的多 晶硅1层17。图6示出的非常薄的热氧化层41 (厚度在10A到40A)将层叠 在整个结构的位置上。此称为隧道氧化物的氧化物层具有相邻于平台结构25 的垂直边缘27及29的垂直部分以及在其它位置处的水平部分。接下来，将导电的多晶硅2层43沉积在隧道氧化层41所指定的结构位置 上，如图7所示。此多晶硅随后被干蚀刻一直到除了隔片45及47外其它所有 地方都被除去，如图8所示，此隔片45及47是小的多晶硅区域，它们在左侧 邻接隧道氧化物的垂直部分并在右侧邻接对应的隧道氧化物的垂直部分。该隔 片45及47是在干蚀刻期间被隐蔽着的小的多晶硅薄片，在这些小薄片被除去之前就终止蚀刻。注意，该多晶硅隔片是浮置结构，它们由在隔片45及47下 面的隧道氧化物45及47而与衬底ll绝缘，并且由隔片45和47下面的隧道 氧化物部分与衬底11隔离并由隧道氧化物41的垂直部分与多晶硅浮置栅极隔 离。接下来，如图9所示， 一层低温氧化物(LTO) 49被涂覆在结构位置上。 在图10中，掩膜55a及55b可涂覆在LTO层45上面，作为在整个结构位 置上的一个连续掩膜。然而，沿着一对称平面，蚀刻一延伸至表面12的开孔 52。该开孔具有垂直侧壁56及58，它们为带电荷粒子束65形成一自对准小孔 下表面以形成掺杂的下表面区域57，该区域将成为用于两对称晶体管的一个公 用源极。左面的器件具有浮置栅极17a及浮置隔片45，两者都与漏极37及源 极57隔离，而右器件具有浮置栅极17b及浮置隔片47，两者都与漏极39及公 用源极57隔离。开孔52将结构位置分成两个浮置栅器件。现在，可将光刻胶 剥离。在图ll的俯视图中，边界71限定了可形成镜像晶体管对的有源区域。中 心区域57是公用源电极。穿过上面的氧化物来看，浮置栅极17a及17b在三侧 由隧道氧化物41的垂直壁围绕，该隧道氧化物41使多晶硅隔片45及47与各 自的浮置栅17a及17b分隔开。注意，多晶硅的边缘56及58是与多晶硅隔片 45及47对准的。图12示出了同一结构的侧视图。本发明的这一个方面以图 11及12作再次说明，以表明为了完成上述对准作为下一步的前奏。参阅图B，将第三多晶硅层61，即，多晶硅3沉积在结构位置上，随后 加以干蚀刻以形成相接触的多晶硅隔片67及68，如图14所示，它们在如上所 述的多晶硅的边缘处将浮置隔片45及47各自连接于浮置栅17a及17b。该接 触多晶硅隔片67及68使得在各个晶体管中的浮置栅极和连接在一起的多晶硅 隔片都保持着相同的电位。这一点是本发明的一个重要方面。该多晶硅残留物 66及69没有什么功能，只是留作形成接触隔片67及68的蚀刻步骤的一部分。 采用进一步的氧化(oxide)步骤，多晶硅控制栅极以及涂覆在该控制栅极上的 保护性氧化涂层，从而完成两个对称的晶体管，如图1所示。在工作时，这两个非易失性存储晶体管是半独立地工作的。各个晶体管可 以存储一个二进制数据位，但因为在放电时源电极是公用的，因此除非是在块 擦除模式中通过允许公用源极同时接受两个晶体管存储的电荷来同时擦除两 个晶体管，否则只可以通过相移的擦除操作来每次擦除一个晶体管。在写入模 式中，当控制栅极引发电子从附近的漏极通过隧道进入浮置元件中时，电荷存储在浮置栅极及相关联的多晶硅隔片内的。两个存储器晶体管所具有的非常紧 凑的结构安排允许使用低电压来进行编程和擦除。
权利要求
1. 一种镜像非易失性存储晶体管对的制造方法，所述方法包括在半导体衬底的隔离区域内建立具有相对侧壁的台面结构，所述半导体衬底具有其上建立所述结构的表面，所述台面结构具有多晶硅浮置栅极；利用所述台面结构的相对侧壁在所述衬底内进行第一表面下电极的自对准离子注入；以相对于所述台面结构的相对侧壁的隔离关系沉积第一多晶硅隔片；在所述台面结构中蚀刻出一间隙，从而将所述台面结构分成两个各自都具有多晶硅浮置栅极的台面子结构，且暴露边缘面对着所述间隙；通过所述间隙把第二表面下电极注入到所述衬底内，所述表面下电极是所述两个台面子结构中的每一个的公用电极；形成一对接触隔片，每一个所述接触隔片电连接所述第一多晶硅隔片和每一台面子结构的多晶硅浮置栅极；以及在所述台面子结构的浮置栅极上面形成控制栅极。
2. 如权利要求l所述的方法，其特征在于，还包括在形成接触隔片之前由 单层多晶硅2形成所述第一多晶硅隔片。
3. 如权利要求1所述的方法，其特征在于，还包括由单层多晶硅1形成所 述多晶硅浮置栅极。
4. 如权利要求l所述的方法，其特征在于，所述对称的平面通过所述表面 下电极。
5. 如权利要求l所述的方法，其特征在于，还包括由单层多晶硅3形成所 述接触隔片。
6. 如权利要求l所述的方法，其特征在于，还包括把隔离区域形成为线性 的条状。
7. —种镜像非易失性存储晶体管对的制造方法，所述方法包括 提供揍杂的半导体衬底，所述半导体衬底的上表面在隔离区域内，且所述半导体衬底上具有栅极氧化物层和第一多晶硅层-,在所述衬底上面并与其隔离的隔离区域内形成具有相对的横向侧面的多 晶硅台面结构，所述结构包括由所述栅极氧化物层和所述第一多晶硅层形成的多晶硅浮置栅极；利用所述台面结构的相对横向侧面进行表面下注入区域的自对准设置，从而形成第一和第二间隔开的漏电极；暴露所述注入区域中在所述台面的相对横向侧面内的部分； 在所述注入区域的暴露部分上及在所述台面结构的相对横向侧面上沉积隧道氧化物；在所述隔离区域上，包括在所述隧道氧化物上沉积第二层； 蚀刻所述多晶硅层并在所述台面结构的相对横向侧面上留下一对多晶硅 隔片；在所述隔离区域上沉积绝缘层；在所述台面结构中的多晶硅隔片之间蚀刻间隙，从而形成两个各自都具有 多晶硅浮置栅极的台面子结构，并把离子注入所述间隙下的衬底，从而形成源 电极；在所述绝缘层上沉积第三多晶硅层；蚀刻第三多晶硅层并留下一对接触隔片，每一个所述接触隔片电连接多晶 硅隔片和台面子结构的多晶硅浮置栅极；以及在所述台面子结构上沉积第四多晶硅层并蚀刻所述第四多晶硅层以在所 述台面子结构的浮置栅极上形成控制栅极。
全文摘要
通过将浮置隔片及栅极的非易失性存储晶体管(图1)设置成对称对(30)，可以实现芯片密度的提高。对每对这样的晶体管来说，浮置栅极(17a，17b)横向地与在每一个浮置栅极的横向向外的边缘上的浮置隔片(45，47)对准。在横向向内边缘处，两个晶体管共用一个公用电极(57)。除了该公用的电极外，晶体管彼此是相互独立的。隧道氧化物(41)将浮置隔片与浮置栅极分隔开，但该隔片与栅极保持在一共同的电位上，从而当电荷被编程电压驱动时，为电荷从隧道氧化物出去提供了两条通路。该晶体管对可以在垂直于对的方向的列的方向上以列对准从而形成存储器阵列。
文档编号H01L27/115GK101268545SQ200580028528
公开日2008年9月17日 申请日期2005年6月16日 优先权日2004年7月1日
发明者B·洛耶克 申请人:爱特梅尔公司