专利名称：用于等离子室内的氧化钇绝缘体环的制作方法
背景技术：
等离子处理装置通过包含蚀刻、物理汽相淀积(PVD)、化学汽相淀积(CVD)、离子注入、和灰化或光刻胶去除的技术被用于处理半导体衬底。一种类型的等离子处理装置包含射频(RF)电容耦合的等离子反应器。RF电容耦合的等离子反应器可被用于在两个电极之间的间隙中形成等离子的蚀刻处理，这里，其中一个电极是RF供电的电极，另一电极接地。底部电极可包含各种导电或介电材料，诸如包围半导体晶片的硅热边、包围热边环(edge ring)的石英绝缘体环、热边环下的介电耦合环、和不暴露于等离子反应器中的等离子的任意一个或更多个介电耦合环。
发明内容
所提供的是适于被安装在诸如等离子蚀刻室的等离子室中的氧化钇绝缘体环。
还提供一种等离子处理装置，该等离子处理装置包含衬底支撑；上电极和下电极，其中上电极和下电极以在其间形成间隙的隔开关系相互面对，并且衬底支撑包含下电极；形成衬底支撑表面的静电夹盘；包围静电夹盘的边环；衬底支撑的周边部分上的接地部分扩展；和叠置在接地部分扩展的上表面上的氧化钇绝缘体环。
还提供一种更换等离子室中的绝缘体环的方法，该方法包括从等离子室去除以前使用的绝缘体环；和用完全由氧化钇(Y2O3)构成的绝缘体环更换绝缘体环。
还提供一种在包含完全由氧化钇构成的绝缘体环的等离子室中对半导体衬底进行等离子蚀刻的方法，该方法包括将半导体衬底装载到等离子室中；向等离子室的内部供给处理气体并将处理气体激励成等离子状态，对半导体衬底进行等离子蚀刻；和从等离子室去除半导体衬底。
图1A和图1B是包含这里提供的绝缘体环的等离子处理装置的优选实施例的视图。
图2A和图2B是边环的优选实施例的断面图。
图3A、图3B和图3C是绝缘体环的优选实施例的断面图。
具体实施例方式
随着半导体衬底的尺寸增加，需要改进等离子处理室设计，以满足工艺均匀性要求并致力于解决与室内使用的消耗部分有关的问题。例如，随着晶片尺寸增加，更加难以在晶片上实现均匀的蚀刻，尤其难以蚀刻诸如掺杂或未掺杂氧化硅的介电材料，例如，二氧化硅、氟化氧化硅(FSG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、TEOS淀积的氧化硅、有机和无机低k材料等。为了蚀刻这些晶片材料，可能必须增加施加到电极上的将处理气体激励成等离子状态的功率级，结果，消耗部分更频繁地需要更换且在晶片上的蚀刻速率均匀性会受到不利影响。
在用于处理诸如300mm晶片的大尺寸衬底的RF电容耦合等离子反应器中，除了接地电极外，还可以使用次接地部分(secondaryground)。例如，衬底支撑可包含以一个或更多个频率被供给RF能量的底部电极，处理气体可通过作为接地上电极的喷头状电极(showerhead electrode)被供给到室的内部，并且接地部分扩展部分可位于底部电极外部。次接地部分可包含电接地部分，该电接地部分一般沿包含要被处理的半导体但通过边环与其分离的平面延伸。边环可以为在等离子产生的过程中变热的导电或半导体材料，即热边环。另外，可以在喷头状电极外面设置等离子限制环组件，以帮助将等离子限制在上下电极之间的间隙中。次接地部分可在将等离子限制在间隙内的过程中帮助等离子限制环组件。可以在共同受让的美国专利No.5534751和公开的美国专利申请No.2003/0151371A1中找到在RF电容耦合等离子反应器中使用的等离子限制环和次接地部分的详细论述，在此包含它们作为参考。
在下面的详细说明中，参照形成本申请的一部分的附图。附图作为例证表示可实施本发明的特定实施例。应当理解，在不背离本发明的范围的条件下，可以使用其它实施例且可以提出结构性变化。
一般地，等离子反应器的真空室壁由与被处理的半导体衬底不相容的材料制成。对于受限制的等离子，很少存在或不存在由室壁导致的污染。由此，受限制的等离子提供非受限等离子不能提供的清洁度水平。由于在蚀刻过程中施加的更高的RF功率和更高的气体流率，因此产生用于300mm蚀刻应用的受限制的等离子是十分困难的。虽然以下实施例可适用于300mm应用，但受益于本公开的本领域技术人员可以理解，这里公开的装置和方法不限于300mm应用。这里说明的装置和方法可用于使用高RF功率级的要求在高气流环境中限制等离子的应用。高气体流率是指约1500sccm或更高的流速，高RF功率级是指等离子体积的约2W/cm3或更高的功率级。
在优选实施例中，等离子处理装置包含在操作上与RF发生器耦合的第一电极、第二电极、至少一个限制环、和用于从等离子边界排出电荷的接地部分扩展。等离子处理装置被配置为接收通过等离子处理装置被转换成等离子状态的气体。作为例子而不是限制，抽吸到等离子处理室中的气体流率可为1500sccm或更大。作为替代方案，进入室内的处理气体流率可不小于1500sccm。
第一电极优选被配置为接收半导体衬底并具有相关的适于支撑衬底的第一电极区域。第一电极优选在操作上与供给第一电极RF功率的至少一个电源耦合。第二电极通过产生等离子的间隙与第一电极分开。第二电极被配置为为供给第一电极的RF功率提供完整的电路。另外，第二电极具有尺寸可与第一电极区域不同的第二电极区域。在优选实施例中，第二电极区域比第一电极区域大。为了在等离子处理装置内产生等离子，向第一电极供给RF功率，使得处理气体被转换成用于处理半导体晶片的等离子状态。作为例子而不是限制，可以施加等离子体积的2W/cm3或更大的RF功率级，或者RF功率级可小于等离子体积的2W/cm3。至少一个限制环被设置在第一电极区域和第二电极区域附近，该至少一个限制环被配置为帮助将等离子限制在间隙中。
接地部分扩展靠近第一电极并通过诸如一个或更多个介电填充环的介电材料与第一电极分开。接地部分扩展从等离子边界排放电荷，并包含可增加限制窗口的接地导电表面。术语“限制窗口”是指其中可保持受限制的等离子的处理参数空间。特别地，它是指能够进行等离子的受限制的操作的RF功率和气流范围。如共同拥有的美国申请2003/0151371中讨论的那样，接地部分扩展可具有各种配置。虽然优选使用电容耦合以在处理室中产生等离子，但本领域技术人员可以理解，可以使本装置和方法适于与诸如用于感应耦合等离子产生的其它等离子产生源一起使用。优选的电容耦合系统利用多频率电源以产生被施加到气体上以产生等离子的高电势。例如，电源可以是在由LamResearch Corporation制造的蚀刻系统中包含的在2MHz和27MHz下工作的双功率频率电源。本领域技术人员应当理解，也可以使用能够在处理室中产生等离子的其它电源，并且，RF电源不限于2MHz和27MHz的RF频率，而是可应用宽范围的频率。
在优选实施例中，第二电极是被配置为与第一电极协作以激励处理气体并在处理室中产生等离子的“接地”电极。但是，为了实现第二电极上的偏压的降低和第一“供能”电极上的偏压的增加，第二电极可被配置为传送比第一供电电极少的RF功率。作为例子而非限制，第二电极可由诸如硅或碳化硅的导电材料构成，并且第二电极可位于距离第一电极10～50mm的位置上。在一个实施例中，接地部分扩展由导电材料制成并通过一个或更多个介电填充环与第一电极分开。接地部分扩展优选由诸如铝或硅的导电材料构成，并且填充环可由石英构成。一个或更多个限制环可被用于将等离子限制到由限制环限定的体积内。作为例子，限制环可以由石英构成。接地的第二电极可具有比供电的第一电极大的表面积。假设由于面积比即由第二电极面积除以第一电极面积定义的比值确定箝位到供电的RF电极上的衬底上的偏压，等离子被包含。接地的第二电极和供电的第一电极之间的面积比越大，则供电的第一电极上的偏压就越大。并且，如果面积比增加，那么接地的第二电极上特别是限制环上的偏压降低。在限制环上降低的偏压将使得它们能够充电到与等离子相同的电势并因此更好地将等离子与环排斥开。因此，设置在供电的第一电极附近的接地部分扩展和相对于第一电极的接地的第二电极的增加的表面积的组合增加等离子处理室的限制窗口的尺寸。
在处理电容耦合等离子反应器中的半导体衬底时，希望将等离子限制在上下电极之间的间隙中。在处理诸如300mm晶片的更大尺寸的衬底时，接地部分扩展优选位于静电夹盘(chuck)外面，并且边环可位于静电夹盘和接地部分扩展之间。在使用高频率和低频率以产生等离子并在衬底上形成偏压的双频率等离子室中，两个频率的变化量将与上电极和接地部分扩展耦合。
这种与接地部分扩展的RF耦合影响衬底上的蚀刻均匀性。由于接地部分扩展接近边环，因此绝缘体环的形式的介电材料可被用于覆盖接地部分扩展以防止边环和接地部分扩展之间的电压击穿或电弧放电。该绝缘体环也可用于保护接地部分扩展不受等离子冲击。
石英绝缘体环可被用于使这种电弧放电和污染最小化。包含石英的介电绝缘体环具有在等离子室中存在的消耗材料的最短RF寿命。消耗材料的更换和相关的等离子室的清洗间平均时间(MTBC)是应用特有的。当前，使用由作为本申请的受让人的Lam ResearchCorporation制造的2300 ExelanTM等离子室的高纵横比接触应用(HARC)的MTBC要求在215RF小时更换石英绝缘体。
在等离子处理装置中，MTBC可被用于确定在等离子室应被打开并从生产中被取出之前可运行多少循环。同样地，为了延长MTBC，这里设置具有更长的RF寿命的介电绝缘体环。
在在单个晶片被支撑在下电极上并且等离子在晶片和诸如供电或接地的喷头状电极的上电极之间的间隙中产生的等离子室中处理半导体晶片的过程中，晶片的边缘区域的等离子处理会受诸如边环配置的衬底支撑部分和/或位于衬底支撑上的诸如介电绝缘体环的包围边环配置的部分的影响。RF能量与晶片边缘附近的等离子的电容耦合的强度与介电常数和位于等离子和下电极之间的材料的厚度成正比。通过增加电容，能够增加RF耦合。由于电容c＝ε0·k·A/d，其中，ε0是普适常数(8.85·10-12)，k是材料的介电常数，A是介电材料的截面积，d是介电材料的厚度。由此，为了增加电容，介电常数可增加并且/或者厚度可以减小。因此，对于特定的绝缘体环设计，使用具有相同厚度和面积的更高介电常数材料使得能够增加电容。通过对于绝缘体环使用更高介电常数材料，能够增加RF能量与半导体衬底边缘附近的等离子的电容耦合的强度，并由此增加诸如蚀刻速率的处理速率。因此，具有更高介电常数的绝缘体环材料可增加半导体衬底的边缘上的蚀刻速率，并增加被处理的半导体衬底的蚀刻速率均匀性。
虽然氧化钇的介电常数为约11，但石英的介电常数仅为约3.5。因此，与使用石英介电环相比，使用完全由氧化钇制成的介电环可大大提高RF与被氧化钇环覆盖的接地部分扩展的耦合。提高RF与接地部分扩展的耦合改善间隙中的等离子限制并增加晶片衬底的边缘上的蚀刻速率。这种晶片的边缘上的蚀刻速率的增加可改善临界尺寸和在晶片衬底上的蚀刻速率均匀性。
在图1A～B中，提供电容耦合等离子反应器形式的等离子处理装置。在图1A中，电容耦合等离子反应器包含等离子室100、上喷头状电极200(诸如在共同受让的美国专利No.6391787B1中公开的阶梯状喷头状电极，在此引入其全部公开内容作为参考)、衬底支撑300和限制环组件400。
在作为图1A中的1B的放大部分的图1B中，衬底支撑包括包含环形套管500和套管500顶端上的薄圆环510的接地部分扩展、覆盖导电环510的上表面的介电绝缘体环600、位于介电环600之间的边环700、任选的边环下面的耦合环(未示出)、绝缘体填充环800、810、底电极310和静电夹盘(ESC)310。
边环700可以为导电材料并与底电极310的外边缘接触。边环700可采用任意形状，为了对等离子蚀刻室100中的等离子提供更均匀的接地部分，优选对称形状。例如，如图2A所示，可以使用具有矩形断面的边环710。但是，边环可具有任意希望的结构，例如，如图2B(和图1A和图1B)所示，可以使用具有一个(或更多个)凸缘的边环720，这里，可以设置一个或更多个凸缘的取向以及边环的长度和宽度。
边环700优选由诸如硅和碳化硅的导电材料制成。另外，由于边环700直接暴露于等离子，因此，为了使等离子的污染最小化，希望使用诸如单晶硅、多晶硅、CVD碳化硅等的高纯材料。但是，边环可由诸如石英、氧化铝、氮化铝、氮化硅等的其它材料制成。在共同受让的美国专利No.5805408、5998932、6013984、6039836和6475336中可以找到关于边环和聚焦环的其它讨论，在此引入这些专利作为参考。
接地部分扩展500优选被配置为包含包围绝缘体800的环形轴向延伸部分508和叠置在绝缘体800、810上并通过边环与衬底W的外缘分开的横向延伸部分510。接地部分扩展500和限制环组件400协作以将等离子限制在间隙100中。接地部分扩展500在不影响下电极310正上方的等离子电荷密度的情况下通过从等离子排放电荷限制等离子。在共同拥有的美国专利申请公开No.2003/0151371 A1中提供接地部分扩展的其它例子，在此引入其全部公开内容作为参考。
接地部分扩展500优选为诸如铝、硅、碳化硅等的导电材料。例如，由于铝具有较高的导电性和相对较低的成本，因此可以使用铝。但是，如果接地部分扩展由铝制成，那么接地部分扩展500可与间隙内的等离子发生化学反应，并在腐蚀性处理气体和/或等离子种类中导致杂质，并导致被处理半导体衬底的污染。
可以通过使用介电绝缘体环600以使铝接地部分扩展500与等离子绝缘，使铝接地部分扩展500(或任何其它等离子反应材料)和处理气体/等离子种类之间的这种反应最小化。同样，使用介电环600以保护接地部分扩展500免于暴露于等离子室100中的等离子可使半导体衬底的污染最小化。
如上所述并且如图1A和图1B所示，介电环600可被用于将边环700与接地部分扩展500分开，并在化学上将接地部分扩展500与等离子室100中的等离子分开，由此使边环700和接地部分扩展500之间的电弧放电以及接地部分扩展500和等离子室100内的处理气体/等离子反应种类之间的化学反应最小化。由此，介电环600优选被定尺寸为填充边环700和接地部分扩展500的外缘之间的区域，并且更优选介电环600被定尺寸为覆盖接地部分扩展500的整个上表面。
完全由氧化钇制成的介电环600对于在等离子蚀刻中使用的含氟气体相对不活泼，并具有较高的介电常数。与石英相比，氧化钇具有几种优点。首先，氧化钇具有比石英高的溅射阈值能量，因此具有更大的溅射抵抗力(resistant)。第二，氧化钇趋于不与氟化学物质形成挥发性种类，因此氧化钇介电环可持续更长时间并导致更长的更换介电环间平均时间，由此增加装置的MTBC。第三，氧化钇具有11量级的更高的介电常数，而石英具有约3.5的介电常数，这使得能够使用更薄的氧化钇环并在接地部分扩展500和等离子之间获得希望的RF的耦合。
对于环600使用氧化钇的另一优点在于，可以获得含氟处理气体的更有效的使用。即，由于当结合石英介电环使用氟碳处理气体时形成挥发性化合物，因此晶片的边缘上的氟种类的浓度可消去，从而导致与使用氧化钇环相比边缘蚀刻速率降低以及在在晶片衬底上的蚀刻中缺少均匀性。由于氧化钇环具有比石英介电环大的溅射抵抗力并且不容易形成氟化合物，因此使用氧化钇环可导致化学上更均匀的等离子，这种化学上更均匀的等离子可进一步提高临界尺寸和沿晶片衬底的蚀刻速率均匀性。
并且，由于反应能力一般较低，氧化钇环600也可与不与石英介电环相容或不过度侵袭石英介电环的各种处理气体一起使用。例如，包含氧化钇环的等离子处理装置中的示例性处理气体可包含Ar、O2和用于蚀刻诸如氧化硅的材料的诸如C4F8、C3F6和CHF3的氟碳化合物。
在在等离子蚀刻室中使用氧化钇环600的示例性工艺中，蚀刻气体在50毫托的室压下可包含300标准立方厘米每分钟(sccm)的Ar、12sccm的O2和20sccm的C4F8，等离子是通过在蚀刻半导体衬底上的氧化硅层的过程中向上电极和/或下电极供给3千瓦的RF功率产生的。另外，可优选向等离子处理装置中的等离子产生电极施加2MHz、13.5MHz、27MHz、40MHz、60MHz和100MHz的RF频率。
氧化钇绝缘体环可被用于任何通过电容耦合、感应耦合、微波、磁控管或其它技术产生等离子的等离子室中。氧化钇绝缘体环可被用作等离子室中的初始装置，或被用作另一等离子室中的介电环的替换部分。除了蚀刻以外，氧化钇环还可被用于用于等离子PVD、CVD、离子注入等的室中。
氧化钇绝缘体环优选包含在其对置表面之间延伸的氧化钇基体。氧化钇绝缘体环优选包含超过50wt％的氧化钇、更优选超过90wt％的氧化钇、最优选超过99wt％的氧化钇。另外，氧化钇绝缘体环优选包含少于1000ppm、或更优选少于500ppm的诸如硅、铝、钙、铁和/或锆的杂质。例如，一种优选的氧化钇绝缘体环包含99％或更多的氧化钇，密度大于4.5g/cm3，优选密度大于4.75g/cm3。一种适当的Y2O3材料可从位于Arada，Colorado的Custom Technical Ceramics，Inc.得到，该材料为99.9％的纯氧化钇，杂质为20ppm的La2O3、10ppm的Pr6O11、8ppm的Nd2O3、少于50ppm的其它稀土氧化物、40ppm的Si、30ppm的Ca、18mm的Fe、＜1ppm的Cu、3ppm的Ni、＜1ppm的mg、2ppm的Pd，该材料通过粉浆浇铸(slip casting)被设置为块体形式。优选的绝缘体环例如包含99.9wt％或更多的氧化钇与总量少于500ppm的杂质的热淀积或烧结氧化钇环。氧化钇绝缘体环可由包含CVD、溅射、烧结等的任何适当的技术制造。
在用于测量腐蚀速率的切片(coupon)试验中，试验表明，具有99.9wt％或更多的氧化钇的氧化钇绝缘体环可望具有至少约五倍、可能十倍于石英介电环的RF寿命的RF寿命。由于诸如边环的其它消耗部分会具有更短的RF寿命，因此，通过在等离子处理装置中使用氧化钇绝缘体环，绝缘体环在确定这种等离子处理装置的服务停机时间中可变为非控制因素。
氧化钇绝缘体环600优选具有对称形状，诸如圆环、椭圆环等。氧化钇环600和边环700的形状也可被配置为在介电环600和边环700的相邻表面之间提供几何界面。例如，如图1B所示，边环700可比环600厚，并具有向介电环600延伸的锥形表面。作为替代方案，氧化钇环600可例如如图3A～C所示具有阶梯形状610、锥形形状620或圆形形状630。
氧化钇绝缘体环600优选被设定尺寸以提供接地部分扩展500与装置的其它部分的绝缘。例如，氧化钇环600优选被设定尺寸为如图1B所示覆盖边环700的外部的接地部分扩展500的上表面。氧化钇环600优选被设定尺寸为覆盖接地部分扩展500的一个或更多个表面，以在电学上和化学上将接地部分扩展与装置的其它部分隔开。
另外，氧化钇环600优选具有至少与衬底的外径一样大的内径，该衬底诸如在等离子室中被处理的晶片。固体氧化钇介电环600的外径优选根据包含接地部分扩展500和等离子室的宽度的等离子处理装置的设计改变。氧化钇环600的厚度可适于室设计和/或其中执行的处理。例如，环600可具有均匀或不均匀的厚度，使得其上表面与环700的上表面匹配。如果环600的一部分与介电部分800、810接触，那么环600可为阶梯状，使得较厚的部分叠置在部分800、810上而较薄的部分叠置在接地部分扩展500、510上。
作为非限制性例子，对于相应的8～12英寸(200～300mm)晶片和约0.1～0.2英寸(2.5～5mm)的均匀或不均匀的厚度，用于2300ExelanTM等离子蚀刻室中的氧化钇环600优选被设定尺寸为具有约8～12英寸(200～300mm)的内径和9～14英寸(228～356mm)的外径。
氧化钇环600可以为多部分环，例如，至少两个构成环，在构成环之间可能具有交迭、任选地互锁的区段，这里各构成环可为具有不同直径的同心或交迭环。例如，如图1B所示，氧化钇环600具有具有交迭的边缘的两个同心环，即，具有互锁的部分603的内构成环601和外构成环602。这种设计例如会允许在需要更换内部的或较小的构成环601时对其更换，而不需要更换外部的或较大直径的构成环602。由于内构成环601会根据互锁部分603的位置比外构成环602更多地暴露于间隙中的等离子，因此外构成环602趋于不象内构成环601那样快地劣化。由于只是必须更换例如受到更多侵蚀的构成环601，因此使用包含至少两个构成环601、602的介电环600可导致成本节约。
氧化钇环600在等离子处理半导体衬底中提供几种优点。首先，它在等离子处理中允许局部化提高或强化诸如硅晶片的衬底的边缘附近的等离子密度。并且，蚀刻均匀性可在不显著影响诸如晶片中心的蚀刻速率的其它蚀刻特性的情况下被优化。在晶片处理的情况下，可以通过改变通过等离子的局部化功率耦合控制晶片边缘附近的蚀刻速率。即，通过使用氧化钇绝缘体环，更多的RF电流在晶片边缘附近的区域中通过等离子被耦合。氧化钇环也可在增加晶片边缘区域中的离子的能量的同时帮助保持更均匀的等离子密度。
本领域技术人员能够理解，在不背离所附的权利要求的精神和范围的情况下，可以提出这里没有特别说明的添加、删除、变更和替代方案。
权利要求
1.一种氧化钇绝缘体环，包含在其上下表面之间延伸的氧化钇基体，其中，氧化钇环适于被安装在下电极的周边区域上的等离子室中，并叠置在接地部分扩展的上区域的至少一部分上。
2.根据权利要求1的氧化钇环，其中，该环包含至少50wt％的氧化钇、至少90wt％的氧化钇、至少95wt％的氧化钇或至少99.9wt％的氧化钇。
3.根据权利要求1的氧化钇环，其中，氧化钇环由烧结的氧化钇构成。
4.根据权利要求1的氧化钇环，其中，氧化钇环是硅、铝、钙、铁和锆中的每一种少于100ppm或硅、铝、钙、铁和/或锆的总量少于500ppm的纯氧化钇。
5.根据权利要求1的氧化钇环，其中，氧化钇环具有大于200mm或大于300mm的内径和至少0.1英寸的厚度。
6.根据权利要求1的氧化钇环，其中，氧化钇是单环或诸如同心或交迭的两个构成环的多部分环。
7.根据权利要求6的氧化钇环，其中，氧化钇环包含具有不同直径并在两个构成环之间的界面上交迭的两个构成环。
8.根据权利要求1的氧化钇环，其中，氧化钇环具有至少4.5g/cm3或至少4.75g/cm3的密度。
9.根据权利要求1的氧化钇环，具有约11的介电常数。
10.一种等离子处理装置，包含权利要求1的氧化钇环，其中，氧化钇环被安装在等离子处理装置的真空室中的衬底支撑上；衬底支撑包含接地或RF供电电极、边环和接地部分扩展，该氧化钇环包围边环并叠置在接地部分扩展的至少一部分上。
11.根据权利要求10的等离子处理装置，其中，所述等离子处理装置包含等离子蚀刻装置。
12.一种更换等离子室中的介电环的方法，包括从所述等离子室去除使用过或用坏的介电绝缘体环；和用包含固体氧化钇(Y2O3)的更换介电环更换所述使用过或用坏的介电绝缘体环。
13.根据权利要求12的方法，其中，所述更换包含用包含至少99wt％的氧化钇的更换介电环更换所述使用过或用坏的介电环。
14.根据权利要求12的方法，其中，所述更换包含用包含至少99.9wt％的氧化钇的更换介电环更换所述使用过或用坏的介电环。
15.根据权利要求12的方法，其中，所述更换包含用完全由氧化钇构成的更换介电环更换所述使用过或用坏的介电环。
16.根据权利要求12的方法，其中，所述使用过或用坏的介电环包含两个或更多个构成环，并且，构成环中的至少两个具有不同的直径，并且，所述从所述等离子室去除所述使用过或用坏的介电环包含去除至少一个使用过或用坏的构成环；并且，所述用所述包含氧化钇的更换介电环更换所述使用过或用坏的介电环包含用包含权利要求1的氧化钇环的至少一个更换构成环更换所述使用过或用坏的介电环中的至少一个使用过或用坏的构成环。
17.根据权利要求16的方法，其中，所述用至少一个更换构成环更换所述使用过或用坏的介电环中的至少一个使用过或用坏的构成环包含使至少一个更换构成环与剩余的至少一个其它构成环交迭。
18.根据权利要求16的方法，其中，所述用至少一个更换构成环更换所述使用过或用坏的介电环中的至少一个使用过或用坏的构成环包含使至少一个更换构成环与剩余的至少一个其它构成环互锁。
19.一种半导体衬底的制造方法，包括打开等离子室；用完全由氧化钇制成的更换介电环更换使用过或用坏的介电绝缘体环；关闭所述等离子室；将半导体衬底转移到所述等离子室中；对所述半导体衬底进行等离子蚀刻；和从所述等离子室去除所述半导体衬底。
20.根据权利要求19的方法，其中，所述等离子蚀刻包含向下电极、上电极或同时向上下电极施加射频功率。
21.根据权利要求20的方法，其中，所述射频功率以约2MHz、13.5MHz、27MHz、40MHz、60MHz或100MHz的射频被施加。
22.根据权利要求19的方法，其中，所述等离子蚀刻发生在包含Ar、O2、C4F8、C3F6或CHF3中的一种或更多种的处理气体中。
全文摘要
设置用于等离子处理装置中的氧化钇绝缘体环，以使装置和接地部分扩展之间的电弧放电最小化，同时还增加清洗间平均时间(MTBC)。氧化钇绝缘体环可位于装置的处理室的接地部分扩展和等离子产生区域之间或间隙中以及边环和接地部分扩展之间。与石英环相比，由于作为反应性降低和介电常数增加的结果改善了RF耦合，因此氧化钇绝缘体环还可提供改善的半导体衬底均匀性。
文档编号H01L21/3065GK101048856SQ200580028834
公开日2007年10月3日 申请日期2005年8月12日 优先权日2004年8月26日
发明者巴巴克·卡德库达彦, 拉金德尔·德辛德萨, 付越虹 申请人:兰姆研究公司