专利名称：改进的匹配阻抗表面贴装技术基底面的制作方法
改进的匹配阻抗表面贴装技术基底面 相关申请的交叉参考根据35 U.S.C. § 119(e)，本申请要求于2004年11月29日提交 的临时美国专利申请no.60/631，545、于2004年1月29日提交的临 时美国专利申请no.60/631,499、于2005年6月1日提交的临时美国 专利申请no.60/686，514的优先权。本申请涉及美国专利申请no.代理人档案号FCI-2877(C3632)， 其与此同一 日期提交，题为"High-Frequency, High-Signal-Density, Surface-Mount Technology Footprint Definitions ，，。以上参考的各美国专利申请的内容合并于此作为参考。发明领域总体上，本发明涉及电连接器/电路板系统。更具体的，本发明 涉及用于在这种电路板上形成表面贴装技术的基底面(footprint)的 方法，其中，以与焊盘排列方式不同的过孔排列方式彼此相对的布置 了过孔，并且过孔提供的在基板上布置的导电线路的布线密度大于在 信号过孔排列与信号焊盘排列相同的情况下电路板具有的布线密度。
背景技术：
通常，电组件，例如电连接器，可以包括多个导电触头，其端点 部分例如可以以行和列的矩阵排列。触头L可以是信号导体或接地导 体，并可以以信号一信号一接地的方式沿列排列。尽管信号触头可以 是单端信号导体，但相邻的信号触头也可以构成差动信号对。这种组 件可以包括差动信号对和单端信号导体的任何组合。触头的端点部分可以被基板(例如底板或印刷电路板)接纳。在 板末端级，触头引线可以在电镀通孔(PTH)处终止。PTH技术是一 种PCB制造方法，从而在一层上的线路可以用电镀方法，通过预钻
的通孔而电连接到另一层上的线路。当使用PTH技术时，基底面或 通孔排列必须对准引线端点部分的排列，以便引线端点部分可以被基 板上相应的通孔容纳。然而，电镀通孔限制了布线密度(即，可以布置在板层的表面上 的线路数)。因此电镀通孔往往会增加提供所需布线所必需的板层数。 然而，增加层数增加了板厚度和制造成本。由于增加了地线层数，它 还增大了电容。增大电容减小了阻抗。因此，会使得板阻抗低于组件 阻抗，这在板阻抗与组件阻抗之间产生了不想要的不连续。希望的是 组件阻抗与板阻抗尽可能的匹配，以避免由于阻抗不连续而出现的信 号反射。这种反射产生了不必要的噪声，其会降低信号完整性。可选的，可以用表面贴装技术(surface mount technology) (SMT) 将电组件安装到电路板上。SMT包括通过将每个触头末端电连接到 位于基板表面上相应的SMT焊盘上，来将触头末端电连接到基板表 面。触头的末端可以包括导电焊球，其通常焊接到焊盘上。在多层板 上，SMT悍盘通常电连接到过孔，过孔在板的层之间延伸，并将SMT 焊盘或一个层上的线路电连接到另--层的线路。图1示出了典型的SMT连接器基底面，包括排列在焊盘排列中 的多个SMT焊盘P和排列在过孔排列中的多个过孔V。每个过孔V 都电连接到相应的一个SMT焊盘P。如所示，SMT焊盘P和过孔V 可以以所谓的"狗骨形(dog-bone)"方式排列。如在插入图中所示， 该"狗骨形"可以包括SMT焊盘P、过孔V、过孔焊盘VP以及导电 过孔线路VT，导电过孔线路VT电连接过孔焊盘与SMT焊盘。然而 应明白，过孔和SMT焊盘不是必须以这种狗骨形方式排列。可选的， SMT焊盘可以与相应的过孔焊盘部分或全部重叠，从而使得在SMT 焊盘与过孔焊盘之间直接连接。这种结构通常称为"焊盘内过孔 (via-in-pad)"。SMT焊盘和过孔可以排列为行和列。如图I所示，列沿水平方 向延伸，与板边缘E垂直。行沿垂直方向延伸，与板边缘E平行。 在相邻行中心线之间的间距可以称为行间距PR。在相邻列中心线之 间的间距可以称为列间距Pc。接地导体或信号导体。信号导体可 以用于单端或差动信号传输。高速(即大于lGHz)连接器通常为信 号传输使用差动信号对。在差动信号传输中，每个信号导体都可以与 相邻信号导体配对。相应的接地导体可以布置在相邻的信号导体对之 间。在一些连接器系统中，可以包含接地导体，以减小在信号导体之 间的串扰，并改善阻抗匹配。图1所示的焊盘排列可以与要表面贴装在板上的组件中的引线 排列相同。例如，SMT焊盘可以排列为行和列，正如引线末端部分 排列为行和列一样。此外，焊盘排列的行间距PR和列间距Pc可以与 弓I线排列的行间距与列间距相同。类似的，过孔排列可以与焊盘排列相同。就是说，例如，过孔V 可以排列为行和列，正如SMT焊盘P排列为行和列一样。此外，过 孔排列的行间距Pvr和列间距Pvc可以与焊盘排列的行间距Pr和列间 距Pc相同。如上所述，可以期望减少板的层数，以尽力减少在连接器与板之 间及板中不同层之间的电不连续性。实现该目的的一种方法是增加板 的每个层上的布线密度。然而，将过孔排列连接到焊盘排列往往会限 制板设计者改善布线密度的能力。例如，在具有2mm列间距的典型连接器中，水平布线通道(即， 在相邻列之间的板间距)的宽度仅可以包括一对线路。具有3mm列 间距的典型连接器的宽度可以包括两对线路。类似的，在具有1.4mm 行间距的典型连接器中，垂直布线通道(即，在相邻行之间的板间距) 的宽度仅可以包括单独一条线路。因此，为了使信号对"垂直"连接 出连接器，第一线路必须布置在第一对行之间，第二线路必须布置在 不同的一对行之间。然而，通常希望彼此尽可能接近地布置与信号对 相关联的线路。发明内容说明了一种方法，用于为例如诸如印刷电路板之类的基板规定表 面贴装技术(SMT)连接器基底面。基板可以是任何基板，其适于容
纳具有末端引线部分(即引线末端部分)排列的电组件。这种基底面可以包括导电SMT焊盘的排列。相应的SMT焊盘可以与每个末端引 线部分相连。SMT焊盘可以排列在与引线排列(即末端引线部分的 排列)相对应的排列中。基底面还可以包括导电过孔的排列。每个过 孔可以电连接到相应的一个SMT焊盘。过孔可以排列在与焊盘排列 不同的排列中(并因此与引线排列不同)。可以用增加了基板上的线 路的布线密度的多种方法中的任何一种来排列过孔，同时限制在信号 导体中的串扰，并在连接器与基板之间提供匹配阻抗。可以改变过孔排列，即，过孔可以彼此相对移动，以在板的一层 上获得预期的布线密度。增加布线密度会减少板层数，由此减小电容 并增大阻抗。此外，可以用能影响阻抗和串扰的方式彼此相对的来排 列接地过孔和信号过孔。在成对的信号导体之间的距离可以影响在其 之间的阻抗。在该对与相关接地导体之间的距离也会影响阻抗。还可 以改变过孔排列，以获得相邻信号导体之间可接受程度的串扰。因此， 根据本发明，可以改变过孔排列，以实现在布线密度、阻抗匹配和串 扰之间所希望的平衡。相邻SMT焊盘的行可以是信号一信号一接地结构。例如，这种 排列适于边缘插卡(edge card)的应用。焊盘可以耦接到以列排列的 相应的过孔或电镀通孔。然而，过孔或电镀通孔的相邻列可以是交错 的，从而使得一个列的接地过孔或通孔与相邻列的信号过孔或电镀通 孔相邻。以这种方式，例如SMT焊盘的未交错的水平行会隔离出过 孔或电镀通孔的交错的垂直列。因此，电路板可以包括基板、成行布置在基板上的多个导电焊盘、 排列在第一列中的第一接地过孔和第一信号过孔，及排列在第二列中 的第二接地过孔和第二信号过孔，第二列与第一列相邻。第一和第二 列的每个过孔都可以电连接到行中多个焊盘中相应的一个。第一接地 过孔可以与第二信号过孔相邻。第一和第二接地过孔中的每一个都可以是电镀通孔。第一和第二 信号过孔中的每一个都可以是电镀通孔。所述多个焊盘都可以用重复 的信号、信号、地的三焊盘单元来排列。第一接地触头和第二接地触
头可以相对于第一和第二列中的至少一个构成第一对角线。第一信号 触头和第二信号触头可以相对于第一和第二列中的至少一个构成第 二对角线。第一对角线可以与第二对角线相邻。SMT连接器基底面的电性能(即，阻抗、串扰和插入损耗)能 够通过改变基底面的某些参数来优化。此类参数的实例包括信号和接 地过孔开孔的相对位置、钻孔的尺寸、焊盘的尺寸等。所公开的是用 于相对于SMT焊盘定位过孔开孔的各种选项，以便优化电性能。布 线密度也可以被优化，以去除PCB中的层(来改善阻抗匹配并减少 制造成本)。减小过孔开孔尺寸增加了可利用的布线通道带宽，其可 以用于布更多的或更宽的线路。SMT连接器基底面可以设计为用于使用高速、高密度SMT连接 器(例如，SATA、 SAS、 DDR、 PCI-Express、底板等)的任何应用。 一旦选择了连接器，并确定了孔直径和信号/接地结构，多个参数就 保持被优化，以使基底面性能达到最佳。这些参数包括过孔焊盘尺寸、 过孔反焊盘(anti-pad)尺寸和形状、以及过孔存根(via stub)长度。
图1示出了具有布置在其上的、典型SMT连接器基底面的基板；图2A和2B说明了根据本发明可以对图1的基底面所做的修改; 图3A和3B说明了根据本发明可以对图1的基底面所做的修改; 图4A示出了现有技术SMT连接器基底面的示范实施例的局部 视图；图4B-4D示出了根据本发明的SMT连接器基底面的示范实施例 的局部视图，以显示列间距和相邻行的过孔之间的距离，和在列中及 列之间的过孔的旋转的最佳情况；图5A和5B示出了连接器基底面的实例；图6A和6B示出了一种基底面，其中图5A和5B所示的过孔排 列在一列内被改变；图7A和7B示出了一种基底面，其中来自不同焊盘列的焊盘耦 接到在相同过孔列中的过孔；
图8A和8B示出了连接器基底面的实例；图9A和9B示出了一种基底面，其中图8A和8B所示的过孔排 列在一列内被改变；图IOA和IOB示出了一种基底面，其中图8A和8B所示的过孔 排列被改变，以使过孔列间距减半；图11A和11B示出了一种基底面 耦接到相同过孔列中的过孔；图12A和12B示出了一种基底面 密度的布线；图13A和13B示出了一种基底面 而无需分离信号对；图14A和I4B示出了一种基底面孔；图15A和15B示出了一种基底面孔，无需分离信号对；图16A和16B示出了一种基底面，其提供了2.5倍布线密度； 图17 — 21说明了根据本发明的可以对过孔排列所做的修改实例；图22A和22B示出了一种基底面的实例；图23A-C示出了一种基底面，具有重定向到不同列中的过孔的 信号对；图24A和24B示出了一种基底面，其提供了两倍密度的布线； 图25A和25B示出了一种基底面，其提供了 1.5倍布线密度； 图26A和26B示出了一种基底面，其提供了 1.5倍布线密度； 图27A和27B示出了一种基底面，其提供了弯曲的布线； 图28A和28B示出了一种基底面，其提供了两倍密度的布线； 图28C示出了一种基底面，其提供了2.5倍布线密度； 图29示出了一个基底面实例，其中焊盘以行排列，相应的过孔 以交错的列排列；图30A和30B说明了用于信号导体过孔排列的各种接地过孔开，其中来自不同焊盘列的焊盘 ，其以分离信号对提供了双倍 ，其提供了双倍密度的布线， ，其中两列焊盘耦接到一列过 ，其中两列焊盘耦接到一列过 孔尺寸；图31A和31B说明了用于另一种信号导体过孔排列的各种接地 过孔开孔尺寸；以及图32A和32B为各种接地过孔开孔尺寸分别提供了差动阻抗和 串扰的曲线图实例。
具体实施方式
图2A和2B示出了根据本发明一个方面的SMT连接器基底面的 示范实施例的局部视图。图1中所示的过孔排列可以根据图2A和2B 所示实施例来修改，以增加布线密度、匹配阻抗，并改善系统的电性 能。图2A示出了以线性排列(例如列或行)布置的第一和第二接地 导体过孔G,和G2，及第一和第二信号导体过孔S,和S2。信号导体过 孔S,和S2可以用于单端或差动信号传输。根据图2A所示的实施例， 在相邻信号导体过孔S,和S2之间的间距A可以小于在信号导体过孔 S,与和信号导体过孔S,相邻的接地导体过孔G,之间的间距A,。在相 邻信号导体过孔S,和S2之间的间距A可以小于在信号导体过孔S2 与和信号导体过孔S2相邻的接地导体过孔G2之间的间距A2。间距 A,可以与间距A2相同，也可以不同。可以选择实际的距离A、 A,和 A2以通过更佳的阻抗匹配和串扰减小来实现预期的布线密度和域优 化信号传输性能。图2B示出了以线性排列(例如列或行)布置的第一和第二信号导体过孔S。
S2及单一接地导体过孔G3。信号导体过孔S^ &可以用于单端或差动信号传输。根据图2B所示的实施例，在相邻信号导 体过孔S,和S2之间的间距A可以小于在信号导体过孔S,与和信号导 体过孔S,相邻的接地导体过孔G3之间的间距A3。可以选择实际的 距离A和A3以通过更佳的阻抗匹配和串扰减小来实现预期的布线密 度，并同时优化信号传输性能。图3A和3B示出了根据本发明一个方面的SMT连接器基底面的 示范实施例的局部视图。图1中所示的过孔排列可以根据图3A和3B
所示实施例来进行修改，以改善系统的布线密度和/或电性能。图3A示出了第一和第二接地导体过孔G，和&及第一和第二信 号导体过孔S,和S2。信号导体过孔S,和S2可以用于单端或差动信号 传输。如图3A所示，信号导体过孔S,和S2可以相对于中心线C被 交错，其中过孔沿着中心线C布置。就是说，信号导体过孔S,可以 在第一方向上相对于中心线C偏移距离B,，且信号导体过孔&可以 在第二方向上相对于中心线C偏移距离B2。第二方向可以与第一方 向相反，如图3A所示，或者两个信号过孔可以在相同方向上相对于 中心线C偏移。偏移量B1可以与偏移量B2相同或不同。如所示，接地导体过孔 G,和G2可以位于中心线C上。这样，信号导体过孔S，和S2可以以 这样一种方式来彼此相对交错相对于接地导体过孔G,和G2对称， 接地导体过孔G，和02分别与信号导体过孔S,和S2相邻。可以选择 实际的距离B,和B2以通过更佳的阻抗匹配和串扰减小来实现预期的 布线密度，并同时优化信号传输性能。在相邻信号导体过孔S,和S2之间的间距D (沿中心线C取得) 可以小于在信号导体过孔S,与和信号导体过孔S,相邻的接地导体过 孔G,之间的间距D,。间距D可以小于在信号导体过孔S2与和信号 导体过孔S2相邻的接地导体过孔&之间的间距D2。间距D,可以与 间距D2相同，也可以不同。可以选择实际的距离D、 D,和D2以通过 更佳的阻抗匹配和串扰减小来实现预期的布线密度，并同时优化信号 传输性能。图3B示出了第一和第二信号导体过孔S" S2及单一接地导体过 孑LG3。如图3B所示，信号导体过孔S!可以在第一方向上相对于中 心线C偏移距离Bp且信号导体过孔S2可以在第二方向上相对于中 心线C偏移距离B2。第二方向可以与第一方向相反，如图3B所示， 或者两个信号过孔可以在相同方向上相对于中心线c偏移。偏移量B,可以与偏移量B2相同或不同。如所示，接地导体过孔G3可以位于 中心线C上。在相邻信号导体过孔S,和S2之间的间距D (沿中心线C取得)
可以小于在信号导体过孔s,与和信号导体过孔s,相邻的接地导体过孔G3之间的间距D3。可以选择实际的距离D和D3以通过更佳的阻 抗匹配和串扰减小来实现预期的布线密度，并同时优化信号传输性 能。图4A示出了具有固定列间距y的过孔排列。就是说，相邻列以 距离y互相间隔。每个列都包括以接地一信号一信号结构的线性阵列 排列的多个过孔。过孔可以互相等距的间隔开。就是说，每个接地过 孔可以与其相邻的信号过孔间隔距离d，且相邻的信号过孔也可以彼 此间隔距离d。如所示，相邻列可以彼此相对交错。就是说， 一列可 以与相邻列相对偏移距离e。如所示，偏移距离e可以与距离d相同 (即， 一行间距)。然而应理解，偏移量可以大于或小于一行间距(即， 偏移距离e无需与距离d相同)。图4B示出了列间距距离与在相邻行的过孔之间的距离的最佳情 况。应该理解，本发明的方法可以用于优化信号完整性和布线密度， 即使二者没有一个总是最佳的。通过将图4B所示的过孔排列与图4A所示的过孔排列相比较， 可见信号导体过孔沿着中心线彼此相对移动(例如，如在以上结合图 2A和2B的说明)。将过孔彼此移得更近提供了相邻行之间增加的布 线密度。可以选择D,、 D2和D3的值以最优化行间的布线密度，这些 值可以彼此相同或不同。信号导体过孔还可以相对于其各自的中心线 偏移(例如，如在以上结合图3A和3B的说明)。可以选择B,和B2 的值以实现对串扰的预期限制，这些值可以彼此相同或不同。相邻列可以一起移得更加接近。就是说，在图4B所示的列中心 线之间的距离Y可以大于在图4A所示的列中心线之间的距离y。这 通过加宽存在于过孔排列左侧和右侧(如图4B所示)的布线通道， 提供了在相邻列之间布线密度的增大。就是说，图4A所示的距离" 可以大于图4B所示的距离A2。可以选择Y和Y1的值，以及在相邻 列之间的相对偏移量E，以平衡系统的阻抗、串扰和布线密度要求。 如图4B所示，例如，两个相邻接地过孔，如在周围画线的接地过孔， 可以被位于该相邻接地过孔之间(例如，在中间点)的单一接地过孔
(以虚线示出)代替。图4C和4D示出了在列内和其之间的过孔的旋转。如图4C所示，每个信号导体过孔都可以相对于其各自的中心线偏移，偏移方向与图 4B所示的排列中它的偏移方向相反。换另一种方式，与图4B所示的 排列相比，每个信号对都可以围绕其中心点旋转90。。图4D示出了 一种排列，其中只有一些对被相对于图4B所示的排列旋转。接地过 孔的排列与图4A和4B所示的接地过孔的排列相同。图5A和5B示出了连接器基底面的实例。图5A示出了顶层结构， 包括两列狗骨形结构的过孔V和焊盘P。如所示，过孔排列的行间距 PVR与SMT焊盘排列的行间距PR相同。过孔排列的列间距Pvc与SMT 焊盘排列的列间距Pc相同。在过孔相邻列之间的相对偏移量Qvc与 在SMT焊盘相邻列之间的相对偏移量Oc相同。在这种基底面中，列 间距Pc:可以约为2mm。因此，过孔排列与焊盘排列相同。图5B示 出了在内层上的过孔V的排列，包括过孔反焊盘AP的排列实例。如 图5B所示， 一对线路T可以沿在相邻列之间的布线通道进行布线。 过孔反焊盘将被布置在接地层上，与该线路不在同一层上。图6A和6B示出了一种基底面，其中以如上述结合图2A和2B 的说明中的方式，在一列内改变了如图5A和5B所示的过孔排列。 图6A所示的焊盘排列与图5A所示的焊盘排列相同。SMT焊盘的相 邻列彼此以距离Oc相对偏移。过孔列间距Pvc与SMT焊盘列间距 Pc;相同。然而，过孔排列被改变，从而使得在相邻信号导体过孔之间 的间距A可以大于在信号导体过孔与相邻的接地导体过孔之间的间 距A" A2。即使布线密度没有改变，也期望如图6A和6B所示的排 列会产生更高的阻抗，并因此得到比如图5A和5B所示的排列更佳 的阻抗匹配。此外，在相邻过孔之间的距离A可以大于焊盘行间距 PR。因此，由于一个或多个线路Tv可以如所示的布置在相邻行之间， 布线密度可以得到改善。图7A和7B示出了一种基底面，其中，根据本发明的一个方面， 改变了如图5A和5B所示的过孔排列。图7A所示的焊盘排列与图 5A所示的焊盘排列相同。过孔列间距Pvc与焊盘列间距Pc相同。然而，基底面被改变，从而使得布置在不同列中的焊盘P耦接到沿着一个列布置的过孔V。例如，如图7A所示，在第一焊盘列(例如上面 的焊盘列)中的一对信号导体焊盘P,、 P2可以连接到在一个过孔列 (例如，中间过孔列)中的第一对信号导体过孔V,、 V2，同时在第 二焊盘列(例如，下面的焊盘列)中的一对信号导体焊盘P3、 h可 以连接到在相同过孔列中的第二对信号导体过孔V3、 V4。即使布线密度没有改变，也期望如图7A和7B所示的排列比如 图5A和5B所示的排列产生更低的串扰。众所周知，差动串扰是在 相邻差动信号对之间的串扰之和的函数。还众所周知的，在相反符号 的对之间的串扰可以小于在相同符号的对之间的串扰，其它所有的都 相同。就是说，当相邻对中的一个是信号发射器对，而另一个相邻对 是信号接收器对时，在相邻对之间的串扰可以较小。根据本发明的一 个方面，可以选择相邻对，以通过将与具有相反符号的信号对相关联 的焊盘布线到相邻过孔对，来将串扰降低到最小。图8A和8B示出了一种连接器基底面实例。图8A示出了两列狗 骨形结构的过孔V和焊盘P。图8B示出了在内层上的过孔V的排列， 包括过孔反焊盘AP的排列实例。如所示，过孔排列的行间距PvR与 SMT焊盘排列的行间距PR相同。过孔排列的列间距Pvc与SMT焊盘 排列的列间距Pc相同。在过孔相邻列之间的交错量Ovc与在SMT悍 盘的相邻列之间的相对偏移量Oc相同。因此，过孔排列与SMT焊盘 排列相同。如图8B所示，两对线路T可以沿在相邻列之间的布线通 道来布线。在这种基底面中，列间距Pc可以约为3mm。图9A和9B示出了一种基底面，其中，以如以上结合图2A和 2B的说明中的方式，在一列中改变了如图8A和8B所示的过孔排列。 如所示，在一列中的相邻信号导体过孔之间的间距A可以大于在信 号导体过孔与相邻的接地导体过孔之间的间距A,、 A2。注意在图8B、 9B、 IOB和11B中所示的反焊盘可以小于在图5B、 6B和7B中所示 的反焊盘。因此，可以预期的是，使用如图9A和9B所示基底面的 信号完整性不如使用如图6A和6B所示基底面的信号完整性好。然 而， 一对线路Tv可以沿所示的每一个此种布线通道来布线。如上所
述，增加布线密度会通过减小板的层数来增大阻抗。因此，图9A和 9B所示的基底面提供了在信号完整性和阻抗匹配之间的折衷。图IOA和IOB示出了一种基底面，其中如图9A和9B所示的过 孔排列被进一步的改变以将过孔列间距减半。就是说，在图10A和 10B所示的过孔列间距Pvc约为图9A和9B所示的过孔列间距Pvc 的一半(因此，约为SMT焊盘列间距Pc的一半)。因此，在相邻过 孔列之间的布线通道的宽度也被减半。然而，由于有双倍的列，从而 有双倍的布线通道，因此在布线密度上没有减小。然而，通过将过孔 排列在四列中，而不是两列中，信号过孔可以彼此离得更远，这有助 于改善信号完整性。图11A和11B示出了一种基底面，其中以如上述结合图2A和 2B的说明中的方式，改变了如图8A和8B所示的过孔排列，从而使 得布置在不同列中的焊盘耦接到沿单一过孔列布置的过孔。图11A 和UB所示的焊盘排列与图8A和8B所示的焊盘排列相同。图11A 和11B所示的过孔列间距Pvc与图8A和8B所示的过孔列间距Pvc 相同。然而，如图11A所示，在一列中的相邻信号导体过孔之间的间 距A可以大于在信号导体过孔与相邻的接地导体过孔之间的间距A,、 A2。此外，在第一焊盘列(例如图11A所示的上面的焊盘列)中的 一对信号导体SMT焊盘P可以连接到在一个过孔列(例如，中间过 孔列)中的第一对信号导体过孔V，同时在第二焊盘列(例如下面的 焊盘列)中的一对信号导体SMT焊盘P可以连接到在该过孔列中的 第二对信号导体过孔V。如以上结合图7A和7B的说明，即使布线 密度没有改变，也可以预期图IIA和11B所示的排列会产生比图8A 和8B所示的排列更低的串扰。注意，在图11A和11B所示的基底面 中，在行之间的布线通道提供了相对直的线路Tv，而不是图9A和 9B所示的弯曲的线路。图12A和12B示出了一种基底面，其中，改变了如图8A和8B 所示的过孔排列，以在相邻行之间提供双倍密度的布线，同时在相邻 列之间保持双倍密度的布线(例如，四对而不是两对)。尽管图12A 中示出了四列焊盘，但图12A所示的焊盘排列与图8A所示的焊盘排 列相同。如在图12B中非常清楚可见的，信号对可以被分开。例如， 信号导体1和3可以构成第一对，同时信号导体2和4构成第二对。 换句话说，过孔可以被排列为使得相邻信号导体过孔与不同的差动信 号对相关联。例如，可以如所示的来排列过孔，从而使得过孔2位于 过孔1和3之间。这样，由信号导体过孔1和3构成的差动信号对可 以被"分开"。应理解，增加在构成一个对的导体之间的距离增大了 阻抗。另夕卜，如上所述，相邻过孔可以彼此分开一个距离，该距离允许 在构成对的过孔之间的线路的布线。如所示，两对线路可以布线在构 成对的过孔之间。这种排列还允许两个接地焊盘，例如AP,和AP2 耦接到同一接地过孔G。因此，可以删除多个接地过孔。可以改变过孔排列以获得可接受程度的差动串扰。如众所周知 的，在一列中的差动串扰是单个串扰之和的函数。例如，对于在图 12B所示排列中从上数第三列，可以通过将在信号导体1和2、 2和 3、 3和4、及1和4之间的单个串扰相加来计算差动串扰。过孔排列 可以被改变，例如过孔可以相对于彼此而来回移动，直至全部的单个 串扰之和接近0 (或至少低于可接受的程度)。图13A和13B示出了另一种基底面，其提供了双倍密度的布线， 而无需分离信号对。图13A所示的焊盘排列与图12A所示的焊盘排 列相同。图13A和13B说明如在结合图12A和12B所示排列的描述 中一样用于一列内的原理也能够用于列之间。就是说，过孔可以彼此 相对来回移动，直至差动串扰低于可接受的程度。如图13B所示，相邻信号对3、 4和5、 6被相互分开，但信号 对没有被分开(就是说，每个信号导体和与其构成一对的另一个信号 导体相邻)。因此，相邻过孔对可以被相互分幵一个距离，该距离允 许在其间布线。如所示，四对线路可以布线在过孔对3、 4和5、 6之 间。可以通过对在信号导体之间的单个串扰求和来计算在对之间的 差动串扰。例如，可以通过对在信号导体1和3、 2和3、 2和4、及 1和4之间的单个串扰求和，来计算在对l、 2和3、 4之间的差动串 扰。过孔可以来回移动，直至差动串扰低于可接受的程度。图14A和14B示出了一种基底面，其中两列焊盘耦接到一列过 孔。如所示，过孔列间距Pvc可以是焊盘间距Pc的两倍。因此，在 板的内层中，在相邻过孔列之间的布线通道可以是两倍宽，尽管这种 布线通道的数量可能只有一半。如所示，四个对可以布线在一个通道 中，而不是在两个通道的每一个中布线两个对。过孔行间距PVK可以 是焊盘行间距PK的一半。然而，信号对可以被分开，以改善信号完 整性。就是说，在一个过孔列中的相邻信号导体过孔可以属于不同信 号对。例如，信号导体过孔1和3可以构成第一对，信号导体过孔2 和4可以构成第二对。如所示，两个信号对可以彼此相邻布置，而无 需在其间插入接地。由于两个接地焊盘可以耦接到一个接地过孔，因 此可以删除多个接地过孔。图15A和15B示出了一种基底面，其中两列焊盘耦接到一列过 孔，且无需分离信号对。如所示，过孔列间距Pvc可以是焊盘列间距 Pc的两倍。这样，在相邻过孔列之间的布线通道可以是两倍宽，尽管 这种布线通道数量可能只有一半。如所示，四个对可以布线在一个通 道内，而不是在两个通道的每一个中布线两个对。由于两个接地焊盘 可以耦接到一个接地过孔，因此可以删除多个接地过孔。过孔行间距 Pvn可以是焊盘行间距Pa的两倍。信号对可以沿着行交错。就是说， 相邻信号导体可以属于同一对(例如，过孔1和2可以构成第--对； 过孔3和4可以构成第二对)，并且两个信号对(例如，1、2和3、4) 可以彼此相邻布置，而无需在其间插入接地。图16A和16B示出了一种基底面，其提供了 2.5倍布线密度。尽 管在图16A和16B所示的基底面没有显示分离信号对，应理解信号 对能够被分离。注意图16B所示的布线通道与图15B所示的布线通 道相同。然而，图16B所示的基底面与图15B所示的基底面不同之 处在于图16B所示的线路可以比图15B所示的线路窄。使用更窄的线路增大了在给定宽度的布线通道内的布线密度。更 宽的线路是有利的，因为插入损耗随线路宽度增大而减小。线路可以
具有在约100-30(Him范围中的宽度，优选的在大约100-200nm的范围内。在图16B所示的实例中，五对线路可以布线在相邻过孔列之间。 在具有四列的导体实例中，其中每一列有五个信号对，在布线密度上 增加25°/。(即，每四个有一对额外的布线线路)意味者只需要两个板 层，而不是三个。如上所述，减少板层数量有助于减小电容量，从而 增大阻抗。减少板层数量还可以减小或消除过孔的背面钻孔的需要。根据本发明，在图14B、 15B和16B所示的任何过孔排列都可以 根据图17 — 21所示的实施例来修改，以改善连接器/基板系统的布线 密度和电性能。图17示出了一种连接器基底面的局部视图，其包括第一对信号 导体过孔S和S2，及第二对信号导体过孔S3和S4。过孔S'和&可 以构成第一差动信号对，信号导体过孔&和S4可以构成第二差动信 号对。如所示，过孔可以布置在线性排列中。在信号导体过孔S,和S2之间的间距Ej及在信号导体过孔&和S4之间的间距E3每一个都可以小于在信号导体过孔S2和S3之间的间距Es。同样的，在信号导体过孔S,和接地导体过孔G,之间的间距E， 及在信号导体过孔S4和接地导体G2之间的间距E4可以小于间距E2。 通常，间距E、 E,、 &和E4可以彼此相同或不同。可以选择实际距 离E、 E,、 E2、 E3和E4，以通过更佳的阻抗匹配和串扰减小来实现预 期的布线密度，同时优化信号传输性能。图18示出了一种连接器基底面的可选实施例的局部视图，其包 括两个接地导体过孔G,和G"及四个信号导体过孔S,、 S2、 S3和S4。 如图18所示，信号导体过孔Sj、 S2、 S3和S4可以沿中心线C彼此相 对交错，过孔沿着中心线布置。就是说，例如，信号导体过孔S,和 S3可以在第一方向上相对于中心线C偏移距离BP信号导体过孔S2和S4可以在与第一方向相反的方向上相对于中心线C偏移距离B2。偏移量B,可以与偏移量B2相同或不同。如所示，接地导体过孔G, 和G2可以位于中心线C之上。因此，信号导体过孔S,、 S2、 S3和S4 可以被以这样一种方式来彼此相对交错使其相对于分别与信号导体
过孔S,和S4相邻的接地导体过孔G,和02对称。可以选择实际距离 B,和B2，以通过更佳的阻抗匹配和串扰减小来实现预期的布线密度， 同时优化信号传输性能。通常，间距F、 F,、 F2、 F3和F4可以彼此相同或不同。可以选择 实际间距F、 F,、 F2、 F3和F4以通过更佳的阻抗匹配和串扰减小来实 现预期的布线密度，同时优化信号传输性能。还期望距离F、 F,、 F2、 F3和F4之和可以小于图17所示的距离E、 E,、 E2、 E3和E4之和，以 对于相同的连接器引线排列实现相同的电性能。图19示出了一种连接器基底面的示范实施例的局部视图，其包括两个接地导体过孔G,和G2，及四个信号导体过孔S,、 S2、S3和^。如图19所示，信号导体过孔S,、 S2、 S3和S4可以沿中心线C彼此相 对交错，过孔沿着中心线布置。就是说，例如，信号导体过孔S,和 S3可以在第一方向上相对于中心线C偏移距离B,，信号导体过孔S2 和S4可以在与第一方向相反的方向上相对于中心线C偏移距离B2。 偏移量B,可以与偏移量B2相同或不同。接地导体过孔Gi和G2也可以相对于中心线C偏移。接地导体G, 可以相对于中心线C偏移距离B3，且可以与信号导体过孔&和S4偏移方向相同。接地导体G2可以相对于中心线C偏移距离B4，且可以与信号导体过孔S,和S3偏移方向相同。通常，偏离量B,、 B2、 B3和B4可以彼此相同或不同。如所示，过孔可以被以这样一种方式 来彼此相对交错使其相对于中心线C对称。可以选择实际距离B,、 B2、 B3和B4，以通过更佳的阻抗匹配和串扰减小来实现预期的布线 密度，同时优化信号传输性能。通常，间距H、 H,、 H2、 H3和Ht可以彼此相同或不同。可以选 择实际距离H、 H,、 H2、 H3和H4，以通过更佳的阻抗匹配和串扰减 小来实现预期的布线密度，同时优化信号传输性能。还期望距离H、H, 、 H2、 H3和H4之和会小于图19所示的距离F、 F2、 Fs和F4 之和，以对于相同的连接器引线排列实现相同的电性能。图20示出了一种连接器基底面的局部视图，包括多个焊盘P， 其排列为与要被基板容纳的电连接器引线的末端部分(未示出)的排
列相对应。基板还可以包括排列在两对列单元中的多个过孔v。如所 示，每个列单元都可以包括两对信号导体过孔s，和两个接地导体过孔G。每个过孔V都电连接到各自的焊盘P。过孔V可以相对于过 孔列中心线C偏移，如结合图19的说明。如图20所示，与在列内的相邻过孔或对之间的间距相比，在相 邻列单元之间的间距可以较大。因此，由于其允许将额外的线路Tv 布置在相邻列单元之间，因此图20所示的连接器基底面可以改善布 线密度。图21示出一种连接器基底面的示范实施例的局部视图，其包括 两个接地导体过孔G,和G2，及四个信号导体过孔S,、 S2、 S3和S4。 如图21所示，信号导体过孔S,、 S2、 S3和S4可以相对于中心线C交 错，过孔沿着中心线C布置。就是说，例如信号导体过孔S,和S2可 以在第一方向上相对于中心线C偏移距离B,，信号导体过孔SJ口 S4 可以在与第一方向相反的方向上相对于中心线C偏移距离B2。偏移 量B,可以与偏移量B2相同或不同。如所示，接地导体过孔G,、 G2 可以位于中心线C上。因此，信号导体过孔S,、 S2、 S3和S4可以被 以这样一种方式来彼此相对偏移使其相对于接地导体过孔对称。通常，间距I、 I,、 13和14可以彼此相同或不同。在信号导体S,与接地导体G2之间的间距l4可以大于任一间距I、 I,、 12和13。可以选择实际距离I、 I,、 12、 13和14，以通过更佳的阻抗匹配和串扰减小 来实现预期的布线密度，同时优化信号传输性能。图22A和22B示出了典型现有技术的基底面，其中，过孔排列 与焊盘排列相同。就是说，例如过孔V可以排列为行和列，正如将 SMT焊盘P排列为行和列一样。此外，过孔排列的行间距Pvr和列 间距Pvc可以与焊盘排列的行间距PR和列间距Pc相同。如所示，相 邻过孔列没有被彼此相对交错。图23A和23B示出了如图22A和22B所示的基底面，但通过将 特定信号对重新定向到不同的过孔而进行了修改。如图23B所示， 布线可以与图22B所示的相同，但线路可以发送不同的信号。在图 23C所示的基底面中，可以使线路足够窄，以使得两对线路可以在相邻列之间的布线通道中布线，而不是如图22B和23B所示的只有一 对。图24A和24B示出了--个基底面，其提供双倍密度的布线，其 中相邻信号对已经被分离到不同的过孔列中。如所示，过孔列口j以是 焊盘列的两倍。过孔行间距PvK可以与焊盘行间距Pr相同，过孔列 间距Pvc可以是焊盘列间距Pc;的一半。因此，尽管在相邻过孔列之 间的布线通道可以只有一半宽，但可以有两倍数量的这种布线通道。 因此，可以在每条通道内布线一对线路T，而不是在数量上是一半的 每条通道内布线两对。因此，布线密度没有变化。然而，将这些对分 离得更远有助于改善信号完整性。可选的，该结构可以被视为将一个 或多个过孔行相对于相邻行偏移。如图24B所示，例如左数第四个 过孔行被从左数第三行偏移了焊盘列间距Pc的一半。图25A和25B示出了一种基底面，其提供1.5倍的布线密度。如 所示，第一过孔列(例如，图25B所示最上面的过孔列)可以与第 二过孔列(例如，从上数第二个过孔列)分开第一过孔列间距Pv,。 第二过孔列可以沿列延伸的方向相对于第一过孔列偏移距离Ov。第 二过孔列可以与第三过孔列(例如，从上数第三个过孔列)分开第二 过孔列间距PV2，其大于第一过孔列间距PV1。这样，可以在第一过 孔列与第二过孔列之间形成第一条相对较窄的布线通道(具有列间距 PV1)，并可以在第二过孔列与第三过孔列之间形成第二条相对较宽的 布线通道(具有列间距PV2)。可以沿着第一布线通道布线一对线路T。 可以沿着第二布线通道布线两对线路T。这样，该排列提供了两条相 邻的布线通道，其结合起来为三对线路提供布线空间。图26A和26B示出了一种基底面，其提供1.5倍的布线密度。如 所示，第一过孔列(例如，图26B所示最上面的过孔列)可以与第 二过孔列(例如，从上数第二个过孔列)分开第一过孔列间距Pv,。 第二过孔列可以相对于第一过孔列偏移距离0v。第二过孔列可以与 第三过孔列(例如，从上数第三个过孔列)分开第二过孔列间距PV2， 其大于第一过孔列间距Pv,。这样，如图26B所示，可以在第二和第 三过孔列之间形成布线通道，其宽度足够三对线路的布线。因此，替
换每一条都能够布线一对线路的两条布线通道，该排列提供单一的布 线通道，其能够布线三对线路。图27A和27B示出了一种基底面，其提供了弯曲的布线。如所 示，第一过孔列(例如，图27B所示最上面的过孔列)可以与第二 过孔列(例如，从上数第二个过孔列)分开第一过孔列间距PVI。第 一过孔行(例如，图27B所示的最左边的过孔行)可以相对于第二 过孔行(例如，从左数第二个过孔行)偏移一个距离，如所示，该距 离可以与过孔列间距Pv,相同。第二过孔列可以与第三过孔列(例如， 从上数第三个过孔列)分开第二过孔列间距PV2，其大于第一过孔列 间距Pv,。相邻行可以交错。就是说，第一行可以相对于相邻行偏移 距离O。如所示，每个第三行被偏移。这样，如图27B所示，可以在 第二和第三过孔列之间形成弯曲的布线通道。可以沿弯曲的布线通道 布置一条或多条弯曲的线路T。图28A和28B示出了一种基底面，其提供了双倍密度的布线。 如所示，与构成第一焊盘列(例如，图28A所示最上面的焊盘列) 的SMT焊盘P相关联的过孔V，及与构成与第一焊盘列相邻的第二 焊盘列(例如，从上数第二个焊盘列)的焊盘P相关联的过孔V可 以排列在单一过孔列中，其可以布置在第一和第二焊盘列之间。因此， 没有过孔需要布置在第二焊盘列和与第二焊盘列相邻的第三焊盘列 之间。如所示，焊盘列可以分开距离Pc。焊盘行可以分开距离PR。过 孔列可以分开距离Pvc，其可以近似为焊盘列间距Pc的两倍。过孔行 可以分开距离Pvn，其可以近似为焊盘行间距PR的一半。因此，如图 28B所示，可以在第二和第三过孔列之间形成布线通道，其宽度足够 四对线路的布线。因此，替代每一条能够布线一对线路的两条布线通 道，可以提供能够布线四对线路的单一布线通道。如图28B所示，注意到每隔两对信号导体过孔可以删除一个接 地过孔。这样，该排列提供了在相邻过孔单元之间的(在此每一个过 孔单元包括一个接地导体过孔和两对相邻的信号导体过孔)布线通道。如所示，相邻过孔单元可以分开距离PVR2，其可以约为过孔行间距PVR的两倍。如图28C所示，可以使得线路T足够窄，以使得可以在相邻过 孔列之间的布线通道中布线五对线路T，而不是如图28B所示的只有 四对。这样，可以实现2.5倍的布线密度。图29A和29B示出了连接器基底面的实例，其中，焊盘Ps、 Pc 排列为多个行，过孔Vs、 Vc耦接到焊盘Ps、 Pc，并排列为多个列。 示出了两行焊盘Ps、 Pc3，每一行都是信号一信号一接地结构。阴影 线圆圈表示接地焊盘P。开孔的圆圈表示信号焊盘Ps。 一行的信号 焊盘Ps可以与相邻行的信号焊盘Ps对齐(即，在相同列中)，但例如 也可以偏移一个位置位移。同样， 一行的接地焊盘Pc可以与另一行 接地焊盘Pc对齐。这样， 一行的信号和接地焊盘Ps、 Pc可以分别与 另一行的信号和接地焊盘Ps、 Pc垂直对齐。每个焊盘Ps、 P(3都可以通过线路T耦接到相应的过孔Vs、 Vc。 过孔Vs、 Vc可以垂直排列，即排列成列。过孔Vs、 Vc可以位于在 两行焊盘Ps、Pc之间的内部区域IA中和/或可以位于外部区域OA中， 外部区域OA是在与内部区域IA相对的一侧与一行相邻的区域。过 孔列可以跨过这两个焊盘行延伸，并包含与在这两行中的焊盘相关联 的过孔。与焊盘相关联的过孔优选的排列为多个并排的、通常是平行 的列。每一列的过孔Vs、 Vc都可以是信号一信号一接地结构。画上 阴影线的过孔表示接地过孔Vc，没有画阴影线的过孔表示信号过孔 Vs。过孔Vs、 Vc的相邻列可以交错，以使得在一列中的每个接地过 孔Vc都与相邻列中的信号过孔Vs相邻。这样，每一列过孔Vs、 Vc 都可以是信号一信号一接地结构，但是接地过孔Vc可以相对于相邻 列中的接地过孔Vcj交错。线路T因此可以以这样一种方式布线将 列中交错的接地过孔Ve耦接到行中未交错的接地焊盘Pc。图29的 线路结构可以由两行未交错的焊盘Ps、 Pc产生四列交错的过孔Vs、 Vc。这导致了在过孔垂直列之间布线空间的增加。可以理解，也可 以为单端信号传输来设计本发明的实施例，可以相应地调整焊盘和过 孔的排列。应注意，图29的过孔结构显示了在跨过四列交错的过孔Vs、 Vc 的对角线上以线性排列的接地过孔Vc的排列。这个对角线排列以虚 线g来表示。在接地过孔Vc的每个对角线线性排列之间可以是信号 过孔Vs的对角线行。信号过孔Vs的对角线排列以虚线sl和s2来表 示。然而，应理解，可以设计替换排列，来提供接地过孔Vc相对于 相邻过孔列的交错。
过孔Vs和V(3在图29中示为线性排列为多个列，并且信号过孔 和接地过孔构成各个信号一信号一接地单元，其沿着列方向彼此等距 隔开。然而，对于希望得到的线路布线和电特性，可以根据前述实施 例来布置过孔的间隔和相对位置。例如，过孔之间的相对间隔可以如 在图2B所示的，在信号过孔之间的距离小于在接地过孔与下一个相 邻信号过孔之间的距离。类似的，过孔能够如图3B或4B所示的来 排列，信号过孔相对于列中心线横向偏移。
在可选实施例中，焊盘Ps、 Pc3可以与电镀通孔列相耦接，在此， 电镀通孔具有与过孔Vs、 Ve的结构相似的交错结构。可选的，信号 焊盘Ps可以耦接到信号过孔Vs，接地焊盘Pc可以耦接到接地电镀通 孔，且反之亦然。图29B示出了这样一种焊盘排列，例如其可以适于SMT边缘插 卡应用。在所示实施例中，焊盘的排列理论上适合于差动对边缘插 卡连接器。传送差动信号的两个连接器端可以端接到相邻焊盘Ps， 这些焊盘对通过接地焊盘Pe与相邻悍盘对隔开。
图30A示出了两对信号导体过孔S，在这些对之间布置了接地过 孔Gs。这些对可以是差动信号对。过孔沿中心线C排列为线性阵列。 各个过孔开孔可以为近似相同的尺寸。图31B示出了两对信号导体 过孔S，在这些对之间布置了相对较大的接地过孔GL。如图30B所 示，接地过孔开孔可以大于任何信号过孔开孔。
图31A示出了两对信号导体过孔S，在这些对之间布置了接地过 孑LGs。这些对可以是差动信号对。过孔排列为两个相邻列，并以距 离Pvc隔开。这些列彼此以距离Ov相对偏移。如图31A所示，每 个过孔开孔可以为近似相同的尺寸。图31B示出了两对信号导体过 孔S，在这些对之间布置了相对较大的接地过孔如图31B所示， 接地过孔开孔可以大于任何信号过孔开孔。
接地过孔开孔越大，在信号导体过孔之间的串扰就越小。图32A 和32B为各种接地过孔开孔尺寸分别提供了差动阻抗与串扰的曲线 图实例。数据是为具有约0.5mm直径的信号过孔开孔、及约0.5、 0.9和1.3mm直径的接地过孔开孔的基底面而收集的。由图32A可 见，差动阻抗(即，在构成差动信号对的信号过孔之间的阻抗)相 对而言不受接地过孔开孔尺寸变化的影响。能够由图32B可见，随 着接地过孔开孔直径的增加，串扰性能显著改善。
这样，就描述了用于SMT底板和边缘插卡应用的基底面定义的 几个实施例。应理解，前述实施例仅是为了解释的目的而提供的， 决不是被解释为本发明的限制。例如，尽管结合包括接地导体过孔 和信号导体过孔的过孔排列而描述了前述示范实施例，但可以预期 到，根据本发明的原理，可以为仅具有信号触头的连接器设计适合 的排列。类似的，尽管结合包括差动信号对的过孔排列描述了前述 示范实施例，但可以预期到，根据本发明的原理，可以为仅具有单 端信号导体的连接器，以及为具有差动信号对和单端信号导体组合 的连接器设计适合的排列。另外，应理解可以单独使用上述概念， 或者与上述任意另一概念相组合来使用。
权利要求
1、一种用于容纳电组件的电路板，所述电路板包括基板；第一和第二导电焊盘(P)，布置在所述基板的表面上，以及第一和第二信号过孔(S1、S2)，延伸到所述基板中，其中，(i)所述第一信号过孔(S1)电连接到所述第一焊盘(P)，(ii)所述第二信号过孔(S2)电连接到所述第二焊盘(P)，(iii)所述多个焊盘(P)彼此相对地布置在信号焊盘排列中，以及(iv)所述多个过孔(S1、S2)彼此相对地布置在信号过孔排列中，所述信号过孔排列与所述信号焊盘排列不同，并且所提供的布置在所述基板上的导电线路(T)的布线密度大于在所述信号过孔排列与所述信号焊盘排列相同的情况下所述电路板将会具有的布线密度。
2、 如权利要求1所述的电路板，还包括 第三导电焊盘(P)，布置在所述基板的表面上，以及 接地(G)过孔，延伸穿过所述基板，其中，(i)所述接地过孔(G)电连接到所述第三焊盘(P)， (ii) 所述信号和接地焊盘(P)彼此相对地布置在单元焊盘排列中，以及(iii) 所述信号和接地过孔(S,、 S2、 G)彼此相对地布置在单元过 孔排列中，所述单元过孔排列与所述单元焊盘排列不同。
3、 一种用于容纳电组件的电路板，所述电路板包括 基板；第一和第二导电焊盘(P)，布置在所述基板的表面上，以及第一和第二信号过孔(S,、 S2)，延伸到所述基板中，其中，(i)所述第一信号过孔(S,)电连接到所述第一焊盘(P)，(ii)所述第二信号过孔(S2)电连接到所述第二焊盘(P)， (iii)所 述多个焊盘(P)彼此相对地布置在焊盘排列中，(iv)所述多个过孔(S,、 S2)彼此相对地布置在过孔排列中，所述过孔排列与所述焊盘 排列不同，以及(V)所述电路板所具有的层数小于在所述信号过孔 排列与所述信号焊盘排列相同的情况下所述电路板将会具有的层数。
4、 一种用于容纳电组件的电路板，所述电路板包括 基板；第一和第二导电焊盘(P)，布置在所述基板的表面上，以及 第一和第二信号过孔(S,、 S2)，延伸到所述基板中， 其中，(i)所述第一信号过孔(S,)电连接到所述第一焊盘(P)， (ii)所述第二信号过孔(S2)电连接到所述第二焊盘(P)， (iii)所 述多个焊盘(P)彼此相对地布置在焊盘排列中，以及(iv)所述多 个过孔(S,、 S2)彼此相对地布置在过孔排列中，所述过孔排列与所 述焊盘排列不同，以及(v)所述电路板所具有的电容小于在所述信 号过孔排列与所述信号焊盘排列相同的情况下所述电路板将会具有 的电容。
5、 一种用于容纳电组件的电路板，所述电路板包括 基板；第一和第二导电焊盘(P)，布置在所述基板的表面上，以及第一和第二信号过孔(S,、 S2),延伸到所述基板中，其中，(i)所述第一信号过孔(S,)电连接到所述第一焊盘(P)，(ii)所述第二信号过孔(s2)电连接到所述第二焊盘(p), (m)所述多个焊盘(P)彼此相对地布置在焊盘排列中，以及(iv)所述多 个过孔(S、S2)彼此相对地布置在过孔排列中，所述过孔排列与所 述焊盘排列不同，并在所述组件与所述电路板之间提供预定程度的阻 抗匹配。
6、 一种用于容纳电组件的电路板，所述电路板包括 基板；第一信号过孔(S)，延伸到所述基板中； 第二信号过孔(S)，延伸到所述基板中；以及 接地过孔(Gl)，延伸到所述基板中，其中，(i)所述接地过孔G!^与所述第一和第二信号过孔(S)中 至少一个相邻，(ii)每个所述信号过孔(S)都具有各自的信号过孔 开孔直径，(iii)所述接地过孔GL具有接地过孔开孔直径，以及(iv) 所述接地过孔开孔直径大于任一所述信号过孔开孔直径。
7、 如权利要求6所述的电路板，其中，相对于所述信号过孔开 孔直径来选择所述接地过孔开孔直径，以改善在所述多个信号过孔(S)之间的串扰。
8、 如权利要求6所述的电路板，其中，所述多个信号过孔(S) 与所述接地过孔(GJ排列在线性阵列中，并且所述接地过孔(GJ 位于所述第一信号过孔(S)与所述第二信号过孔(S)之间。
9、 如权利要求6所述的电路板，其中，所述第一信号过孔(S) 是延伸到所述基板中的多个信号过孔(S)的第一差动信号对中的一 个，所述第二信号过孔(S)是延伸到所述基板中的多个信号过孔(S) 的第二差动信号对中的一个。
10、 如权利要求9所述的电路板，其中，相对于所述信号过孔开 孔直径来选择所述接地过孔开孔直径，以改善在所述差动信号对之间 的串扰。
11、 如权利要求9所述的电路板，其中，(i)所述第一差动信号 对包括所述第一信号过孔(S)和第三信号过孔(S)， (ii)所述第二 差动信号对包括所述第二信号过孔(S)和第四信号过孔(S)， (iii) 所述第一和第二信号过孔(S)布置在第一线性阵列中，(iv)所述第 三和第四信号过孔(S)布置在第二线性阵列中，所述第二线性阵列 与所述第一线性阵列以间距(Pvc)分开，以及(v)所述接地过孔(Gl) 位于所述第一差动信号对与所述第二差动信号对之间。
12、 如权利要求11所述的电路板，其中，所述第二线性阵列在 沿着所述矩阵延伸的方向上相对于所述第一线性阵列偏移。
13、 一种用于容纳电组件的电路板，所述电路板包括 基板，具有表面；第一和第二导电焊盘(P)，布置在所述基板的表面上，所述焊盘构成差动信号对；以及第一和第二导电信号过孔(S,、 S2)，延伸穿过所述基板， 其中，(i)所述第一信号过孔(S,)电连接到所述第一焊盘(P)， (ii)所述第二信号过孔(S2)电连接到所述第二焊盘(P)， (iii)所述多个焊盘(P)彼此相对地布置在信号焊盘排列中，以及(iv)所述多个过孔(s,、 s2)彼此相对地布置在信号过孔排列中，所述信号过孔排列与所述信号焊盘排列不同，并且所提供的布置在所述基板上的导电线路(T)的布线密度大于在所述信号过孔排列与所述信号焊 盘排列相同的情况下所述电路板将会具有的布线密度。
14、 如权利要求13所述的电路板，其中，(i)所述电组件具有 导电引线末端部分的引线排列，以及(ii)所述多个焊盘(P)布置在 与所述引线排列相对应的焊盘排列中。
15、 如权利要求13所述的电路板，其中，所述过孔排列提供布 置在所述基板上的导电线路(T)的预期布线密度。
16、 如权利要求15所述的电路板，其中，所述过孔排列提供布 置在所述基板上的导电线路(TH)的预期水平布线密度。
17、 如权利要求15所述的电路板，其中，所述过孔排列提供布 置在所述基板上的导电线路(TV)的预期垂直布线密度。
18、 如权利要求15所述的电路板，其中，所述组件包括至少两 个信号导电引线，并且其中，所述过孔排列将在多个信号导电过孔(S) 之间的串扰限制到预期程度。
19、 如权利要求13所述的电路板，其中，所述过孔排列提供所 述组件的阻抗与所述电路板的阻抗的预期匹配。
20、 如权利要求15所述的电路板，其中，布线通道密度以线路 宽度为基础。
21、 如权利要求15所述的电路板，其中，布线通道密度以线路 (T)的数量为基础。
全文摘要
公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法，基板是诸如印刷电路板之类的，例如，其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度，同时限制串扰，并在组件与基板之间提供匹配的阻抗。可以改变过孔排列，以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数，有助于减小电容，并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此，可以改变过孔排列，以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列，以限制在相邻信号导体中的串扰。因此，可以定义过孔排列，以平衡系统的阻抗、串扰和布线密度要求。
文档编号H01R12/51GK101112135SQ200580047301
公开日2008年1月23日 申请日期2005年11月28日 优先权日2004年11月29日
发明者D·莫利昂, J·德格斯特, S·H·J·塞尔屈, W·海伊维特 申请人:Fci公司