非挥发性存储器器件结构的制作方法

专利名称：非挥发性存储器器件结构的制作方法
技术领域：
本发明属于半导体集成电路器件设计及制造技术领域，尤其是提供一种改进的非挥发存储器的设计。
背景技术：
非挥发性存储器是能实现断电保存信息的一种半导体存储器件。非挥发性存储器在当前的电子产品中有着广泛的应用，如手机、个人电子助理(PDA)、IC卡等。半导体器件尺寸不断地缩小，使得集成电路的设计朝着片上系统集成(SOC)的方向发展，而实现SOC的一个关键技术就是低功耗、高密度、存取速度快的片上存储器的集成。非挥发性存储器无需持续供电的特性使它成为未来SOC大规模片上集成存储器的天然候选。现在主流的非挥发性存储器大致分为两类，一类是浮栅式非挥发存储器，另一类是浮置陷阱式非挥发性存储器。
浮栅式存储器技术已经发展得比较成熟，是目前市场上的主流非挥发性存储器。传统的浮栅式存储器包含一个隧穿层，一个浮栅电极，一个阻挡绝缘介质层以及控制栅，这几层由下至上依次叠置在硅衬底之上。在控制栅的作用下，衬底电荷可以隧穿或热电子发射的方式注入并保存在浮栅之中，使浮栅中有电子的单元与浮栅中没有电子的单元之间的阈值发生偏差，于是存储器单元能被区分成0或1两种状态。浮栅式存储器虽然商业实用化程度已非常高，但自身结构的特点限制了其集程度进一步提高的空间。这种存储器中，电荷以自由电子的状态存储在浮栅里，因此它的隧穿氧化层不能太薄，否则即使是隧穿层内偶然形成的单一导电通道也能导致存储电荷丢失。隧穿氧化层无法做薄，器件尺寸则无法进一步按比缩小，工作电压亦无法降到满意的程度。
另一类正受人瞩目的非挥发性存储器是浮置陷阱式非挥发性存储器。典型的浮置陷阱式存储器如SONOS(polySilicon-Oxide-Nitride-Oxide-Silicon)通常由位于硅衬底之上的几层栅介质以及栅电极构成，至下而上分别称作隧穿层，电荷存储层，阻挡层和栅电极。与浮栅式存储器不同，浮置陷阱式存储器的电荷存储在电荷存储层内相互分离的陷阱态能级之中，这种存储方式允许器件的隧穿层比较薄(一般小于3nm)，使得电荷的写入和擦除能在器件的整个沟道区进行，令器件在降低工作电压的同时保持高速度的存取性能成为可能。浮置陷阱式存储器较之于浮栅式存储器的另一个优点是工艺步骤更加简化，形成隧穿层-电荷存储层-阻挡层-栅电极的栅结构最少只须一次光刻即可完成。
图1是一个典型的SONOS存储器单元剖面图。30是衬底5之上的形成的隔离区，隔离区之间是有源区。隧穿层10，电荷存储层15，阻挡层20以及栅电极25依次形成于有源区之上。35是有源区内的重掺杂源区或漏区。隧穿层10由热氧化衬底形成，电荷存储层15由氮化硅构成，阻挡层20和栅电极25分别由CVD氧化硅和多晶硅形成。
图2是SONOS存储器的写入原理示意图。当足够大的正电压加在栅电极25上，衬底内的电子将在电场的作用下通过路径A隧穿进入氮化硅的导带，进而跃迁至氮化硅体内的陷阱态能级上，完成信息的写入过程。擦除的过程与写入是类似的，所不同的只是在足够大的负栅压下价带空穴替代导带了电子的地位，而电荷存储层电子的回迁在粗略估算的时候可忽略。鉴于此故以下所有有关擦写速度的讨论将只涉及写入的过程，其结果对擦除过程都是适用的。图3是无外加偏压时SONOS存储电子的能带图。存储于电荷存储层的电子在自建场的作用下会逐渐丢失。之前的研究结果表明，存储于SONOS单元中的电子丢失的途径主要有两条，其一是由氮化硅陷阱直接隧穿至硅衬底的路径B1，其二是由氮化硅陷阱激发至氮化硅导带的电子在自建场的作用下漂移至隧穿氧化层10和电荷存储层15的界面，然后再隧穿回衬底的路径C1。由此可知，隧穿氧化层10的厚度是决定SONOS器件工作性能的关键。该层越薄，相应SONOS器件的擦写速度越快，但同时数据的保存时间也会下降。
为了获得更快的速度或更低的编程/擦除电压，SONOS器件的隧穿氧化层必须不断减薄。但是当隧穿氧化层厚度小于2nm的时候，传统SONOS器件已基本无法满足ITRS(International Technology Roadmap for Semiconductors)对非挥发性存储器所要求的至少10年的断电数据保存时间。
工作性能和数据保存时间的这种矛盾使得传统的SONOS存储器的实用价值还相当有限。目前的SONOS存储器主要应用于一些浮栅式存储器无法工作的恶劣环境，如辐射剂量高的地外空间等场所。为了制造出性能更好的非挥发性存储器，还需要在当前器件结构上做出改进。

发明内容
有鉴于此，本发明致力于提供一种非挥发性存储器器件结构，该非挥发性存储器器件结构可以通过减薄隧穿氧化层提高存储器的性能和集成度。
本发明的上述目的是通过如下的技术方案予以实现的一种非挥发性存储器器件结构，包括(1)衬底；
(2)位于衬底之上设有隧穿氧化层，厚度为10-50；(3)位于隧穿氧化层之上设有衬底阻挡层，该层由禁带宽度介于3eV至6eV，体内陷阱态密度小的材料构成，该层厚度为20-100；(4)位于衬底阻挡层之上设有陷阱电荷存储层，该层采用体内陷阱态密度较大的绝缘材料，该层厚度为20-100；(5)位于陷阱电荷存储层之上设有栅阻挡层，该层厚度为40-100；(6)位于栅阻挡层之上设有栅电极。
衬底阻挡层采用富氮的SiNx，SiON，或Hf基、Ti基、Zr基、La基、Al基氧化物等材料。
陷阱电荷存储层采用富硅的SiNx，TiAlOx，高缺陷态的Ta2O5，高缺陷态的HfO2，高缺陷态的TiO2等材料。
栅阻挡层采用三氧化二铝、氮氧化硅或二氧化硅材料。
参考图4，135是在衬底105之上的形成的隔离区，隔离区之间是有源区。隧穿层110，衬底阻挡层115，陷阱电荷存储层120，栅阻挡层125以及栅电极130依次形成于有源区之上。140是有源区内的重掺杂源区或漏区。
本发明具有改进存储器的性能和集成度的特点，原理如下图5是本发明器件结构在写入过程中的能带示意图。对比图2可知，本发明器件的写入过程与传统SONOS是类似的。在本发明器件中，电子通过路径A隧穿进入衬底阻挡层导带，之后在电场的作用下漂移进入陷阱电荷存储层。可见不管是传统SONOS和还是本发明器件，决定写入速度的关键都在隧穿氧化层的厚度。因此隧穿氧化层的厚度越薄，衬底电子就越容易在外加电场的作用下隧穿进入电荷存储层，存储器的写入速度也就越快。但是隧穿氧化层的厚度不能无限减薄，过薄的隧穿氧化层会导致数据的保存时间变短，以至无法满足非挥发性存储器的要求。传统SONOS的隧穿氧化层厚度的极限一般在23以上。本发明的器件较之传统SONOS的主要优点就在于它允许使用更薄的隧穿氧化层，从而能够在相同的编程/擦除电压以及不牺牲电荷保存时间的前提下实现更快的写入速度/擦除速度，即拥有更好的“擦写速度-存储时间折衷性能”。
图6是本发明器件处于保存状态的能带图，此时无外加电场。若忽略由衬底105注入的空穴和越过栅阻挡层125流失的电子(栅阻挡层足够厚)，并且假设隧穿氧化层110和衬底阻挡层115的禁带内无陷阱态能级，则储存的电子逸出的路径主要为B2和C2。
在室温条件下可以进一步忽略由C2路径逸出的电子。传统SONOS中电子分散存储在电荷存储层15当中，阻止其中的电子从硅衬底逃逸的阻挡层为隧穿氧化层加上一部分电荷存储层；而本发明器件中的电子存储在衬底阻挡层115之上的陷阱电荷存储层当中，阻止其中的电子从硅衬底逃逸的阻挡层为隧穿氧化层加上全部衬底阻挡层以及部分陷阱电荷存储层。若图3中的电荷存储层15与图6中的衬底阻挡层115物理厚度、介电常数相等，则本发明器件中电子逸出的所需要经过的隧穿路径B2将比传统SONOS电子选出的所需要经过的隧穿路径B1长。
存储于SONOS中电子的隧穿几率近似公式为 其中mox*是电子在氧化硅中的有效质量，q是电子电量，ETO是隧穿介质内的电场强度，xTO是隧穿介质的厚度，φ是隧穿面临的势垒高度。(1)式虽不能准确计算出类SONOS器件所存储的电子隧穿返回衬底的几率，但可以用作定性比较。(1)式表明在各层隧穿介质内的电场相同且电子有效质量相等的情况下，隧穿几率将随隧穿势垒的升高或隧穿路径长度的增加显著下降。由上文的讨论已知本发明器件所存储的电子逃逸至衬底所经历的隧穿路径更长，因此只要选择适当的衬底阻挡层115和陷阱电荷存储层120的材料使得电子在陷阱电荷存储层里所面临的势垒(图6中的Φ2)足够高(一般大于1eV即可)，就可以使得本发明器件在保证足够的数据保存时间的前提下实现比传统SONOS器件更快的擦写速度。
若工作温度较高，需要考虑到由路径C1和C2选出的电子。决定电子从C1和C2逸出速度的主要过程是热激发。存储的电子若获得了足够的能量从电荷存储层陷阱激发至导带(对应传统SONOS器件的Φ1，见图3)，或从陷阱电荷存储层陷阱激发至衬底阻挡层导带(对应本发明器件的Φ2，见图6)，就能够比较容易的回到衬底。在本发明器件结构中，可以通过选择适当的材料使得衬底阻挡层115的导带与陷阱电荷存储层120的陷阱能级之间的能级差大于传统SONOS中氮化硅电子陷阱能级深度，而得到更好的高温工作性能。。


图1为典型的SONOS存储器单元剖面图；图2为SONOS存储器的写入原理示意图；图3为无外加偏压时SONOS存储电子的能带图；图4为本发明非挥发性存储器器件结构剖面图；图5为本发明器件结构在写入过程中的能带示意图；图6为本发明器件处于保存状态的能带图。
具体实施例方式
实施方式一工艺步骤与传统CMOS工艺完全兼容。实施方式一中，隧穿层110由热氧化SiO2形成，厚度为15。衬底阻挡层115选用富氮的SiNx(禁带宽度约5eV)，用CVD方法制备，厚度为30。陷阱电荷存储层120由CVD(Chemical VaporDeposition)方法制备的富硅的SiNx构成，厚度30。栅阻挡层125用CVD SiO2形成，厚度50。栅阻挡层之上的栅电极是常规的多晶硅栅。由上文的讨论可知实施方式一比传统SONOS器件具有更好的擦写速度-存储时间折衷性能。
实施方式二隧穿层110由热氧化SiO2形成，厚度为11。衬底阻挡层115用ALD(Atomic Layer Deposition)方法制备的TiO2(禁带宽度约3.25eV)，厚度为50。类浮栅电荷存储层120由CVD或PVD(Physical Vapor Deposition)方法制备的缺陷态较高的TiO2构成，厚度100。栅阻挡层125用ALD(AtomicLayer Deposition)方法制备的Al2O3构成，厚度40。栅电极采用与Al2O3界面匹配较好的TaN，通常用ALD(Atomic Layer Deposition)方法制备。TiO2的禁带较窄(约3.25eV)，电子能够以更快的速度写入。。
实施方式二侧重于高速应用。
实施方式三隧穿层110由热氧化SiO2形成，厚度为30。衬底阻挡层115用CVD方法制备的HfO2，厚度为20。陷阱电荷存储层120由CVD或PVD方法制备的TiAlOx构成，厚度70。栅阻挡层125用ALD(Atomic Layer Deposition)方法制备的Al2O3构成，厚度100。栅电极采用与Al2O3界面匹配较好的TaN，通常用ALD(Atomic Layer Deposition)方法制备。通过控制Ti与Al含量的比例可以得到禁带宽度小于HfO2的TiAlOx。TiAlOx较高的晶化温度(约950℃)，使它在经过了各项高温工艺步骤之后仍然能够保持非晶状态，有利于增强数据保存特性。。
实施方式三侧重于增强器件可靠性以及数据保存特性。
上述是对于本发明非挥发性存储器器件结构最佳实施例的详细描述，但是很显然，本发明技术领域的研究人员可以根据上述的步骤作出形式和内容方面非实质性的改变而不偏离本发明所实质保护的范围，因此，本发明不局限于上述具体的形式和细节。
权利要求
1.一种非挥发性存储器器件结构，包括(1)衬底；(2)位于衬底之上设有隧穿氧化层，该层厚度为10-50；(3)位于隧穿氧化层之上设有衬底阻挡层，该层由禁带宽度介于3eV至6eV，体内陷阱态密度小的材料构成，该层厚度为20-100；(4)位于衬底阻挡层之上设有陷阱电荷存储层，该层采用体内陷阱态密度较大的绝缘材料，该层厚度为20-100；(5)位于陷阱电荷存储层之上设有栅阻挡层，该层厚度为40-100；(6)位于栅阻挡层之上设有栅电极。
2.如权利要求1所述的非挥发性存储器器件结构，其特征在于衬底阻挡层采用富氮的SiNx、SiON，或Hf基、Ti基、Zr基、La基、Al基氧化物等材料。
3.如权利要求1所述的非挥发性存储器器件结构，其特征在于陷阱电荷存储层采用富硅的SiNx、TiAlOx、高缺陷态的Ta2O5、高缺陷态的HfO2、高缺陷态的TiO2等材料。
4.如权利要求1所述的非挥发性存储器器件结构，其特征在于栅阻挡层采用三氧化二铝、氮氧化硅或二氧化硅材料。
全文摘要
本发明提供一种非挥发性存储器器件结构，属于半导体集成电路器件设计及制造技术领域。该结构包括位于衬底之上隧穿氧化层、位于隧穿氧化层之上的衬底阻挡层、位于衬底阻挡层之上的陷阱电荷存储层、位于陷阱电荷存储层之上的栅阻挡层以及位于最顶层的栅电极，其中衬底阻挡层采用禁带宽度介于3eV至6eV，且体内陷阱态密度小的材料，衬底阻挡层阻挡存储电荷的回迁，但是基本不阻挡衬底电子的写入，增强了数据保存特性，使得该存储器件的总体性能得以显著提升。
文档编号H01L29/40GK1851932SQ20061001176
公开日2006年10月25日 申请日期2006年4月21日 优先权日2006年4月21日
发明者康晋锋, 杨竞峰, 刘晓彦, 张兴, 王新安, 韩汝琦, 王阳元 申请人:北京大学深圳研究生院