专利名称：改善背面研削时产生硅屑沾污的方法
技术领域：
本发明涉及一种改善背面研削时产生硅屑沾污的方法。
技术背景随着半导体芯片尺寸的不断縮小，在后道封装时对硅片厚度的要求也越来越薄，目前封装入智能卡里的芯片厚度只有大约160um左右， 都需要用背面研削将硅片减薄，这已成为非常普遍的方法。做背面研削时需要在硅片的表面贴附保护膜，在背面进行机械研 削时候保护表面不受损伤。如图1所示，进行硅基板背面1研削时， 硅片表面2会贴附保护膜3后被装载到研磨盘5上，研削刀轮6自上向 下对硅片背面进行加工。如图2所示，经光刻后，硅片表面2向下，在 保护膜3和硅片表面2的划片槽4之间容易形成微小间隙。含有硅屑 的研削水很容易沿该间隙渗到硅片的表面形成沾污。尤其在PAD(引线 垫块)上的沾污对即将封装的芯片来说是非常致命的，因为硅屑的存在 很容易造成引线脱落或者是引线和引线PAD(引线垫块)接触不良。为了防止沾污情况，最普遍的方法是在贴附保护膜的时候增加压 力(一般的范围为0. 35Mpa左右)，希望使保护膜上较柔软的胶层可以 更加充分地填充到高低的结构中。出于同样设想，有些厂家建议在贴膜 后不要直接进行研削,而是静置一段。其目的是为了让胶层有足够时间 以自己渗入到细微的缝隙中去，以阻挡研削水的进入。但是以上方法
的作用都有限尤其是对器件的尺寸越来越小的情况，微小尺寸的缝隙 使得胶层材料很难进入。还有一种常用方法会在研削后增加去离子水清冼的工艺，但效果不明显并且可能会对铝的PAD(引线垫块)造成不良 影响。一些领先的膜供应商也纷纷推出了针对此问题的改良膜。其特点 在于使用了更厚的胶层。如Mistui公司ICR0STM 165DBN胶层厚度达 到了 30um，比相同系列的150DBN的15um厚了一倍。在一些测试中 165DBN防渗入性能较以前产品有了很大的改善。可是由于几何尺寸特 别是硅片V-notch的存在等原因，在某些实际的应用中发现即使更厚 的胶层也不能明显改善沾污的发生。而且使用厚胶层也要面临容易有 胶残留的风险。 发明内容本发明所要解决的技术问题是提供一种改善背面研削时产生硅屑 沾污的方法，它可以在不增加成本和工艺步骤的情况下，实现对研削 沾污起到明显改善作用。为了解决以上技术问题，本发明提供了一种改善背面研削时产生 硅屑沾污的方法，它包括改善在研削前的聚酰亚胺光刻工序，即在 聚酰亚胺光刻时，通过精确对准暴光对容易发生硅屑沾污的对准缺口 周围区域不进行曝光，以保留该区域的聚酰亚胺。因为之所以在背面研削时产生硅屑沾污，主要在于划片槽和保护 膜之间产生的微小间隙造成，而在研削时，含有研屑的研削水通过上 述间隙渗入到硅片表面，进而形成坫污，而本发明在光刻时，就是对准缺口周围区域不进行光刻，进而保留了在此区域划片槽内的聚酰亚 胺，这样也就因为在划片槽内填充了聚酰亚胺，这样划片槽和保护膜 之间的微小间隙就不存在了或更小了，这样研削水进入到硅片表面的 可能性就更小了，所以也就从根本上解决了玷污问题。另外，本发明 不需要加厚保护膜，也不要增加额外的工艺步骤，即可实现。
下面结合附图和具体实施方式
对本发明做进一步阐述。图1是目前硅基板背面研削示意图；图2是目前硅基板研削时划片槽断面的示意图；图3是本发明光刻对准区域划分示意图；图4是本发明硅基板研削时划片槽断面的示意图；图5是本发明进行对准光刻定位示意图；图6是图5中A部分的放大示意图。
具体实施方式
如图3所示，在硅片7最周边3-4mm范围内不进行光刻，比较平 整，不易发生沾污。但是由于在对准缺口 9处缺失了一部分硅基板(也 就是在下面的划片槽4，参见附图2)，使研削水可以直接喷到有图形 的区域(亦是高低起伏明显的区域)，渗入到硅片表面2 (参见附图2) 造成沾污。因此在本发明中，光刻时覆盖整枚硅片的光刻板视场分布 (Shot map) 8通常将硅片分为多个区域曝光，将不曝光区域划定在 包含对准缺口 9的特定光刻板视场(Shot, —般包括多个芯片的图形 阵列)10内，形成一道包围对准缺口9的"围墙"区域阻挡研削水 进入硅片的表面。如图4所示，它就是本发明光刻后的划片槽示意图。它和现有技 术的最大差别在于，在保护膜3和硅片表面2的划片槽4之间被聚酰 亚胺层11填满，这样二者产生间隙的可能性就大大降低了。实施例下面通过通过在制造一种EEPROM(Electronic Erasable Programming Read Only Memory,电子可擦除只读存储器)的电路工艺 流程加以说明，聚酰亚胺层和研削相关主要步骤如下PECVD(Pl細a Enhanced Chemical Vapor D印osition等离子增强式化学气相沉积)淀积氮氧化硅一光刻一钝化层刻蚀一聚酰亚胺涂 布一光刻一聚酰亚胺烘烤一背面研削一外观检查。在其中聚酰亚胺光 刻时对容易发生硅屑沾污的对准缺口部分不进行曝光，保留将该区域 聚酰亚胺。如图5所示，此产品聚酰亚胺层光刻板上包含2 X 2个光刻板视 场(Shot),每个光刻板视场尺寸为20. 44mm X 21. 84mm，其中包含98 个(Y方向14行，X方向7列)chip(芯片)。为了减少对有效芯片的影 响，在对覆盖对准缺口区域曝光时，通过调节Mask blade (光刻板切 边)参数，使Shot靠近V-notch侧4. 7mm宽度区域不曝光，其他部分 正常光刻。如图5、 6所示，此Shot光刻时，阴影部分12的Shot正 常曝光，对准缺口区域13不进行曝光，14， 15分别是图5中A部分 放大后曝光和不曝光的芯片区域(可以曝到一个chip的中间位置)，15 可以把对准缺口区域完全包围起来，达到改善硅屑沾污的目的。
该产品应用改善后聚酰亚胺光刻程序后，在随后研削工程发生硅屑沾污率从6.3%下降到0.59%，效果明显。
权利要求
1、一种改善背面研削时产生硅屑沾污的方法，其特征在于，改善在研削前的聚酰亚胺光刻工序，即在聚酰亚胺光刻时，通过精确对准暴光对容易发生硅屑沾污的对准缺口周围区域不进行曝光，以保留该区域的聚酰亚胺。
2、 如权利要求1所述的改善背面研削时产生硅屑沾污的方法， 其特征在于，所述的对准缺口周围区域是指以对准缺口为中心左右 0mm-60ram，及从对准缺口开始向硅片中心延伸3mm-10mm的区域范围。
3、 如权利要求1所述的改善背面研削时产生硅屑沾污的方法， 其特征在于，所述精确对准暴光可以采用调节光刻板切边的参数实 现。
全文摘要
本发明公开了一种改善背面研削时产生硅屑沾污的方法，它可以在不增加成本和工艺步骤的情况下，实现对研削沾污起到明显改善作用。它包括改善在研削前的聚酰亚胺光刻工序，即在聚酰亚胺光刻时，通过精确对准曝光对容易发生硅屑沾污的对准缺口周围区域不进行曝光，以保留该区域的聚酰亚胺。
文档编号H01L21/00GK101131544SQ20061003039
公开日2008年2月27日 申请日期2006年8月25日 优先权日2006年8月25日
发明者仓凌盛, 施灵峰 申请人:上海华虹Nec电子有限公司