专利名称：半导体存储器之电容器结构的制备方法
技术领域：
本发明涉及一种半导体存储器之电容器结构的制备方法，特别涉及一种可应用于高集成度工艺之电容器结构的制备方法。
背景技术：
动态随机存取存储器之存储单元由金属氧化物场效晶体管与电容器构成，其中该晶体管之源极电连接于该电容器之下电极。电容器可分为堆叠式和深沟渠式两种形态。堆叠式电容器直接在硅基板表面形成电容器，而深沟渠式电容器则是在硅基板内部形成电容器。
图1及图2例示一种公知之堆叠式电容器22之制备方法，揭示于美国专利US 5,895,250。该堆叠式电容器22之制备方法主要是在基板10上先形成冠状下电极20′，再形成介电层24于该冠状下电极20′之上，其中该冠状下电极20′是中空壳体。之后，形成上电极26于该介电层24上而完成该堆叠式电容器22。动态随机存取存储器之集成度随着半导体制造工艺技术之不断创新而快速地增加，而为了达成高集成度之目的，电容器之横向尺寸必须予以缩小，其导致电容器之表面积降低(即电容值降低)。
为了维持电容器之电容值(正比于其电极板表面积)，甚至提高电容器之电容值，研究人员是通过增加电容器之高度且缩小横向尺寸以增加电容器的表面积，亦即通过增加电容器之深宽比(aspect ratio)以利于达成高集成度而缩小电容器之横向尺寸。但是，通过增加电容器之深宽比而达成高集成度之目的面临了一个工艺上的难题，亦即中空之冠状下电极20′(参照图1)在制备过程中因无足够的机械强度支承而易于倾斜，甚至倒塌。
为了避免前述机械支承力不足的缺点，D.H.Kim等人于2004年揭示一种机械强化之存储节点的制备方法(参考″A mechanically enhancedstorage node for virtually unlimited height(MESH)capacitor aiming at sub70nm DRAMs″，IEDM，04，p69-72)。但是，D.H.Kim等人揭示之制备方法相当繁复，增加了工艺难度。
发明内容
本发明之主要目的是提供一种半导体存储器之电容器结构的制备方法，其可避免柱状电容器在制备过程中因无足够的机械强度支承而倾斜或倒塌，故适合应用于高集成度之半导体制造工艺。
为达到上述目的，本发明第一实施例提出一种半导体存储器之电容器结构的制备方法，其首先形成开口于介电结构中，且于该开口之内壁依次形成第一导电层、介电层及第二导电层而形成柱状电容器于该开口中。其次，进行蚀刻工艺以局部去除该第一导电层之上部使得该第一导电层之上端低于该第二导电层之上端，且去除该介电结构之预定部分。之后，形成覆盖该柱状电容器及该介电结构之介电层以电气隔离该第一导电层与该第二导电层，并去除该第二导电层上之介电层以及形成电连接该第二导电层之上端的第三导电层。
根据上述目的，本发明第二实施例提出一种半导体存储器之电容器结构的制备方法，其在形成该柱状电容器于该开口中之后，去除该介电结构之预定部分，并进行干蚀刻工艺以形成间隙壁形貌于该柱状电容器之上部。之后，形成覆盖该柱状电容器及该介电结构之介电层以电气隔离该第一导电层与该第二导电层，并局部去除该第二导电层上之介电层以及形成电连接该第二导电层之上端的第三导电层。
较佳地，该柱状电容器填满该开口之实心圆柱体。该第一导电层及该第二导电层由不同材料构成，而局部去除该第一导电层之上部是进行蚀刻工艺，其蚀刻该第一导电层之速率大于蚀刻该第二导电层之速率。
公知技术之中空冠状下电极在制备过程中因无足够的机械强度支承而易于倾斜，甚至于倒塌。相对地，本发明之制备方法形成之柱状电容器是填满该介电结构内之开口的实心圆柱体，因此去除该介电结构之预定部分之后，该柱状电容器因实心结构而具有足够之机械强度支承，故不会在后续工序中倾斜或倒塌，可应用于高集成度之半导体制造工艺。
图1及图2例示一种公知之堆叠式电容器之制备方法；图3a至图11例示本发明第一实施例之半导体存储器之电容器结构的制备方法；以及图12至图15例示本发明第二实施例之半导体存储器之电容器结构的制备方法。
主要元件标记说明10基板20′冠状下电极22堆叠式电容器24介电层26上电极 30电容器插塞32氧化硅层34氮化硅层36氧化硅层40圆形开口42第一导电层 44介电层46第二导电层 48柱状电容器48′柱状电容器50介电层52旋涂式介电层54第三导电层60电容器结构 62介电层64第三导电层 70电容器结构具体实施方式
图3a至图11例示本发明第一实施例之半导体存储器之电容器结构60的制备方法，其中图3b至图11是图3a沿A-A剖面线之剖示图。本发明之制备方法首先形成圆形开口40于介电结构38之中，该介电结构38包含氧化硅层32、设置于该氧化硅层32上之氮化硅层34以及设置于该氮化硅层34上之氧化硅层36，其中该氧化硅层32内含电容器插塞30。之后，进行沉积工艺及回蚀工艺以形成第一导电层42于该圆形开口40之内壁，如图4所示。较佳地，该第一导电层42可由氮化钛、氮化钽、钌或掺杂多晶硅构成。
参照图5，利用沉积工艺形成介电层44于该第一导电层42及该氧化硅层36之表面，以及形成第二导电层46于该介电层44之表面，其中该第二导电层46填满该介电结构38之圆形开口40。之后，进行平坦化工艺(例如化学机械研磨工艺)，去除该氧化硅层36上之介电层44及第二导电层46以形成柱状电容器48于该介电结构38之圆形开口40中，如图6所示。较佳地，该介电层44可由氧化硅、氮化硅、氮氧化硅、氧化铝(Al2O3)、氧化铪(HfO)或钛酸锶(SrTiO)构成，而该第二导电层46可由氮化钛、氮化钽、钌或掺杂多晶硅构成。
参照图7，局部去除该第一导电层42之上部，使得该第一导电层42之上端低于该第二导电层46之上端。较佳地，该第一导电层42及该第二导电层46由不同材料构成，例如该第一导电层42由氮化钛构成且该第二导电层46由掺杂多晶硅构成，而局部去除该第一导电层42之上部是进行蚀刻工艺，其蚀刻该第一导电层42之速率大于蚀刻该第二导电层46之速率。该蚀刻工艺可为干蚀刻工艺，其使用之蚀刻气体可为四氯化碳及氮气、氯气及氩气或三氯化硼、氯气及三氟甲烷。
参照图8，使用缓冲氢氟酸为蚀刻液，进行湿蚀刻工艺以去除该氮化硅层34上之氧化硅层36，亦即去除该介电结构38之预定部分。之后，进行沉积工艺以形成覆盖该柱状电容器48及该介电结构38之介电层50，再进行旋转涂布工艺以形成覆盖该柱状电容器48之旋涂式介电层52。图7至图9之工艺是用以电气隔离该第一导电层42与该第二导电层46。较佳地，该介电层50之材质可与介电层44相同，例如可为氧化硅、氮化硅、氮氧化硅、氧化铝(Al2O3)、氧化铪(HfO)或钛酸锶(SrTiO)等，而该旋涂式介电层52可由氧化硅构成。
参照图10，进行平坦化工艺以局部去除该柱状电容器48上方之介电层50及旋涂式介电层52，再使用缓冲氢氟酸为蚀刻液进行湿蚀刻工艺以去除该柱状电容器48侧边之旋涂式介电层52。进一步说，图9及图10之工艺是用以选择性地去除该第二导电层46上之介电层50以曝露该第二导电层46之上端。此外，亦可进行干蚀刻工艺以选择性地去除该第二导电层46上之介电层50。之后，进行沉积工艺以形成电连接该第二导电层46之上端的第三导电层54而完成该电容器结构60，如图11所示。
图12至图15例示本发明第二实施例之半导体存储器之电容器结构70的制备方法。首先，进行图3a至图6所示之工艺，再使用缓冲氢氟酸为蚀刻液进行湿蚀刻工艺以去除该氮化硅层34上之氧化硅层36，亦即去除该介电结构38之预定部分以曝露该柱状电容器48之一部分。之后，进行干蚀刻工艺以局部去除该第一导电层42之上部而形成具有间隙壁形貌之柱状电容器48′，使得该第一导电层42之上端低于该第二导电层46之上端，如图13所示。较佳地，该第一导电层42及该第二导电层46由不同材料构成。该干蚀刻工艺使用之蚀刻气体可为四氟化碳及氧气、四氯化碳及氮气、氯气及氩气或三氯化硼、氯气及三氟甲烷。
参照图14，进行沉积工艺以形成覆盖该柱状电容器48′及该介电结构38之介电层62。图13及图14之工艺是用以电气隔离该第一导电层42与该第二导电层46。之后，进行干蚀刻工艺以局部去除该第二导电层46上之介电层62而曝露该第二导电层46之上端，再进行沉积工艺以形成电连接该第二导电层46之上端的第三导电层64而完成该电容器结构70，如图15所示。进一步说，局部去除该第二导电层46上之介电层62亦可选择性地采用图9及图10所示之工艺。
公知技艺之中空冠状电容器22在制备过程中因无足够的机械强度支承而易于倾斜，甚至于倒塌。相对地，上述实施例之制备方法可分别形成柱状电容器48及48′于该电容器结构60及70中。由于柱状电容器48、48′是填满该介电结构38内之圆形开口40的实心圆柱体，因此去除该介电结构38之预定部分(即图8所示者)之后，该柱状电容器48、48′因实心结构具有足够之机械强度支承而不会在后续工艺中倾斜或倒塌，故可应用于高集成度之半导体制造工艺。
本发明之技术内容及技术特点已揭示如上，然而所属技术领域的技术人员仍可能基于本发明之教示及揭示而作种种不背离本发明精神之替换及改进。因此，本发明之保护范围应不限于实施例所揭示者，而应包括各种不背离本发明之替换及改进，并为权利要求所涵盖。
权利要求
1.一种半导体存储器之电容器结构的制备方法，其特征是包含下列步骤形成开口于介电结构中；形成柱状电容器于该开口中，包含形成第一导电层于该开口之内壁；形成第一介电层于该第一导电层表面；及形成第二导电层于该第一介电层表面；电气隔离该第一导电层与该第二二导电层；以及形成电连接该第二导电层之上端的第三导电层。
2.根据权利要求1所述之半导体存储器之电容器结构的制备方法，其特征是该柱状电容器是填满该开口之实心圆柱体。
3.根据权利要求1所述之半导体存储器之电容器结构的制备方法，其特征是电气隔离该第一导电层与该第二导电层包含局部去除该第一导电层之上部，使得该第一导电层之上端低于该第二导电层之上端。
4.根据权利要求3所述之半导体存储器之电容器结构的制备方法，其特征是该第一导电层及该第二导电层由不同材料构成，而局部去除该第一导电层之上部是进行蚀刻工艺，其蚀刻该第一导电层之速率大于蚀刻该第二导电层之速率。
5.根据权利要求3所述之半导体存储器之电容器结构的制备方法，其特征是在局部去除该第一导电层之上部后，另包含下列步骤去除该介电结构之预定部分；形成第二介电层于该柱状电容器及该介电结构表面；局部去除该第二导电层上之第二介电层；以及形成该第三导电层于该第二介电层及该第二导电层上。
6.根据权利要求5所述之半导体存储器之电容器结构的制备方法，其特征是该介电结构包含氮化硅层及设置于该氮化硅层上之氧化硅层，而去除该介电结构之预定部分是使用包含氢氟酸之蚀刻液去除该氮化硅层上之氧化硅层。
7.根据权利要求5所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层是进行干蚀刻工艺。
8.根据权利要求5所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层包含形成旋涂式介电层，其覆盖该柱状电容器；进行平坦化工艺以局部去除该柱状电容器上方之旋涂式介电层及第二介电层；以及进行湿蚀刻工艺以去除该旋涂式介电层。
9.根据权利要求3所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第一导电层之上部包含去除该介电结构之预定部分；以及进行干蚀刻工艺以局部去除该第一导电层之上部而形成间隙壁形貌于该柱状电容器之上部。
10.根据权利要求9所述之半导体存储器之电容器结构的制备方法，其特征是该介电结构包含氮化硅层及设置于该氮化硅层上之氧化硅层，而去除该介电结构之预定部分是使用包含氢氟酸之蚀刻液去除该氮化硅层上之氧化硅层。
11.根据权利要求9所述之半导体存储器之电容器结构的制备方法，其特征是在形成间隙壁形貌于该柱状电容器之上部后，另包含形成第二介电层于该柱状电容器及该介电结构表面；局部去除该第二导电层上之第二介电层；以及形成该第三导电层于该第二导电层与该第二介电层上。
12.根据权利要求11所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层是进行蚀刻工艺。
13.根据权利要求11所述之半导体存储器之电容器结构的制备方法，其特征是去除该第二导电层上之第二介电层包含形成旋涂式介电层，其覆盖该柱状电容器；进行平坦化工艺以局部去除该柱状电容器上方之旋涂式介电层及介电层；以及进行湿蚀刻工艺以去除该旋涂式介电层。
14.一种半导体存储器之电容器结构的制备方法，其特征是包含下列步骤形成开口于介电结构中；形成柱状电容器于该开口中，包含形成第一导电层于该开口之内壁；形成第一介电层于该第一导电层表面；及形成第二导电层于该第一介电层表面，并填满该开口；局部去除该第一导电层之上部，使得该第一导电层之上端低于该第二导电层之上端；去除该介电结构之预定部分；形成第二介电层于该柱状电容器及该介电结构表面；局部去除该第二导电层上之第二介电层；以及形成第三导电层于该第二介电层及该第二导电层上。
15.根据权利要求14所述之半导体存储器之电容器结构的制备方法，其特征是该第一导电层及该第二导电层由不同材料构成，而局部去除该第一导电层之上部是进行蚀刻工艺，其蚀刻该第一导电层之速率大于蚀刻该第二导电层之速率。
16.根据权利要求14所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层是进行干蚀刻工艺。
17.根据权利要求14所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层包含形成第三介电层，覆盖该柱状电容器；进行平坦化工艺以局部去除该柱状电容器上方之第三介电层及第二介电层；以及去除该第三介电层。
18.一种半导体存储器之电容器结构的制备方法，其特征是包含下列步骤形成开口于介电结构中；形成柱状电容器于该开口中，包含形成第一导电层于该开口之内壁；形成第一介电层于该第一导电层表面；及形成第二导电层于该第一介电层表面，并填满该开口；去除该介电结构之预定部分；进行干蚀刻工艺以局部去除该第一导电层之上部而形成间隙壁形貌于该柱状电容器之上部，其中该第一导电层之上端低于该第二导电层之上端；形成第二介电层于该柱状电容器及该介电结构表面；局部去除该第二导电层上之第二介电层；以及形成第三导电层于该第二介电层及该第二导电层上。
19.根据权利要求18所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层是进行干蚀刻工艺。
20.根据权利要求18所述之半导体存储器之电容器结构的制备方法，其特征是局部去除该第二导电层上之第二介电层包含形成第三介电层，覆盖该柱状电容器；进行平坦化工艺以局部去除该柱状电容器上方之第三介电层及第二介电层；以及去除该第三介电层。
全文摘要
本发明提出一种半导体存储器之电容器结构的制备方法，其首先形成开口于介电结构中，且于该开口之内壁依次形成第一导电层、介电层及第二导电层而形成柱状电容器于该开口中。其次，进行蚀刻工艺以局部去除该第一导电层之上部使得该第一导电层之上端低于该第二导电层之上端，且去除该介电结构之预定部分。之后，形成覆盖该柱状电容器及该介电结构之介电层以电气隔离该第一导电层与该第二导电层，并去除该第二导电层上之介电层以及形成电连接该第二导电层之上端的第三导电层。
文档编号H01L27/10GK101051625SQ200610072679
公开日2007年10月10日 申请日期2006年4月7日 优先权日2006年4月7日
发明者陈昱企, 杨能辉, 陈锡杰 申请人:茂德科技股份有限公司