专利名称：影像感测元件及其制法的制作方法
技术领域：
本发明涉及一种影像传感器及其制法，特别是涉及一种使用感光二极管的互补式金氧半导体晶体管影像传感器及其制法。
背景技术：
互补式金氧半导体晶体管影像传感器(CMOS image sensor，CIS)和电荷耦合装置(charge-coupled devices，CCDs)都是现有技术中常用来将光转换为电子信号的光学电路元件，两者的应用范围皆很广泛，包括有扫描仪、摄影机、以及照相机等等，但是因为载子耦合装置受限于价位高以及体积大的问题，所以目前市面上以互补式金氧半导体晶体管影像传感器较为普及。互补式金氧半导体晶体管影像传感器，是以传统的半导体工艺制作，因此可以大幅减少所需成本及元件尺寸，目前大致分为线型、面型两种，而线型互补式金氧半导体晶体管影像传感器以应用在扫瞄器等产品为主，面型互补式金氧半导体晶体管影像传感器则以应用在数码相机等产品为主。
对于CMOS影像感测元件的性能而言，暗电流是重要指标，希望不存在。暗电流与制造期间发生的浅沟槽隔离结构(STI)(或局部硅氧化(LOCOS))引起的缺陷、等离子体缺陷、晶片不纯物等等有关。例如，CMOS影像感测元件的感光二极管层于等离子体蚀刻工艺期间易受损坏，因此产生暗电流。
美国专利第6,906,364号揭示一种CMOS影像感测元件的结构以减少暗电流的产生，其包括一感光二极管感测区、一晶体管区元件、一自对准区块(self-aligned block)、及一保护层。感光二极管感测区及晶体管元件区形成于基底中，自对准区块形成于感光二极管感测区上。保护层形成于整个基底上，覆盖自对准区块。如此感光二极管感测区可于后续的后段工艺中受到保护而免于损坏，以减少暗电流产生。然而，栅极于保护层形成之前所形成，感光二极管感测区于使用等离子体蚀刻工艺形成栅极期间仍有受损的风险。
因此，仍需要一种具有更少量暗电流的影像感测元件，及其制法。
发明内容
本发明的一个目的为提供一种影像感测元件，其具有改善的暗电流现象。
本发明的另一目的为提供一种制造影像感测元件的方法，以制得具有改善的暗电流的影像感测元件。
依据本发明的影像感测元件包括一基底、一光感测区、一介电保护层、一栅极绝缘层、一栅极、及一掺杂区。光感测区是位于基底中。介电保护层是位于光感测区上，以作为光感测区的保护层。栅极绝缘层是位于基底上，邻接介电保护层。栅极是位于栅极绝缘层上，其一侧跨至介电保护层的一部分上。掺杂区是位于基底中。
依据本发明的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区于基底中。其次，形成一介电保护层于光感测区上。然后，形成一栅极绝缘层于基底上并邻接介电保护层。形成一栅极于栅极绝缘层上并且使栅极的一侧延伸至介电保护层的一部分上。最后，分别于栅极的另一侧的基底中形成一掺杂区及于光感测区形成一感光层。
于本发明的另一方面，依据本发明的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区于基底中。接着，形成一介电保护层于光感测区上。于光感测区形成一感光层。然后，形成一栅极绝缘层于基底上并邻接介电保护层。形成一栅极于栅极绝缘层上并且使栅极的一侧延伸至介电保护层的一部分上。最后，于栅极的另一侧的基底中形成一掺杂区。
于本发明的仍另一方面，依据本发明的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区及一栅极区于基底中，其中栅极区被光感测区围绕。其次，形成一介电保护层于光感测区上。于栅极区的基底中形成一掺杂区。接着，形成一栅极绝缘层于栅极区的基底上并邻接介电保护层。形成一栅极于栅极绝缘层上并且使栅极的侧边延伸至介电保护层的一部分上。最后，于光感测区中形成一感光层。
于本发明的又另一方面，依据本发明的制造影像感测元件的方法包括下列步骤。首先，提供一基底，其包括一光感测区及一栅极区于基底中，其中栅极区被光感测区围绕。其次，形成一介电保护层于光感测区上。分别于光感测区中形成一感光层及于栅极区的基底中形成一掺杂区。接着，形成一栅极绝缘层于栅极区的基底上并邻接介电保护层。最后，形成一栅极于栅极绝缘层上并且使栅极的侧边延伸至介电保护层的一部分上。
依据本发明的影像感测元件，先于光感测区上形成一介电保护层作为保护层，再于基底上形成栅极，尤其是所形成的栅极的一侧边跨至介电保护层的一部分上。因此，此介电保护层可保护光感测区的感光层，可减少感光层于以等离子体进行光致抗蚀剂去除、栅极蚀刻、及间隙壁蚀刻时所造成的损坏，而改善暗电流。此外，于本发明的另一具体实施例中，使栅极尽量不接触STI边界而位于光感测区包围的区域内，如此不会受到STI诱发的缺陷的影响，可降低漏电流(即，暗电流)。再者，栅极不接触STI边界时，则不会有STI窄宽度效应，就不会在栅极下方造成一遮障，而影响光感测区的电荷传出。因此，依据本发明的影像感测元件可具有良好的性能。
图1显示依据本发明的影像感测元件的一具体实施例的顶视示意图。
图2显示沿着图1所示的AA’线段的剖面示意图。
图3显示依据本发明的影像感测元件的另一具体实施例的顶视示意图。
图4显示沿着图3所示的AA’线段的剖面示意图。
图5至8显示依据本发明的影像感测元件的制造方法的一具体实施例。
图9至13显示依据本发明的影像感测元件的制造方法的另一具体实施例。
图14至15显示依据本发明的影像感测元件的制造方法的又一具体实施例。
图16显示依据本发明的影像感测元件的制造方法的又另一具体实施例。
简单符号说明20、50基底 21浅沟槽隔离结构22、52光感测区 23、31、33光致抗蚀剂层24、54介电保护层 26、56栅极绝缘层27离子注入 28、58栅极29离子注入 30、60掺杂区32、62感光层 34、64轻掺杂层30a、34a 轻掺杂区 35轻离子注入
36、66重掺杂层 38、68氧化硅层40、70氮化硅层 42间隙壁具体实施方式
请参阅图1及2，图2是图1中沿着AA’线段的剖面图。依据本发明的影像感测元件可为CMOS影像感测元件，包括一基底20、一光感测区22、一介电保护层24、一栅极绝缘层26、一栅极28、及一掺杂区30。此影像感测元件以浅沟槽隔离结构21与其它元件隔离。依据本发明的影像感测元件亦适用其它方式例如LOCOS的隔离。
基底20可为p型或n型半导体基底。光感测区22是位于基底20中。光感测区22可包括一感光层32，为感光材料，例如，当基底20为p型基底时，感光层32可包括一n型轻掺杂层34及一p型重掺杂层36。PIN(p型-本质-n型)感光二极管、APD感光二极管、或其它一般的感光二极管均可作为感光层，但不限于此。
介电保护层24是位于光感测区22，例如位于感光层32之上，以作为光感测区22的保护层。介电保护层可为单层或多层介电层。单层介电层可为例如氧化硅层等介电材料层。多层介电层可为例如一层氧化硅层38及一层氮化硅层40位于该氧化硅层上，或是交替堆栈的多层氧化硅层及多层氮化硅层。介电保护层是作为保护光感测区以免于后续工艺例如等离子体工艺中受到损坏，介电保护层的厚度可为不影响透光而可达保护功能的厚度，优选总厚度不大于约1000。例如使用氧化硅层时，其厚度可为50至1000。而氮化硅层可为50至1000。当介电保护层配合适当厚度时，例如300至500，亦可具有抗反射层的功用。
栅极绝缘层26是位于基底20上，邻接介电保护层24。栅极绝缘层可为栅极氧化层，厚度优选小于120。栅极28是位于栅极绝缘层26上，其一侧跨至介电保护层24的一部分上。栅极28包括导电性材料，例如多晶硅。栅极28的侧壁上可进一步具有一间隙壁42。间隙壁可为氧化硅层，或多层介电层。掺杂区30是位于栅极28的另一侧的基底20中，以于晶体管功能中作为漏极或源极。掺杂区可包括一部分轻掺杂区及一部分重掺杂区，其电性与感光二极管的轻掺杂层34及重掺杂层36的电性相同。
依据本发明的影像感测元件，具有一主要特征在于光感测区的感光层具有一介电保护层作为保护层，而栅极具有一侧边跨至介电保护层的一部分上，因此，光感测区、栅极、及掺杂区相互间的位置并无特别限制，只要是光感测区及掺杂区不与栅极直接接触到即可。因此，掺杂区可位于栅极的另一侧的基底中，或有一部分位于栅极下方的基底中，形状并无特别限制。
或者，栅极所在的区域可被光感测区围绕，如图3显示依据本发明的影像感测元件的另一具体实施例，及图4显示于图3中沿着BB’线段的剖面图。其中，栅极58是位于被光感测区52包围的区域的基底上并以其侧边跨于介电保护层54的一部分上，及掺杂区60部分位于栅极58下方的基底中。介电保护层54包括氧化硅层68及氧化氮层70位于感光层62上，以作为感光层62的保护层。感光层62可包括轻掺杂层64及重掺杂层66。栅极绝缘层56位于基底50上，邻接介电保护层54。栅极58位于栅极绝缘层56上，其侧边跨至介电保护层54的一部分上。掺杂区60是位于基底50中，于栅极58的下方。掺杂区60可部分位于栅极58下方的基底50中，或可位于栅极58的侧边基底50中而不位于栅极下方。使栅极位于被光感测区包围的区域的基底上的如此配置的优点是，使得栅极不会碰触浅沟槽结构或LOCOS边界，或是仅少许部分碰触，所以不会受到STI诱发的缺陷的影响，可降低暗电流。再者，栅极不接触STI边界时，则不会有STI窄宽度效应，而不会在栅极下方造成一遮障影响光感测区的电荷传出。
图5至8显示依据本发明的影像感测元件的制造方法的一具体实施例。请参阅图5，首先提供一基底20，其中已制备完成浅沟槽隔离结构21，并且具有一光感测区(未示出)。可通过热氧化法于基底表面形成氧化硅层，及通过等离子体增强化学气相沉积法使用硅烷与氨气作为处理气体，于氧化硅层上形成氮化硅层，以作为介电材料层。若需要，可重复此步骤若干次，以制得多层介电材料层。然后，以光刻工艺形成具有对应图案的光致抗蚀剂层23，遮住对应于光感测区的介电保护层预定区，以进行蚀刻去除未遮住的介电材料层部分。氮化硅层的蚀刻，可利用干蚀刻方法进行，例如等离子体蚀刻。氧化硅层的蚀刻，则可利用干蚀刻或湿蚀刻。如此，界定出包括氧化硅层38与氮化硅层40的介电保护层24覆盖于光感测区之上。然后，将光致抗蚀剂层移除。
请参阅图6，进行一栅极氧化层工艺，例如热氧化工艺，形成一氧化层于基底20之上，为栅极绝缘层26，邻接介电保护层24。于形成栅极绝缘层之前，亦可视需要而先于基底20中形成阱(未示出)。
请参阅图7及8，通过例如化学气相沉积方法形成导电层，例如多晶硅层、多晶硅化金属(polycide)层，再进行光刻与蚀刻工艺，形成栅极28于栅极绝缘层26之上，栅极28的一侧制作于介电保护层24的一部分上。由于所形成的栅极边缘是跨在作为光感测区保护层的介电保护层上，因此，于将导电层蚀刻(例如等离子体蚀刻)以形成栅极时，或是于蚀刻去除栅极上方的光致抗蚀剂时，光感测层不会受到蚀刻的损坏。然后，进行形成掺杂区与感光层的工艺，例如通过离子注入27，以栅极28为掩模，对基底20进行离子的注入，于栅极28的一侧的基底中形成一轻掺杂区30a。于光感测区的基底中，亦进行离子注入，形成一轻掺杂区34a。轻掺杂的电性为n型或p型依基底20的掺杂物为p型或n型而定。n型掺杂物可为例如磷或砷。p型掺杂物可为例如硼。
可进一步于栅极28的侧壁形成间隙壁42，例如通过化学气相沉积方法形成氧化硅层，于基底20上，再进行各向异性蚀刻，可形成间隙壁。之后，可进一步进行更重的离子注入，于间隙壁42外侧的基底20中形成重掺杂区(未示出)，及于光感测区22形成一重掺杂区。如此，制得如图1及2所示的影像感测元件。
请参阅图9至13，于依据本发明的另一具体实施例中，感光层可于形成介电保护层后即制备。图9显示于形成介电保护层24的步骤后，进行离子注入29，可使用光致抗蚀剂层31作为掩模，以于光感测区形成一轻掺杂层34，及进一步形成一重掺杂层36，成为感光层32。图10显示去除光致抗蚀剂层后，形成栅极绝缘层26邻接介电保护层24。图11显示于栅极绝缘层26之上以如上述的方法形成一栅极28，其一侧跨至介电保护层24的一部分上，因此于工艺中，介电保护层24下方的感光层32可受到保护。
图12显示掺杂区的制造。将光感测区以图案化的光致抗蚀剂层33遮蔽，进行轻离子注入35，形成一轻掺杂区30a。请参阅图13，再如上述形成间隙壁42，进行重离子注入，形成一重掺杂区，如此形成掺杂区30。然后，去除光致抗蚀剂层33，制得如图1及2所示的影像感测元件。
于依据本发明的影像感测元件配置如图3及4所示的情形时，因为掺杂区60部分位于栅极58的下方，因此需于形成栅极58之前形成掺杂区60，如图14至15所示。图14显示介电保护层54，其包括氧化硅层68及氮化硅层70，已形成于光感测区上。可使用图案化光致抗蚀剂层作为掩模，进行离子注入，以形成掺杂区60。此掺杂区60的宽度W及形成的光感测区52图形将一起决定栅极58的宽度。接着，如图15所示，于基底50及掺杂区60上形成栅极绝缘层56。接着，于栅极绝缘层56上形成栅极58，其侧边跨至介电保护层54的部分上。最后，进行离子注入工艺，于光感测区52先后进行轻离子注入及重离子注入，形成轻掺杂层64及重掺杂层66，成为感光层62，制得如图3及4所示的影像感测元件。
或者，于另一具体实施例中，可于形成栅极58之前形成掺杂区60及感光层62。如图16所示，介电保护层54，其包括氧化硅层68及氮化硅层70，已形成于光感测区上。通过离子注入工艺形成掺杂区60(可包括轻掺杂区及重掺杂区)与感光层62(可包括轻掺杂层64及重掺杂层66)。接着，于基底50及掺杂区60上形成栅极绝缘层56，再形成栅极58，其侧边跨至介电保护层54的部分上。亦可制得如图3及4所示的影像感测元件。
以上所述仅为本发明的优选实施例，凡依本发明中请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种影像感测元件，包括基底；光感测区，位于该基底中；介电保护层，位于该光感测区上，以作为该光感测区的保护层；栅极绝缘层，位于该基底上，邻接该介电保护层；栅极，位于该栅极绝缘层上，其一侧跨至该介电保护层的一部分上；及掺杂区，位于该基底中。
2.如权利要求1所述的影像感测元件，其中该光感测区包括感光层，及该介电保护层是位于该感光层上，以作为保护层。
3.如权利要求1所述的影像感测元件，其中该介电保护层包括多层介电层。
4.如权利要求3所述的影像感测元件，其中该多层介电层包括一层氧化硅层及一层氮化硅层位于该氧化硅层上。
5.如权利要求3所述的影像感测元件，其中该多层介电层包括交替堆栈的多层氧化硅层及多层氮化硅层。
6.如权利要求1所述的影像感测元件，还包括间隙壁位于该栅极的侧壁上。
7.如权利要求1所述的影像感测元件，其中该掺杂区是位于该栅极的另一侧的该基底中。
8.如权利要求1所述的影像感测元件，其中该栅极是位于被该光感测区包围的区域的基底上并以其侧边跨于该介电保护层的一部分上，及该掺杂区部分位于该栅极下方的该基底中。
9.如权利要求1所述的影像感测元件，其中该栅极是位于被该光感测区包围的区域的基底上并以其侧边跨于该介电保护层的一部分上，及该掺杂区是位于该栅极的另一侧的该基底中。
10.一种制造影像感测元件的方法，包括下列步骤提供基底，其包括光感测区于该基底中；形成介电保护层于该光感测区上；形成栅极绝缘层于该基底上并邻接该介电保护层；形成栅极于该栅极绝缘层上并且使该栅极的一侧延伸至该介电保护层的一部分上；及分别于该栅极的另一侧的该基底中形成掺杂区及于该光感测区形成感光层。
11.如权利要求10所述的方法，其中该形成介电保护层于该光感测区上的步骤，包括形成介电材料层于该基底上而覆盖该光感测区，及通过光刻工艺及蚀刻工艺部分移除该介电材料层。
12.如权利要求10所述的方法，其中该形成介电保护层于该光感测区上的步骤形成多层介电层于该光感测区上。
13.如权利要求12所述的方法，其中该多层介电层包括一层氧化硅层及一层氮化硅层于该氧化硅层上。
14.如权利要求11所述的方法，其中该形成一介电材料层的步骤为形成一层氧化硅层及形成一层氮化硅层。
15.如权利要求14所述的方法，其中该通过光刻工艺及蚀刻工艺部分移除该介电材料层的步骤，包括形成光致抗蚀剂图案，其中该光致抗蚀剂图案的光致抗蚀剂层覆盖住该光感测区；进行干蚀刻以移除该氮化硅层；进行湿蚀刻以移除该氧化硅层；及将该光致抗蚀剂图案移除。
16.如权利要求11所述的方法，其中该形成介电材料层的步骤为交替进行多次形成一层氧化硅层及形成一层氮化硅层的步骤。
17.如权利要求10所述的方法，于形成栅极绝缘层于该基底上并邻接该介电保护层的步骤之前，进一步于该基底中形成阱。
18.如权利要求10所述的方法，其中该于该栅极的另一侧的该基底中形成掺杂区及于该光感测区形成感光层的步骤，包括以轻离子注入工艺于该基底中形成一轻掺杂区，及于该光感测区形成轻掺杂层；于该栅极的侧壁形成间隙壁；及以重离子注入工艺于该间隙壁的一侧的该轻掺杂区上部，形成重掺杂区，及于该轻掺杂层上部形成一重掺杂层。
19.一种制造影像感测元件的方法，包括下列步骤提供基底，其包括光感测区于该基底中；形成一介电保护层于该光感测区上；于该光感测区形成感光层；形成栅极绝缘层于该基底上并邻接该介电保护层；形成栅极于该栅极绝缘层上并且使该栅极的一侧延伸至该介电保护层的一部分上；及于该栅极的另一侧的基底中形成掺杂区。
20.如权利要求19所述的方法，其中该形成介电保护层于该光感测区上的步骤，包括形成介电材料层于该基底上而覆盖该光感测区，及通过光刻工艺及蚀刻工艺部分移除该介电材料层。
21.如权利要求20所述的方法，其中该形成介电材料层的步骤为形成一层氧化硅层及形成一层氮化硅层。
22.如权利要求21所述的方法，其中该通过光刻工艺及蚀刻工艺部分移除该介电材料层的步骤，包括形成光致抗蚀剂图案，其中该光致抗蚀剂图案的光致抗蚀剂层覆盖住该光感测区；进行干蚀刻以移除该氮化硅层；进行湿蚀刻以移除该氧化硅层；及将该光致抗蚀剂图案移除。
23.如权利要求19所述的方法，其中该于该栅极的另一侧的该基底中形成掺杂区的步骤，包括以轻离子注入工艺于该基底中形成轻掺杂区；于该栅极的侧壁形成间隙壁；及以重离子注入工艺于该间隙壁的一侧的该轻掺杂区上部，形成重掺杂区。
24.如权利要求19所述的方法，其中该于该光感测区形成感光层的步骤，包括以轻离子注入工艺于该光感测区形成轻掺杂层；及以重离子注入工艺于该轻掺杂层上部形成重掺杂层。
25.一种制造影像感测元件的方法，包括下列步骤提供基底，其包括光感测区及栅极区于该基底中，其中该栅极区被该光感测区包围；形成介电保护层于该光感测区上；于该栅极区的基底中形成掺杂区；形成栅极绝缘层于该栅极区的基底上并邻接该介电保护层；形成栅极于该栅极绝缘层上并且使该栅极的侧边延伸至该介电保护层的一部分上；及于该光感测区中形成感光层。
26.一种制造影像感测元件的方法，包括下列步骤提供基底，其包括光感测区及栅极区于该基底中，其中该栅极区被该光感测区包围；形成介电保护层于该光感测区上；分别于该光感测区中形成感光层及于该栅极区的基底中形成掺杂区；形成栅极绝缘层于该栅极区的基底上并邻接该介电保护层；及形成栅极于该栅极绝缘层上并且使该栅极的侧边延伸至该介电保护层的一部分上。
全文摘要
本发明有关一种影像感测元件的制法，其主要在MOS的栅极形成前先形成一介电保护层于光感测区上，因此在接下来形成MOS构件过程中，避免光感测区因等离子体或蚀刻所产生的表面伤害，进而改善暗电流产生的现象。本发明同时揭露依此制法所制的影像感测元件，其特征在于栅极会部分层叠在介电保护层的上方，同时由于光感测区表面的平整，而具有良好的性能。
文档编号H01L21/70GK101064328SQ20061007736
公开日2007年10月31日 申请日期2006年4月29日 优先权日2006年4月29日
发明者高境鸿 申请人:联华电子股份有限公司