专利名称：制造闪存器件的方法
技术领域：
本发明一般地涉及一种制造存储器件的方法，并更具体而言，涉及一种制造闪存器件的方法，在其中它可最小化栅间干扰现象。
背景技术：
多级单元(MLC)是闪存单元，用来在一个存储单元中存储2-位数据以便于增加集成级。在MLC中，一个单元可分成四级状态。因而，MLC的位数目两倍地大于用来在一个存储单元中存储1-位数据的单级单元(SLC)的位数目。
然而，在MLC中，由于单元阈值电压(Vt)变化，单元均匀性变得不规则。这导致了通过单元之间的电容产生的干扰现象。
因此，有必要减少单元阈值电压(Vt)的移位。然而，由于器件集成级增加，单位有源区域和单位场区域将被形成的间隔变得更窄。由于栅间距离变得更小，这使干扰现象更成问题。
发明内容
在一个实施例中，本发明提供一种制造闪存器件的方法，该方法通过减少栅之间的电容可减少栅间干扰现象。
因而，本发明的一个实施例提供了一种制造闪存器件的方法，包括下列步骤在其中限定单元区域、源选择线区域和漏选择线区域的半导体衬底上形成栅，然后在栅的侧壁上形成间隔物；在整个结构上沉积氮化物膜和第一层间绝缘膜，蚀刻第一层间绝缘膜的区域以形成源接触孔，在整个结构上形成传导膜以掩埋源接触孔，并抛光传导膜；在整个结构上形成第二层间绝缘膜，然后使用掩模蚀刻第二和第一层间绝缘膜和氮化物膜，由此打开其中将形成单元区域和漏接触的区域；以及在整个结构上形成多晶硅层。
当结合附图考虑时，通过参考下列详细描述，对本发明和其许多伴随优点更为彻底的理解将变得明显，同时它们变得更好理解，在附图中，类似参考符号标示相同或类似部件，在附图中图1A至图1D是图示根据本发明实施例的制造闪存器件的方法的横截面视图。
具体实施例方式
现在将参考附图结合某些示范性实施例详细描述本发明。
图1A至图1D是图示根据本发明实施例的制造闪存器件的方法的横截面视图。
参考图1A，栅102形成在半导体衬底100上，在该半导体衬底100中限定了单元区域、源选择线区域和漏选择线区域，在该栅102中层压了隧道氧化物膜A、浮动栅B、电介质层C、由多晶硅层和传导(例如，钨)膜制成的控制栅D以及硬掩模膜E。间隔物104形成在栅102的侧壁上。可优选地使用氧化物膜形成间隔物104。
参考图1B，氮化物膜106和第一层间绝缘膜108沉积在整个结构上。第一层间绝缘膜108被抛光。优选地通过采用掩模的光刻和蚀刻工艺来蚀刻第一层间绝缘膜108的区域，由此形成接触孔，通过该接触孔暴露源F。
然后钨膜形成在整个结构上。抛光钨膜直到第一层间绝缘膜108的顶表面暴露，由此形成源接触110。
参考图1C，第二层间绝缘膜112形成在整个结构上。通过采用掩模的光刻和蚀刻工艺来蚀刻第二和第一层间绝缘膜112和108以及氮化物膜106，使得其中将形成单元区域和漏接触的区域被暴露。
在单元区域中，氮化物膜106部分地留在半导体衬底100上。第一和第二层间绝缘膜108和112通过干蚀刻工艺来剥离，而且氮化物膜106通过湿蚀刻工艺来剥离。
参考图1D，多晶硅层114形成在整个结构上，使得其中将形成漏接触的以及在单元栅102与单元栅102之间的区域被掩埋。抛光多晶硅层114直到第二层间绝缘膜112的顶表面暴露。
由于多晶硅层114形成在单元栅102之间，可减少在单元栅102之间的电容，因而可减少在栅102之间的干扰现象。
如上所述，根据本发明，多晶硅层形成在单元栅之间。因而，本发明有利之处在于其可减少栅间电容并可改善栅间干扰现象。
虽然结合实际示范性实施例描述了本发明，但本发明不限于所公开的实施例，而是相反地，本发明旨在覆盖在所附权利要求的精神和范围中包括的各种修改和等效设置。
权利要求
1.一种制造闪存器件的方法，所述方法包括下列步骤在其中限定单元区域、源选择线区域和漏选择线区域的半导体衬底上形成栅，然后在栅的侧壁上形成间隔物；在整个结构上沉积氮化物膜和第一层间绝缘膜，蚀刻所述第一层间绝缘膜的区域以形成源接触孔，在整个结构上形成传导膜以掩埋所述源接触孔，并抛光所述传导膜；在整个结构上形成第二层间绝缘膜，然后使用掩模蚀刻所述第二和第一层间绝缘膜以及所述氮化物膜，由此打开其中将形成单元区域和漏接触的区域；以及，在整个结构上形成多晶硅层。
2.权利要求1的方法，包括当蚀刻所述氮化物时所述单元区域的所述氮化物膜不完全蚀刻，而部分地留在所述半导体衬底上。
3.权利要求1的方法，其中所述传导膜是钨膜。
全文摘要
一种制造闪存器件的方法，包括下列步骤在其中限定单元区域、源选择线区域和漏选择线区域的半导体衬底上形成栅，然后在栅的侧壁上形成间隔物；在整个结构上沉积氮化物膜和第一层间绝缘膜，蚀刻第一层间绝缘膜的区域以形成源接触孔，在整个结构上形成传导膜以掩埋源接触孔，并抛光传导膜；在整个结构上形成第二层间绝缘膜，然后使用掩模蚀刻第二和第一层间绝缘膜和氮化物膜，由此打开其中将形成单元区域和漏接触的区域；以及在整个结构上形成多晶硅层。
文档编号H01L21/768GK1971883SQ200610083690
公开日2007年5月30日 申请日期2006年6月2日 优先权日2005年11月23日
发明者郑宇荣 申请人:海力士半导体有限公司