专利名称：半导体存储装置及其制造方法
技术领域：
本发明涉及由具有捕获(trap)性的栅极绝缘膜的非易失性存储器构成的半导体存储装置及其制造方法。
背景技术：
作为可电写入的非易失性存储器，已知一种具有由扩散层构成的布线层兼为存储器晶体管的源极、漏极的结构(虚拟接地方式)的存储器结构。
近年来，越来越要求半导体装置的超微小化、高集成化、高性能化、高可靠性化，尤其在微小的非易失性存储器中，具有高可靠性是很重要的。
图26是表示具有捕获性栅极绝缘膜的存储器单元200的一般结构的图。存储器单元200包括由在半导体基板201上形成的扩散层构成的位线202、位线氧化膜210、捕获性的栅极绝缘膜203和字线204。
该存储器单元200的驱动以如下的方法来进行。首先，写入通过将电子注入到栅极绝缘膜203来进行。所注入的电子被栅极绝缘膜203捕获，由此，阈值电压Vt升高。这里，所注入的电子使用在位线202附近产生的热电子。另外，擦除通过向栅极绝缘膜203注入空穴来进行。所注入的空穴中和由栅极绝缘膜203捕获的电子，由此，Vt降低。这里，所注入的空穴使用在位线202附近产生的BTBT电流(Band To Band Tunnelingcurrent(段—段之间隧道电流))。
可是，在形成了存储器单元200之后，进行形成用于驱动存储器单元200的布线的制造工序。该布线的形成使用等离子蚀刻法来进行，在该等离子蚀刻工序中，会产生UV光。并且，若该UV光入侵到形成了存储器单元等的半导体基板内，则由此会产生激励电子。
近年来，因由该UV光产生的激励电子入侵到栅极绝缘膜203，而使存储器单元200的可靠性降低的现象成为问题。即，如上述那样，存储器单元200的写入通过向栅极绝缘膜203注入电子来进行，但是若由UV光产生的激励电子注入到栅极绝缘膜203，则注入了多余的电子，所以，导致预先设定的Vt升高了。另外，在擦除时，即使将规定的空穴注入到栅极绝缘膜203，也不能完全中和由栅极绝缘膜203所捕获的电子，结果，不能降低至预先设定的Vt。
尤其是，由于中和由栅极绝缘膜203所捕获的电子，通过使用在位线202附近产生的BTBT电流而将空穴注入到栅极绝缘膜203来进行，所以，若不需要的激励电子在栅极绝缘膜203的中央附近被捕获，则难以中和该不需要的电子。顺便提一下，在浮置栅极的情况下，假设即使向浮置栅极注入了不需要的电子，通过照射UV光，也可容易进行擦除。
因上面的理由，若由UV光而产生的激励电子入侵到栅极绝缘膜203中，则由存储器单元200的写入和擦除进行的Vt的调整变得显著困难，结果，导致存储器单元200的可靠性降低。
为了应对该问题，已知一种下述的方法，即在存储器单元200的上方，预先形成用于防止在布线的制造工序中产生的UV光的入侵的遮光膜。
图27(a)、(b)是表示在存储器单元上形成了遮光膜的半导体存储装置的结构的剖视图，图27(a)表示位线接触柱(plug)209附近的结构，图27(b)表示字线接触柱212附近的结构。
如图27(a)、(b)所示，在存储器单元200上形成有层间绝缘膜206，进而，在层间绝缘膜206上、在位于存储器单元200的上方的区域形成遮光膜205。由于遮光膜205阻止了在形成于层间绝缘膜206上的布线(图中未示)的制造工序中产生的UV光入侵到存储器单元200的附近，所以，可以防止向构成存储器单元200的栅极绝缘膜203注入不需要的激励电子。
图27(a)、(b)所示的半导体存储装置可以使用图28(a)～(d)所示的制造方法来形成。
首先，如图28(a)所示，在半导体基板201上，通过通常的方法来形成具有由扩散层构成的位线202、位线氧化膜210、捕获性的栅极绝缘膜(未图示)和字线204的存储器单元200。
接着，如图28(b)所示，在存储器单元200上堆积了层间绝缘膜206和遮光膜205后，如图28(c)所示，使用光致掩模213，去除位于存储器单元200的上方的区域之外的遮光膜205。
最后，如图28(d)所示，在遮光膜205上堆积了绝缘膜207后，在绝缘膜207和层间绝缘膜206形成到达位线202的接触孔，通过在此埋入布线材料，来形成位线接触柱209。
但是，由于遮光膜205使用了非晶硅膜或钨膜等导电膜，所以，为了避免位线接触柱209彼此的短路，需要遮光膜205与位线接触柱209相分离地形成。
结果，在形成了位线接触柱209之后，在绝缘膜207上形成布线的工序中，UV光通过处于遮光膜205和位线接触柱209之间的绝缘膜207入侵到存储器单元附近，由于该原因，产生了位线接触柱209附近的存储器单元的Vt升高的问题。
另外，为了避免由UV光的入侵造成的Vt升高的影响，若增大位线接触柱到存储器单元的距离，则半导体存储装置整体的面积会相应变大。
由此，在专利文献1中记载了遮断如上这种UV光的入侵路径的方法。下面，参照图29对其进行说明。
如图29所示，在存储器单元200上形成层间绝缘膜206和遮光膜205，位线接触柱209贯通遮光膜205和层间绝缘膜206而形成。这里，由于遮光膜205使用富硅氧化膜和富硅氮化膜等的绝缘膜，所以，即使遮光膜205与位线接触柱209接触，也不会与引起位线接触柱之间的短路。
由于通过这样形成遮光膜205，可以通过遮光膜205和位线接触柱209遮断在层间绝缘膜206上形成的布线在制造工序所产生的UV光入侵的路径，所以，可以防止向构成存储器单元200的栅极绝缘膜203注入不必要的激励电子。
图29所示的半导体存储装置，可使用图30(a)～(d)所示的制造方法来形成。
首先，如图30(a)所示，在半导体基板201上，通过通常的方法形成具有由扩散层构成的位线202、位线氧化膜210、捕获性的栅极绝缘膜203和字线204的存储器单元200。
接着，如图30(b)所示，在存储器单元200上堆积了层间绝缘膜206和遮光膜205之后，如图30(c)所示，使用光致掩模214，形成贯通遮光膜205和层间绝缘膜206，到达位线202的接触孔215。
最后，如图30(d)所示，通过将布线材料埋入到接触孔215，形成位线接触柱209，从而，得到图29所示的半导体存储装置。
专利文献1美国专利第6833581号说明书确实，专利文献1所记载的方法在通过遮断UV光入侵的路径，而可以防止向栅极绝缘膜203注入不需要的激励电子方面是有效的，但是由于遮光膜205由绝缘性的膜形成，所以，与导电性的遮光膜相比，其遮光性低，实际上不能充分阻止UV光的入侵。
进而，本申请发明者们发现，存在着与由上述的绝缘性遮光膜的遮光性低而引起的情况不同的位线接触柱209附近的存储器单元的Vt升高的原因。
即，发现在图29所示的半导体存储装置的制造工序中，在图30(c)所示的接触孔215的形成工序中，实际上由等离子蚀刻产生的UV光会经过接触孔215，入侵到存储器单元附近。
众所周知，位线接触柱209形成在向按阵列状排列的存储器单元的周围延伸出的位线上，但是由于接触孔215的开口面积非常小，所以，在接触孔形成时，没考虑经由该接触孔215，UV光入侵到存储器单元附近。
但是，若存储器单元的微小化、薄膜化进一步向低Vt化发展，则认为通过上述的路径侵入的UV光成为不能忽略的强度，结果，出现了位线接触柱209附近的存储器单元的Vt升高。然而，在现有的半导体存储装置中，只专门考虑了在形成于存储器单元上的布线制造工序中所产生的UV光，而没有考虑经由位线接触孔215入侵的UV光。
发明内容
本发明基于这种见解而提出，其目的在与提供一种防止由在半导体存储装置的制造工序中产生的UV光引起的Vt变动、可靠性高的半导体存储装置及其制造方法。
本发明的半导体存储装置，包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，在该存储器单元上形成有层间绝缘膜，并且，在该层间绝缘膜中形成有与位线相连的位线接触柱。进而，在层间绝缘膜上的至少覆盖存储器单元的区域形成有遮光膜；该遮光膜的一部分形成为在位线接触柱的附近，从层间绝缘膜的表面向该膜中进一步延伸。
根据上述结构，通过在存储器单元的上方和位线接触柱附近的侧方形成有遮光膜，可以有效地阻止在接触柱形成工序和布线工序中所产生的UV光从两个方向的入侵。由此，可以实现没有由在半导体存储装置的制造工序中产生的UV光引起的Vt变动、可靠性高的半导体存储装置。
在某个优选实施方式中，优选向层间绝缘膜中延伸而形成的遮光膜的一部分形成为与字线平行。
由此，可以更高效地阻止UV光从位线接触柱附近的侧方的入侵，从而，可以进一步提高半导体存储装置的可靠性。
另外，优选在层间绝缘膜中延伸而形成的遮光膜的一部分，与相邻于位线接触柱的字线接触。
这样，通过字线本身也作为遮光膜而起作用，可以更高效地阻止来自位线接触柱附近的侧方的UV光的入侵，从而，可以进一步提高半导体存储装置的可靠性。
在某个优选实施方式中，向层间绝缘膜中延伸而形成的遮光膜的一部分优选经由绝缘膜与字线接触，另外，绝缘膜优选由绝缘性遮光膜构成。
由此，向层间绝缘膜中延伸而形成的遮光膜的一部分还可形成在与位线平行的区域，也可以高效地阻止来自字线接触柱附近的侧面的UV光的入侵。
在某个优选实施方式中，在层间绝缘膜中形成与字线连接的字线接触柱；向层间绝缘膜中延伸而形成的遮光膜的一部分在字线接触柱的附近，形成为向层间绝缘膜中延伸。
这时，向层间绝缘膜中延伸而形成的遮光膜优选形成为与位线平行。
在某个优选实施方式中，向层间绝缘膜中延伸而形成的遮光膜的一部分优选在层间绝缘膜中形成的开口部分内形成。
在某个优选实施方式中，遮光膜可以由导电性遮光膜和绝缘性遮光膜的层叠膜构成。
另外，导电性遮光膜和绝缘性遮光膜的界面优选形成为凹凸形状。
在某个优选实施方式中，遮光膜所接触的字线也可以是不用于数据保持的虚设字线。
在某个优选实施方式中，遮光膜优选在形成位线接触柱之前形成。
在某个优选实施方式中，层间绝缘膜在相邻于位线接触柱的字线附近具有阶梯部，将阶梯部的阶差平坦化到100nm以下。
这样，由于在光刻法中很难产生抗蚀剂残渣，所以即使微小化半导体存储装置也可稳定地得到所希望的形状。
在某个优选实施方式中，形成有位线接触柱区域的层间绝缘膜的表面高度为与位线接触柱相邻的字线表面的高度以下。这时，形成位线接触柱区域的层间绝缘膜表面的高度和与位线接触柱相邻的所述字线表面的高度之间的差优选在60nm以下。
这样，由于在光刻法中不产生抗蚀剂残渣，所以，即使微小化半导体存储装置也可以稳定地得到所希望的形状。
本发明的半导体存储装置，包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，以覆盖存储器单元的上面和侧面的方式形成绝缘性遮光膜；在绝缘性遮光膜上的至少存储器单元上形成有导电性遮光膜。
根据上述结构，通过以覆盖存储器单元的上方和侧面的方式形成有绝缘性遮光膜，可以有效地防止在接触柱形成工序和布线工序中产生的UV光向存储器单元内的入侵。除此之外，由于可以使导电性遮光膜接近于存储器单元而形成，所以，可以进一步有效地阻止UV光向存储器单元内的入侵。
本发明涉及一种半导体存储装置的制造方法，该半导体存储装置包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，所述半导体存储装置的制造方法包括在存储器单元上形成有层间绝缘膜的工序；在层间绝缘膜上的至少覆盖存储器单元的区域形成遮光膜的工序；和在层间绝缘膜中形成与位线相连的位线接触柱的工序；在形成遮光膜的工序中，形成在层间绝缘膜上的遮光膜的一部分形成为在位线接触柱的形成区域附近，向层间绝缘膜中进一步延伸。
根据上述方法，通过在存储器单元的上方和位线接触柱附近的侧方形成遮光膜，可以用简单的方法，来制造能够有效地阻止在接触柱形成工序和布线工序中产生的UV光入侵的半导体存储装置。
在某个优选实施方式中，还具有在形成层间绝缘膜后，在位线接触柱形成区域附近的层间绝缘膜形成开口部分的工序；在形成遮光膜的工序中，优选遮光膜在层间绝缘膜上的至少覆盖存储器单元的区域和在层间绝缘膜形成的开口部分内形成。
在某个优选实施方式中，开口部分形成为使与位线接触柱的形成区域相邻的字线露出；在开口部分内形成的遮光膜优选与字线接触。
在某个优选实施方式中，还包括在形成开口部分后，至少在开口部分的侧面和底面形成绝缘性遮光膜的工序；遮光膜经由绝缘性遮光膜与字线接触。
在某个优选实施方式中，还包括在存储器单元上形成有层间绝缘膜之前，以覆盖存储器单元的上面和侧面的方式形成绝缘性遮光膜的工序；开口部分形成为使绝缘性遮光膜露出；在开口部分内形成的遮光膜与绝缘性遮光膜接触。
在某个优选实施方式中，优选位线接触柱的形成工序在遮光膜的形成工序之后执行。
在某个优选实施方式中，形成层间绝缘膜的工序还包含使层间绝缘膜平坦的工序，通过该工序，使得层间绝缘膜与位线接触柱相邻的字线附近的阶差为100nm以下。
在某个优选实施方式中，形成层间绝缘膜的工序还包括去除形成了位线接触柱的区域的层间绝缘膜的表面，并使该去除后的层间绝缘膜表面的高度为与位线接触柱相邻的字线表面的高度以下；在形成遮光膜的工序中，遮光膜的一部分延伸到去除后的层间绝缘膜上形成有位线接触柱的区域附近。
这时，去除后的层间绝缘膜的表面高度和与位线接触柱相邻的字线的表面高度之差为60nm以下。
本发明涉及一种半导体存储装置的制造方法，该半导体存储装置包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，所述半导体存储装置的制造方法包括以覆盖存储器单元的上面和侧面的方式形成绝缘性遮光膜的工序；在绝缘性遮光膜上的至少存储器单元上形成导电性遮光膜的工序。
根据上述方法，通过以覆盖存储器单元的上方和侧面的方式形成绝缘性遮光膜，可以用简单的方法，来制造能够阻止在接触柱形成工序和布线工序中产生的UV光向存储器单元内入侵的半导体存储装置。
在某个优选实施方式中，优选还包括在形成了绝缘性遮光膜后，将该绝缘性遮光膜的表面加工为凹凸形状的工序。
根据本发明的半导体存储装置，通过在存储器单元的上方和位线接触柱附近的侧方形成遮光膜，可以有效地阻止在接触柱形成工序和布线工序中产生的UV光从两个方向的入侵。由此，可以实现没有由在半导体存储装置的制造工序中产生的UV光引起的Vt变动、可靠性高的半导体存储装置。
图1是模式地表示本发明实施方式1的半导体存储装置的结构的剖视图；图2是模式地表示本发明实施方式1的半导体存储装置的结构的俯视图；图3(a)～(d)是表示本发明实施方式1中的半导体存储装置的制造方法的工序剖视图；图4(a)～(d)是表示本发明实施方式1中的半导体存储装置的另一制造方法的工序剖视图；图5(a)～(d)是表示本发明实施方式1的半导体存储装置的另一其他制造方法的工序剖视图；图6是表示本发明实施方式2中的半导体存储装置的结构的剖视图，(a)是表示位线接触柱附近的结构的剖视图，(b)是表示字线接触柱附近的结构的剖视图；图7是模式地表示本发明实施方式2中的半导体存储装置的结构的俯视图；图8(a)～(d)是表示本发明实施方式2中的半导体存储装置的制造方法的工序剖视图；图9(a)～(d)是表示本发明实施方式2中的半导体存储装置的制造方法的工序剖视图；图10是表示本发明实施方式3中的半导体存储装置的结构的剖视图，(a)是表示位线接触柱附近的结构的剖视图，(b)是表示字线接触柱附近的结构的剖视图；图11(a)～(d)是表示本发明实施方式3中的半导体存储装置的制造方法的工序剖视图；图12(a)～(d)是表示本发明实施方式3中的半导体存储装置的制造方法的工序剖视图；图13是表示本发明实施方式4中的半导体存储装置的结构的剖视图，(a)是表示位线接触柱附近的结构的剖视图，(b)是表示字线接触柱附近的结构的剖视图；图14(a)～(d)是表示本发明实施方式4中的半导体存储装置的制造方法的工序剖视图；图15(a)～(d)是表示本发明实施方式4中的半导体存储装置的制造方法的工序剖视图；图16是表示本发明实施方式5中的半导体存储装置的结构的剖视图，(a)是表示位线接触柱附近的结构的剖视图，(b)是表示字线接触柱附近的结构的剖视图；图17(a)～(d)是表示本发明实施方式5中的半导体存储装置的制造方法的工序剖视图；图18(a)～(d)是表示本发明实施方式5中的半导体存储装置的制造方法的工序剖视图；图19(a)～(c)是说明在本发明的层间绝缘膜上形成开口部分时的校准偏差的剖视图；图20是表示本发明实施方式6中的半导体存储装置的结构的剖视图；图21(a)～(d)是表示本发明实施方式6中的半导体存储装置的制造方法的工序剖视图；图22(a)～(c)是表示本发明实施方式6中的半导体存储装置的制造方法的工序剖视图；图23是表示本发明实施方式7中的半导体存储装置的结构的剖视图；图24(a)～(d)是表示本发明实施方式7中的半导体存储装置的制造方法的工序剖视图；图25(a)～(c)是表示本发明实施方式7中的半导体存储装置的制造方法的工序剖视图；图26是表示现有的具有捕获性的栅极绝缘膜的存储器单元的一般结构的图；图27是表示现有的半导体存储装置的结构的剖视图，(a)是表示位线接触柱附近的结构的剖视图，(b)是表示字线接触柱附近的结构的剖视图；图28(a)～(d)是表示现有的半导体存储装置的制造方法的工序剖视图；图29是表示现有的其他半导体存储装置的结构的剖视图；图30(a)～(d)是表示现有的其他半导体存储装置的制造方法的工序剖视图。
图中100、200-存储器单元，101、201-半导体基板，102、202-位线，103、203-栅极绝缘膜，104、204-字线，105、205-(导电性)遮光膜，105a-侧壁膜，106、206-层间绝缘膜，107、207-绝缘膜，108-绝缘性遮光膜，109、209-位线接触柱，110、210-位线氧化膜，112、113、213、214-光致掩模，115-开口部分，116、212-字线接触柱，215-位线接触孔。
具体实施例方式
下面，参照附图来说明本发明实施方式。在下面的附图中，为了简化说明，用同一参照符号来表示实质上具有相同功能的构成要素。另外，本发明并不限于下面的实施方式。
(实施方式1)图1是模式地表示本发明实施方式1中的半导体存储装置的结构的剖视图，表示位线接触柱109附近的结构。
如图1所示，存储器单元100下述部件构成，即由在半导体基板101上形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜(未图示)和在栅极绝缘膜上形成的字线104。而且，在存储器单元100上形成有层间绝缘膜106，在该层间绝缘膜106中，形成有与位线102相连的位线接触柱109。
并且，在层间绝缘膜106上的至少覆盖存储器单元100的区域上形成有遮光膜105，在层间绝缘膜106上形成的遮光膜105的一部分在位线接触柱109的附近，形成为从层间绝缘膜106的表面进一步向膜中(符号105a所示的区域)延伸。
这里，捕获性的栅极绝缘膜例如由硅氧化膜、硅氮化膜和硅氧化膜的层叠膜构成的ONO膜，或硅氧化膜和硅氮化膜的层叠膜构成的ON膜构成。另外，遮光膜105例如由非晶硅膜或钨膜等的导电膜构成。
根据图1所示的结构，通过在存储器单元100的上方和位线接触柱109附近的侧面形成遮光膜105，即使在层间绝缘膜106上形成的遮光膜105和位线接触柱109之间存在间隙，也可有效阻止在接触柱形成工序和布线工序中产生的UV光的入侵。由此，可以实现没有因在半导体存储装置的制造工序中所产生的UV光引起的Vt变动、可靠性高的半导体存储装置。
图2是模式地表示了图1所示的半导体存储装置的结构的俯视图。如所公知的结构，存储器单元100以阵列状排列，位线102和字线104沿彼此正交的方向形成。
如图2所示，遮光膜105以覆盖按阵列状排列的存储器单元100的方式，形成在层间绝缘膜106上，并且，其一部分在位线接触柱109的附近，形成为从由虚线表示的区域105a向层间绝缘膜106中延伸。
这里，向层间绝缘膜106中延伸而形成的遮光膜105如图2所示，优选形成为与字线104平行。即，优选由虚线表示的区域105a形成为与字线104平行。
若这样构成，则可以更加有效地阻止从位线接触柱109附近的侧方向存储器单元100内入侵的UV光。
另外，如图1和图2所示，优选向层间绝缘膜106中延伸而形成的遮光膜105与和位线接触柱109相邻的字线104a接触。
若为这种结构，则通过字线104a本身也作为遮光膜而起作用，可以更有效地阻止从位线接触柱109附近的侧方向存储器单元100内入侵的UV光。
另外，在该情况下，由于与遮光膜105a接触的字线104a固定为遮光膜105a的电位，所以不能用于保持字线104本来的数据，而变为虚设字线。
但是，在通常的半导体存储装置中，考虑到按阵列状配置的存储器单元中，在周围排列的字线因工艺上的原因而产生的特性偏差，不作为本来的字线使用，而为虚设字线的情况很多。因此，为了得到本发明的作用效果，即使与位线接触柱109相邻的字线104a成为虚设字线，实际上也并不怎么成为问题。
下面，参照附图来说明本实施方式中的半导体存储装置的具体结构及其制造方法。
图3(a)～(d)是表示本实施方式中的半导体存储装置的制造方法的工序剖视图，表示位线接触柱109附近的结构。
首先，如图3(a)所示，在半导体基板101上，通过公知的方法形成存储器单元100，该存储器单元100由下述部件构成，即由n+扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜(未图示)和由多晶硅构成的字线104。
这里，捕获性的栅极绝缘膜例如由5nm的硅氧化膜、10nm的硅氮化膜和20nm的硅氧化膜的层叠膜形成的ONO膜构成。
接着，如图3(b)所示，在存储器单元100上，例如，通过CVD法形成由30nm～200nm的硅氧化膜构成的层间绝缘膜106。之后，使用光致掩模112，在位线接触柱的形成区域附近的层间绝缘膜106形成开口部分115。
接着，如图3(c)所示，在层间绝缘膜106上的至少覆盖存储器单元100的区域形成遮光膜105。这时，遮光膜105在位线接触柱的形成区域附近，形成为进一步延伸到在层间绝缘膜106中形成的开口部分115内。这里，遮光膜105例如通过使用CVD法将50nm～200nm厚的非晶硅膜堆积在层间绝缘膜106上而形成。之后，使用光致掩模113，去除遮光膜105的一部分，使得在存储器单元100上形成的遮光膜105残留下来。
最后，如图3(d)所示，在遮光膜105上堆积了绝缘膜107后，通过在绝缘膜107和层间绝缘膜106中，形成与位线102相连的位线接触柱109，而得到图1所示的半导体存储装置。
这里，在层间绝缘膜106上形成的开口部分115如图3(b)所示，也可形成为使与位线接触柱的形成区域相邻的字线104a露出。这时，在开口部分115内形成的遮光膜105a如图3(c)所示，形成为与字线104a接触。
根据上述的方法，通过在存储器单元的上方和位线接触柱附近的侧方形成遮光膜，能够以简单的方法，制造可以高效阻止在接触柱形成工序和布线工序中产生的UV光的入侵的半导体存储装置。
图3(a)～(d)所示的半导体存储装置的制造方法，通过在层间绝缘膜106形成开口部分115，形成了从层间绝缘膜106表面向膜中延伸的遮光膜105，但是，下面，参照图4(a)～(d)和图5(a)～(d)来对于通过更简便的方法来形成该遮光膜105进行说明。对于与图3(a)～(d)所示的工序公用的工序，省略其说明。
图4(a)～(d)是表示遮光膜105的另一形成方法的工序剖视图。
首先，如图4(a)所示，在半导体基板101上，形成包含位线102、捕获性的栅极绝缘膜(未图示)和字线104的存储器单元100。
接着，如图4(b)所示，在存储器单元100上堆积了层间绝缘膜106后，使用光致掩模112，去除层间绝缘膜106的一部分，使得处于位线接触柱的形成区域附近的字线104a的上面露出。另外，这时，以在半导体基板101表面上形成的字线104不露出的方式，蚀刻去除层间绝缘膜106，使得在半导体基板101表面上形成的字线104上残留有层间绝缘膜106。
接着，如图4(c)所示，在层间绝缘膜106上堆积了遮光膜105后，使用光致掩模113，蚀刻去除遮光膜105，使得在层间绝缘膜106的上面和侧面堆积的遮光膜105残留下来。
最后，如图4(d)所示，在遮光膜105上堆积了绝缘膜107后，在绝缘膜107中形成位线接触柱109，从而得到本实施方式的半导体存储装置。
另外，在使用导电性遮光膜作为遮光膜105的情况下，如图4(c)、(d)所示，在层间绝缘膜106的侧面残留的遮光膜105需要进行图案形成，使其不与在位线接触柱109的形成区域附近露出的位线102接触。
根据以上的方法，由于图4(c)的工序所需的光致掩模113可以与在图4(b)的工序中使用的光致掩模112为相同的图案，所以，通过以开口部分比图4(b)中形成的光致掩模112小的方式调整曝光量，可以使用公用的曝光用掩模。由此，与图3(a)～(d)所示的制造方法相比，可以减少曝光用掩模数量，结果，可以实现制造成本的降低。
图5(a)～(d)是表示遮光膜105的另一其他形成方法的工序剖视图。
首先，如图5(a)所示，在半导体基板101上，形成包含位线102、捕获性的栅极绝缘膜(未图示)和字线104的存储器单元100。
接着，如图5(b)所示，在存储器单元100上堆积了层间绝缘膜106和遮光膜105后，使用光致掩模112，蚀刻去除遮光膜105和层间绝缘膜106的一部分，使得处于位线接触柱的形成区域附近的字线104a的上面露出。另外，这时，以在半导体基板101表面上形成的字线104不露出的方式，蚀刻去除层间绝缘膜106，使得在半导体基板101表面上形成的位线102上残留有层间绝缘膜106。
接着，如图5(c)所示，在遮光膜105进一步堆积了其他的遮光膜后，通过各向异性蚀刻该遮光膜，在层间绝缘膜106的侧面形成由该遮光膜构成的侧壁膜105a。由此，层间绝缘膜106的上面和侧面处于由遮光膜105、105a覆盖的状态。
最后，如图5(d)所示，在遮光膜105上堆积了绝缘膜107后，在绝缘膜107中形成位线接触柱109，从而，得到本实施方式的半导体存储装置。
另外，在使用导电性遮光膜作为遮光膜105的情况下，如图5(c)、(d)所示，在层间绝缘膜105的侧面残留的遮光膜105a需要进行各向异性蚀刻，使其不与在位线接触柱109的形成区域附近露出的位线102接触。
根据以上的方法，由于在层间绝缘膜106的侧面形成的遮光膜105a通过各向异性蚀刻而自匹配地形成，所以，与图3(a)～(d)和图4(a)～(d)所示的制造方法相比，可以减少一次光致掩模工序。并且，也可以使位线接触柱109和存储器单元100在光致掩模工序中的匹配余量减小。由此，可以降低制造成本，并且，可以实现半导体存储装置的微小化。
另外，在图4(a)～(d)和图5(a)～(d)所示的方法中，虽然形成有位线接触柱109的绝缘膜107通过与层间绝缘膜106不同的工序形成，但是，在本发明中，与图1所示的形成有位线接触柱109的层间绝缘膜106没有区别。
因此，在图4(d)和图5(d)中，沿字线104a延伸的遮光膜105与从层间绝缘膜106的表面向该膜中延伸而形成的相等。
(实施方式2)图1所示的实施方式1的半导体存储装置，通过将向层间绝缘膜106中延伸而形成的遮光膜105形成为与字线104平行，如图2所示，有效地阻止了从位线接触柱109附近的侧方向存储器单元100内入侵的UV光。
但是，由于位线接触柱109和与其相邻的字线的距离，与字线接触柱116和与其相邻的位线102的距离相比，通常较短，所以，阻止从位线接触柱109附近的侧方向存储器单元100内入侵的UV光，比从字线接触柱116附近的侧方向存储器单元100内入侵的UV光效果大。因此，实施方式1中所示的遮光膜105的结构在提高半导体装置的可靠性方面，可以说是极其有效的手段。
但是，若发展半导体存储装置的微小化，当然也会由于字线接触柱116和与其相邻的位线102的距离接近，使得从字线接触柱116附近的侧方向存储器单元100内入侵的UV光的对策也变得重要。
因此，考虑在层间绝缘膜106中延伸而形成的遮光膜105的一部分不仅形成为与字线104平行，还形成为与位线102平行。
但是，如图1所示，在向层间绝缘膜106中延伸而形成的遮光膜105形成为与字线104a接触的情况下，若向层间绝缘膜106中延伸而形成的遮光膜105形成为与位线102平行，则会产生经由遮光膜105，字线104之间短路的问题。
因此，在本实施方式2中，提出了一种解决该问题，有效地阻止从字线接触柱附近的侧方向存储器单元内入侵的UV光的半导体存储装置。下面，参照图6和图7来进行具体说明。另外，对于与上述的实施方式1所示的结构公用的结构，省略详细的说明。
图6(a)、(b)是模式地表示本发明实施方式2中的半导体存储装置的结构的剖视图，(a)表示位线接触柱109附近的结构，(b)表示字线接触柱116附近的结构。
如图6(a)、(b)所示，存储器单元100由下述部件构成，即由在半导体基板101形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜103、在栅极绝缘膜103上形成的字线104。另外，在存储器单元100上形成有层间绝缘膜106，在该层间绝缘膜106中，形成有与位线102相连的位线接触柱109和与字线104相连的字线接触柱116。
并且，在层间绝缘膜106的至少覆盖存储器单元100的区域上，形成有遮光膜105，遮光膜105的一部分在位线接触柱109的附近和字线接触柱附近，形成为从层间绝缘膜106的表面进一步向膜中(符号105a、105b所示的区域)延伸。
图7是模式地表示图6(a)、(b)所示的半导体存储装置的结构的俯视图。众所周知，存储器阵列100按阵列状排列，位线102和字线104在相互正交的方向形成。
如图7所示，遮光膜105以覆盖按阵列状排列的存储器单元100的方式形成在层间绝缘膜106上，并且，在位线接触柱109的附近和字线接触柱116的附近，该遮光膜105分别形成为从由虚线表示的区域105a、105b向层间绝缘膜106中延伸。这里，向层间绝缘膜106中延伸而形成的遮光膜105a和105b形成为分别与字线104和位线102平行。
另外，如图6(a)、(b)所示，在本实施方式中，由于在层间绝缘膜106中延伸而形成的遮光膜105a和105b形成为与字线104不接触，所以，即使遮光膜105形成为与位线102平行，也不产生字线104之间短路的问题。
因此，若为图6(a)、(b)所示的结构，则不仅可以有效地阻止从位线接触柱109附近的侧方向存储器单元内入侵的UV光，还可以有效地阻止从字线接触柱116附近的侧方向存储器单元100内入侵的UV光。由此，即使半导体存储装置微小化，也不存在因接触柱形成工序和布线工序中产生的UV光而引起的Vt变动，从而，可以实现可靠性高的半导体存储装置。
另外，由于向层间绝缘膜106中延伸而形成的遮光膜105a和105b形成为不与字线104接触，所以，当然还可以将与位线接触柱109相邻的字线作为以保持数据为主要目的的字线而使用。
接着，参照图8(a)～(d)和图9(a)～(d)来说明本实施方式2的半导体存储装置的制造方法。另外，对于与图3(a)～(d)所示的实施方式1的工序公用的工序，省略说明。
图8(a)～(d)和图9(a)～(d)是表示了本实施方式中的半导体存储装置的制造方法的工序剖视图，图8(a)～(d)表示位线接触柱109附近的结构，图9(a)～(d)表示字线接触柱116附近的结构。
首先，如图8(a)、图9(a)所示，在半导体基板101上形成存储器单元100，该存储器单元100具有由n+型扩散层构成的位线102、位线氧化膜110、由ONO膜构成的捕获性栅极绝缘膜103和由多晶硅构成的字线。
接着，如图8(b)、图9(b)所示，在存储器单元100上形成了由硅氧化膜构成的层间绝缘膜106后，使用光致掩模112，在位线接触柱的形成区域附近和字线接触柱的形成区域附近的层间绝缘膜106形成开口部分115。该开口部分115形成为分别平行于字线104和位线102。
接着，如图8(c)、图9(c)所示，在层间绝缘膜106上的至少覆盖存储器单元100的区域上形成遮光膜105。这时，遮光膜105的一部分在位线接触柱的形成区域附近和字线接触柱的形成区域附近，进一步延伸形成到在层间绝缘膜106中形成的开口部分115内。之后，使用光致掩模113，蚀刻去除遮光膜105的一部分，使得在存储器单元100上形成的遮光膜105残留下来。
最后，如图8(d)、图9(d)所示，在遮光膜105上堆积了绝缘膜107后，通过在绝缘膜107和层间绝缘膜106中，形成与位线102相连的位线接触柱109和与字线104相连的字线接触柱116，从而，得到图6(a)、(b)所示的半导体存储装置。
(实施方式3)图6(a)、(b)所示的实施方式2的半导体存储装置，通过将向层间绝缘膜106中延伸而形成的遮光膜105形成为与字线104和位线102平行，有效地阻止了从位线接触柱109附近和字线接触柱116附近向存储器单元100内入侵的UV光。
可是，在图8(b)和图9(b)所示的工序中，优选在层间绝缘膜106中形成的开口部分115尽量形成到字线104的附近，但是由于开口部分105的形成通过层间绝缘膜106的时间蚀刻而进行，所以，很难无偏差地控制开口部分115的深度。
因此，在本实施方式3中，提出了一种良好地控制在层间绝缘膜106中延伸而形成的遮光膜105的深度而形成的半导体存储装置。下面，参照图10(a)、(b)来具体进行说明。另外，对于与上述实施方式2所示的结构公用的结构，省略详细说明。
图10(a)、(b)是模式地表示本发明实施方式3中的半导体存储装置的结构的剖视图，(a)表示位线接触柱109附近的结构，(b)表示字线接触柱116附近的结构。
如图10(a)、(b)所示，存储器单元100由下述部件构成，即由在半导体基板101上形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜103、在栅极绝缘膜103上形成的字线104。另外，在存储器单元100上形成有层间绝缘膜106，在该层间绝缘膜106中，形成有与位线102相连的位线接触柱109和与字线104相连的字线接触柱116。
并且，在层间绝缘膜106的至少覆盖存储器单元100的区域，形成有绝缘性遮光膜108和导电性遮光膜105，并且，在位线接触柱109的附近和字线接触柱附近，在从层间绝缘膜106的表面向膜中延伸的区域，形成绝缘性遮光膜108和导电性遮光膜105。
这里，绝缘性遮光膜108例如由20nm～50nm膜厚的硅氮化膜、富硅氮化膜、富硅氧化膜等构成，导电性遮光膜例如由50nm～200nm膜厚的非晶硅膜和钨膜等构成。
根据图10(a)、(b)所示的结构，如后所述，由于可以使在层间绝缘膜106中形成的绝缘性导电膜108的膜厚薄到20nm～50nm左右，且良好地控制形成，所以，可以使向层间绝缘膜106中延伸而形成的导电性遮光膜105形成为接近字线104。由此，可以更有效地阻止从位线接触柱109附近和字线接触柱116附近的侧面向存储器单元100内入侵的UV光。
另外，当然由于绝缘性遮光膜108本身也具有遮光性，所以，与导电性遮光膜105组合，实现了UV光的遮光特性的提高，与此同时，由于绝缘性遮光膜108还具有绝缘字线104和导电性遮光膜105的功能，所以与实施方式2相同，可以将向层间绝缘膜106中延伸而形成的遮光膜105形成为与字线104和位线102平行。
接着，参照图11(a)～(d)和图12(a)～(d)来说明本实施方式3中的半导体存储装置的制造方法。另外，对于与上述实施方式2的工序公用的工序，省略详细的说明。
图11(a)～(d)和图12(a)～(d)是表示了本实施方式中的半导体存储装置的制造方法的工序剖视图，图11(a)～(d)表示位线接触柱109附近的结构，图12(a)～(d)表示字线接触柱116附近的结构。
首先，如图11(a)、图12(a)所示，在半导体基板101上，形成具有位线102、位线氧化膜110、捕获性栅极绝缘膜103和字线的存储器单元100。
接着，如图11(b)、图12(b)所示，在存储器单元100上形成了层间绝缘膜106后，使用光致掩模112，在位线接触柱的形成区域附近和字线接触柱的形成区域附近的层间绝缘膜106形成开口部分115，使得字线104露出。该开口部分115形成为分别平行于字线104和位线102。
接着，如图11(c)、图12(c)所示，在层间绝缘膜106上的至少覆盖存储器单元100的区域，形成绝缘性遮光膜108和导电性遮光膜105的层叠膜。这时，层叠膜的一部分形成为在位线接触柱的形成区域附近和字线接触柱的形成区域附近，进一步延伸到在层间绝缘膜106中形成的开口部分115内。之后，使用光致掩模113，蚀刻去除层叠膜的一部分，使得在存储器单元100上形成的遮光膜105残留下来。
最后，如图11(d)、图12(d)所示，在层叠膜108、105上堆积了绝缘膜107后，通过在绝缘膜107和层间绝缘膜106中形成与位线102相连的位线接触柱109和与字线104相连的字线接触柱116，从而，得到图10(a)、(b)所示的半导体存储装置。
这里，由于在层间绝缘膜106中形成的开口部分115是对层间绝缘膜106进行蚀刻，直到露出字线104而形成的，所以，能够容易地控制开口部分115的深度方向。另外，由于绝缘性遮光膜108使用例如CVD法，堆积在开口部分115的侧面和底面，所以，能够很好地对膜厚较薄的绝缘性遮光膜108进行控制，使其形成在开口部分115的侧面和底面。由此，可以使在层间绝缘膜106中延伸而形成的导电性遮光膜105形成为接近于字线104。
而且，在本实施方式3中，虽然遮光膜由绝缘性遮光膜108和导电性遮光膜105的层叠膜构成，但是也可进行加工，使该层叠膜的界面具有凹凸形状。虽然遮光膜在其特性上不能完全遮断UV光的入侵，但是即使UV光的一部分透过导电性遮光膜105，也会通过在层叠膜的界面形成的凹凸形状，使得UV光发生乱反射，由此，在实际效果上能够提高遮光膜的遮光性。
另外，层叠膜的界面凹凸形状可以通过例如在堆积绝缘性层叠膜108时，进行氩气溅射等的逆溅射，将绝缘性遮光膜108的表面加工为凹凸形状而形成。
而且，在本实施方式3中，虽然遮光膜由绝缘性遮光膜108和导电性遮光膜105的层叠膜构成，但是，若着眼于使导电性遮光膜105形成为接近于字线104的方面，则代替绝缘性遮光膜108，使用没有遮光性的绝缘膜，也可达到该目的。
(实施方式4)在图10(a)、(b)所示的实施方式3的半导体存储装置中，遮光膜由绝缘性遮光膜108和导电性遮光膜105的层叠膜构成，但是，这是以使导电性遮光膜105接近字线104而形成为主要目的。
本发明实施方式4的半导体存储装置，谋求积极利用绝缘性遮光膜所具有的遮光性。下面，参照图13(a)、(b)来进行具体的说明。另外，对于与上述的实施方式1～实施方式3中所说明的结构公用的结构，省略详细的说明。
图13(a)、(b)是模式地表示本发明实施方式4中的半导体存储装置的结构的剖视图，(a)表示位线接触柱109附近的结构，(b)表示字线接触柱116附近的结构。
如图13(a)、(b)所示，存储器单元100由下述部件构成，即由在半导体基板101形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜103、在栅极绝缘膜103上形成的字线104。而且，以覆盖存储器单元100的上面和侧面的方式形成绝缘性遮光膜108，并在其上堆积层间绝缘膜106。进而，在该层间绝缘膜106中，形成与位线102相连的位线接触柱109和与字线104相连的字线接触柱116。
并且，在层间绝缘膜106的至少覆盖存储器单元100的区域形成遮光膜105，同时在位线接触柱109的附近和字线接触柱116附近，在从层间绝缘膜106的表面向膜中延伸的区域进一步形成遮光膜105。另外，在膜中形成的遮光膜105与在字线104上形成的绝缘性遮光膜108接触。
本实施方式4的半导体存储装置可以说是在实施方式1的半导体存储装置中，在存储器单元100和层间绝缘膜106之间插入绝缘性遮光膜108，使其覆盖存储器单元100的上面和侧面。
根据图13(a)、(b)所示的结构，由于除了通过实施方式1所示的半导体存储装置发挥的UV光遮断效果之外，还增加了由覆盖存储器单元100的绝缘性遮光膜108发挥的遮断效果，所以，可以更有效地阻止在接触柱形成工序和布线工序中产生的UV光向存储器单元100内的入侵。
接着，参照图14(a)～(d)和图15(a)～(d)来说明本实施方式4中的半导体存储装置的制造方法。另外，对于与上述的实施方式1～3所示的工序公用的工序，省略说明。
图14(a)～(d)和图15(a)～(d)是表示了本实施方式中的半导体存储装置的制造方法的工序剖视图，图14(a)～(d)表示位线接触柱109附近的结构，图15(a)～(d)表示字线接触柱116附近的结构。
首先，如图14(a)、图15(a)所示，在半导体基板101上，形成具有位线102、位线氧化膜110、捕获性栅极绝缘膜103和字线104的存储器单元100。
接着，如图14(b)、图15(b)所示，形成膜厚为20nm～50nm左右的绝缘性遮光膜108，使其覆盖存储器单元100的上面和侧面，并在其上进一步堆积层间绝缘膜106。然后，使用光致掩模112，蚀刻在位线接触柱的形成区域附近和字线接触柱的形成区域附近的层间绝缘膜106，直到绝缘性遮光膜108露出，形成开口部分115。
接着，如图14(c)、图15(c)所示，在层间绝缘膜106的至少覆盖存储器单元100的区域形成遮光膜105。这时，遮光膜105的一部分还在位线接触柱的形成区域附近和字线接触柱的形成区域附近，形成于在层间绝缘膜106中形成的开口部分115内。之后，使用光致掩模113，蚀刻去除遮光膜105的一部分，使得在存储器单元100上形成的遮光膜105残留下来。
最后，如图14(d)、图15(d)所示，在遮光膜105上堆积了绝缘膜107后，通过在绝缘膜107和层间绝缘膜106中形成与位线102相连的位线接触柱109和与字线104相连的字线接触柱116，从而，得到图13(a)、(b)所示的半导体存储装置。
这里，在层间绝缘膜106中形成的开口部分115，通过蚀刻层间绝缘膜106直到露出绝缘性遮光膜108而形成，这时，绝缘性遮光膜108作为蚀刻限制器而起作用。因此，由于在字线104上形成的绝缘性遮光膜108具有较薄的膜厚，所以，可以使向层间绝缘膜106中延伸而形成的导电性遮光膜105形成为接近于字线104。
另外，本实施方式4中，也可以通过在绝缘性遮光膜108的表面形成凹凸形状，来进一步提高半导体存储装置的遮光性。
(实施方式5)在实施方式1～实施方式4所示的半导体存储装置中，在存储器单元100上形成的遮光膜105经由层间绝缘膜106而形成，考虑字线104和遮光膜105的寄生电容、以及字线104与遮光膜105的绝缘性，将该层间绝缘膜106设定为规定的膜厚。从这些事情来看，层间绝缘膜106的膜厚要求具有某种程度的厚度。
另一方面，若从作为本发明的目的来提高遮光性的观点来看，则优选使遮光膜105形成为尽可能接近于存储器单元100，其意味着要变薄层间绝缘膜106的膜厚。
可是，若观察近年来半导体存储装置的发展状况，则半导体存储装置微小化的发展惊人，随之，Vt的低电压化进步。鉴于这种状况，在本实施方式5中，提出了一种还可对应于今后的Vt低电压化的半导体存储装置。下面，参照图16(a)、(b)来进行具体说明。另外，对于与上述的实施方式1～实施方式4中所说明的结构公用的结构，省略详细的说明。
图16(a)、(b)是模式地表示本发明实施方式5中的半导体存储装置的结构的剖视图，(a)表示位线接触柱109附近的结构，(b)表示字线接触柱116附近的结构。
如图16(a)、(b)所示，存储器单元100由下述部件构成，即由在半导体基板101形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜103、在栅极绝缘膜103上形成的字线104。并且，以覆盖存储器单元100的上面和侧面的方式形成有绝缘性遮光膜108。进而，在绝缘性遮光膜108上的至少存储器单元100上，形成导电性遮光膜105。
在导电性遮光膜105上堆积层间绝缘膜106，在层间绝缘膜106中形成与位线102相连的位线接触柱109和与字线104相连的字线接触柱116。
本实施方式5的半导体存储装置的特征在于，导电性遮光膜105不经由层间绝缘膜106，而经由膜厚薄的绝缘性遮光膜108形成在存储器单元上。由此，由于导电性遮光膜105接近于存储器单元100而形成，所以，可以更加提高由导电性遮光膜105进行的UV光的遮断效果。
另外，本实施方式中，由于绝缘性遮光膜108的膜厚薄，所以，预想字线104和遮光膜105的耐压变小，但是，通过优选化绝缘性遮光膜108的膜厚、材料等，可以设定低Vt化时所要求的耐压。
另外，本实施方式中，也可以通过在绝缘性遮光膜108的表面形成凹凸形状，来进一步提高半导体存储装置的遮光性。
(实施方式6)实施方式1～4所示的半导体存储装置中，若半导体存储装置的微小化发展，则如图19(a)所示，存储器单元100的高度相对位线接触柱(未图示)形成区域的宽度之比，即，宽高比变大，在堆积了层间绝缘膜106之后，在与位线接触柱相邻的字线104附近，即，在存储器单元100上形成的层间绝缘膜106的表面106a和位线接触柱的形成区域上形成的层间绝缘膜106的表面106b，会产生阶梯部。
当在层间绝缘膜106上形成如图3(b)所示的开口部分115时，本来应为如图19(b)所示，开口部分115的形成用的光致掩模112应该在层间绝缘膜106平坦的位置开口。但是，如图19(c)所示，在层间绝缘膜106存在上述这种大的阶差的状态下，若产生光致掩模112的匹配偏差，则有跨过阶梯部形成光致掩模112的开口部分的可能性。这时，存在着在阶梯部产生光致抗蚀剂的残差的可能，可认为开口部分115比希望的形状小，之后会产生不能将堆积的遮光膜埋入到开口部分115等的问题。
因此，在本实施方式6中，提出了一种使开口部分115稳定形成的半导体存储装置。下面，参照图20来进行具体说明。
图20是模式地表示本发明实施方式6中的半导体存储装置的结构的剖视图，表示位线接触柱109附近的结构。
如图20所示，存储器单元100由下述部件构成，即由在半导体基板101形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜(未图示)、在栅极绝缘膜上形成的字线104。另外，在存储器单元100上形成有层间绝缘膜106，在该层间绝缘膜106中，形成与位线102相连的位线接触柱109。
并且，在层间绝缘膜106上的至少覆盖存储器单元100的区域，形成有遮光膜105，在层间绝缘膜106上形成的遮光膜105的一部分，在位线接触柱109的附近形成为从层间绝缘膜106的表面进一步向膜中(符号105a所示的区域)延伸。
而且，由于存储器单元100上的层间绝缘膜106和位线接触柱109形成区域的层间绝缘膜的阶差d1，通过CMP(Chemical Mecanical Polish)法等而被平坦化，所以，与层间绝缘膜106的成膜之后相比，处于降低了阶差的状态。
另外，与位线接触柱109相邻的字线105a附近的层间绝缘膜106的阶梯部优选为100nm以下的阶差。
接着，参照图21和图22来说明本实施方式6的半导体存储装置的制造方法。另外，省略与图3(a)～(d)所示的实施方式1的工序公用的工序说明。
图21(a)～(d)和图22(a)～(c)是表示了本实施方式6中的半导体存储装置的制造方法的工序剖视图，表示位线接触柱109附近的结构。
首先，如图21(a)所示，在半导体基板101上，形成具有由n+型扩散层构成的位线102、位线氧化膜110、由ONO膜构成的捕获性栅极绝缘膜(未图示)和由多晶硅构成的字线的存储器单元100，在存储器单元100上堆积由硅氧化膜构成的层间绝缘膜106。这时，若微小化半导体存储装置，则存储器单元100的高度相对位线接触柱的形成区域的宽度之比变大。因此，存储器单元100上的层间绝缘膜106和位线接触柱形成区域的层间绝缘膜106的阶差d1，最大会以存储器单元100的高度而产生。由于存储器单元距半导体基板101表面的高度典型地最大约为250nm，所以，这时，阶差d1也最大产生约为250nm。
接着，如图21(b)所示，通过CMP法等来使层间绝缘膜106平坦，从而，降低存储器单元100上的层间绝缘膜106和位线接触柱形成区域上的层间绝缘膜106的阶差。由此，将存储器单元100上的层间绝缘膜106的表面和位线接触柱形成区域的层间绝缘膜106的表面的阶差d1，降低为100nm以下。
接着，如图21(c)所示，使用光致掩模112，在位线接触柱形成区域附近的层间绝缘膜106形成开口部分115。该开口部分115形成为与字线104平行。
接着，如图21(d)所示，在层间绝缘膜106上堆积遮光膜105。这时，遮光膜105的一部分在位线接触柱的形成区域附近，形成为进一步延伸到在层间绝缘膜106中形成的开口部分115内。
之后，如图22(a)所示，使用光致掩模113，蚀刻去除遮光膜105的一部分，使得在存储器单元100上形成的遮光膜105残留下来。
接着，如图22(b)所示，在整个面上堆积例如由硅氧化膜构成的绝缘膜107。这时，在从存储器单元100上到位线接触柱的形成区域，绝缘膜107的阶差大的情况下，根据需要，通过CMP法来进行阶差降低。
最后，如图22(c)所示，通过在绝缘膜107和层间绝缘膜106中，形成与位线102相连的位线接触柱109，而得到图20所示的半导体存储装置。
这里，通过使用由图21(b)所示的CMP法来使层间绝缘膜106平坦，可以降低从存储器单元100上到位线接触柱的形成区域产生的阶差，即使在图21(c)所示的光致掩模112的图案形成工序中产生匹配偏差，光致掩模112的图案边缘跨过层间绝缘膜106的阶梯部，在光致掩模112的开口部分上也很难产生光致抗蚀剂的残渣，从而，可以稳定形成所希望的形状。
另外，本实施方式6中，也可以如图6(a)、(b)所示，将向层间绝缘膜106中延伸而形成的遮光膜105a，形成为与字线104不接触。
而且，也可以如图10(a)所示，在层间绝缘膜106上的至少覆盖存储器单元100的区域形成绝缘性遮光膜和导电性遮光膜的同时，在位线接触柱109的附近，在从层间绝缘膜106的表面向膜中延伸的区域形成绝缘性遮光膜和导电性遮光膜105。
并且，如图13所示，也可以形成绝缘性遮光膜，使其覆盖存储器单元100的上面和侧面，并在其上堆积层间绝缘膜106。
(实施方式7)在实施方式6所示的半导体存储装置中，若微小化进一步发展，则认为即使通过CMP法进行平坦化来降低图20所示的阶差d1，有时其影响也明显存在。因此，在本实施方式7中，提出了一种可以形成遮光结构而不受图20所示的阶差d1影响的半导体存储装置。下面，参照图23来进行具体说明。
图23是模式地表示本发明实施方式7中的半导体存储装置的结构的剖视图，表示位线接触柱109附近的结构。
如图23所示，存储器单元100由下述部件构成，即由在半导体基板101形成的扩散层构成的位线102、在位线102之间形成的捕获性栅极绝缘膜(未图示)、在栅极绝缘膜上形成的字线104。另外，从相邻于位线接触柱109的字线104a的一部分到位线接触柱109的形成区域，在层间绝缘膜106形成有开口部分，在该开口部分处，在比字线104a靠向上方处不形成层间绝缘膜106。
这里，存储器单元100和位线接触柱109形成区域上的层间绝缘膜106的阶差d2为60nm以下。
这里，优选阶差d2低的理由如下。即，虽然在位线接触柱109的形成区域暂时堆积了遮光膜105，但是由于遮光膜105具有导电性，所以需要位线接触柱109和遮光膜105不接触。因此，需要使用光致掩模来有选择地去除位线接触柱109附近的遮光膜105的一部分。这时，在产生掩模的匹配偏差时，为了防止在存储器单元100和位线接触柱109形成区域上的层间绝缘膜106的阶梯部上产生光致抗蚀剂的残渣，希望阶差d2低到60nm以下。
另外，阶差d2的降低，在与位线接触柱109相邻的两个字线104a的间隔变窄并进一步发展微小化的情况下有效。而且，为了减少制造成本，去除遮光膜105的一部分的光致掩模使用校准精度不怎么高的掩模，在允许某种程度匹配偏差的情况下有效。
并且，在层间绝缘膜106上的至少覆盖存储器单元100的区域形成遮光膜105，在层间绝缘膜106上形成的遮光膜105的一部分形成为，在从相邻于位线接触柱109的字线104a的一部分到位线接触柱109的形成区域而形成的开口部分的一部分，进一步延伸(符号105a表示的区域)。
接着，参照图24和图25来说明本实施方式7中的半导体存储装置的制造方法。另外，省略与图21和图22所示的实施方式6的工序公用的工序说明。
图24(a)～(d)和图25(a)～(c)是表示了本实施方式7中的半导体存储装置的制造方法的工序剖视图，表示位线接触柱109附近的结构。
首先，如图24(a)所示，在半导体基板101上，形成具有由n+型扩散层构成的位线102、位线氧化膜110、由ONO膜构成的捕获性栅极绝缘膜(未图示)和由多晶硅构成的字线的存储器单元100，在存储器单元100上堆积由硅氧化膜构成的层间绝缘膜106。这时，若微小化半导体存储装置，则从存储器单元100到位线接触柱，在层间绝缘膜106会产生最大相当于存储器单元100的高度的阶差。
接着，如图24(b)所示，通过CMP法等来使层间绝缘膜106平坦，从而降低存储器单元100上的层间绝缘膜106和位线接触柱形成区域的层间绝缘膜106的阶差。
接着，如图24(c)所示，使用光致掩模112去除层间绝缘膜106的一部分，直到相邻于位线接触形成区域的字线104a的一部分露出。这时，在位线接触柱的形成区域上残留层间绝缘膜106的一部分，存储器单元100(字线104)的表面和位线接触柱形成区域上的层间绝缘膜106的表面的阶差d2为60nm以下。
接着，如图24(d)所示，在层间绝缘膜106上和字线104a上堆积遮光膜105。这时，遮光膜105的一部分形成为，进一步延伸到从字线104a的一部分到位线接触柱的形成区域而形成的开口部分内(符号105a表示的区域)。
之后，如图25(a)所示，使用光致掩模113，去除位线接触柱形成区域的遮光膜105。这时，在存储器单元100上形成的遮光膜105形成为从字线104a的一部分延伸到位线接触柱形成区域的附近。
接着，如图25(b)所示，在整个面上堆积例如由硅氧化膜构成的绝缘膜107。这时，在从存储器单元100上到位线接触柱的形成区域绝缘膜107的阶差大的情况下，根据需要，通过CMP法来进行阶差降低。
最后，如图25(c)所示，通过在绝缘膜107和层间绝缘膜106中，形成与位线102相连的位线接触柱109，从而得到图23所示的半导体存储装置。
本实施方式中，如图24(c)所示的光致掩模112的图案形成工序进行图案形成，使得从字线104a的一部分到位线接触柱的形成区域开口，其与实施方式6不同。由此，即使在产生光致掩模112的匹配偏差的情况下，光致掩模112的图案边缘也不会跨过从字线104a到位线接触柱的形成区域形成的层间绝缘膜106的阶梯部。
另外，在图25(a)所示的工序中，在相邻于位线接触柱的两个字线104a变为窄间距而进行微小化的情况下，或者为了削减制造成本，光致掩模113使用校准精度不怎么高的掩模的情况下，在与光致掩模113产生了匹配偏差时，考虑到有时光致掩模113的图案边缘会跨过存储器单元100(字线104)的表面和位线接触柱109形成区域上的层间绝缘膜106的表面的阶差d2。在光致掩模113的图案边缘跨过阶差d2的情况下，若阶差d2高，则会产生光致抗蚀剂的残渣，认为不能将遮光膜105加工为希望的形状。因此，在图24(c)所示的工序中，需要预先降低阶差d2。
另外，本实施方式7中，也可以如图6(a)、(b)所示，形成向层间绝缘膜106中延伸而形成的遮光膜105a，使其不与字线104接触。
而且，也可以如图10(a)所示，在层间绝缘膜106上的至少覆盖存储器单元100的区域，形成绝缘性遮光膜和导电性遮光膜，同时，在从字线104a的一部分到位线接触柱的形成区域，在从层间绝缘膜106的表面延伸的区域形成绝缘性遮光膜和导电性遮光膜。
并且，也可以如图13所示，形成绝缘性遮光膜，使其覆盖存储器单元100的上面和侧面，并在其上堆积层间绝缘膜106。
另外，本发明中，所谓“层间绝缘膜”是指至少使存储器单元、位线接触柱和字线接触柱彼此电绝缘，并且，与其他半导体装置的构成要素(例如布线等)电绝缘的膜，不管该膜本身由何种材料构成，或通过哪个工序形成，还包含例如由不同的材料构成的两层以上的膜所形成的结构。
以上，通过优选的实施方式说明了本发明，但是这样的描述并不是限定事项，当然可进行各种变动。例如，在上述实施方式中，以具有捕获性栅极绝缘膜的存储器单元为对象进行了说明，但是只要是通过注入电子来控制存储器单元的写入，也可将本发明的结构应用于其他结构的存储器单元。
工业上的可利用性根据本发明，提供能够防止由在半导体存储装置的制造工序中产生的UV光引起的Vt变动、可靠性高的半导体存储装置及其制造方法。
权利要求
1.一种半导体存储装置，包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的所述位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，在所述存储器单元上形成有层间绝缘膜；在所述层间绝缘膜中形成有与所述位线相连的位线接触柱；在所述层间绝缘膜的至少覆盖所述存储器单元的区域形成有遮光膜；形成在所述层间绝缘膜上的遮光膜的一部分在所述位线接触柱的附近，形成为从所述层间绝缘膜的表面向该膜中进一步延伸。
2.根据权利要求1所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分形成为与所述字线平行。
3.根据权利要求1所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分，与相邻于所述位线接触柱的字线接触。
4.根据权利要求3所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分，经由绝缘膜与所述字线接触。
5.根据权利要求4所述的半导体存储装置，其特征在于所述绝缘膜由绝缘性遮光膜构成。
6.根据权利要求1所述的半导体存储装置，其特征在于在所述层间绝缘膜中形成与所述字线连接的字线接触柱；向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分形成为在所述字线接触柱的附近，向所述层间绝缘膜中延伸。
7.根据权利要求6所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分形成为与所述位线平行。
8.根据权利要求1所述的半导体存储装置，其特征在于向所述层间绝缘膜中延伸而形成的所述遮光膜的一部分，在所述层间绝缘膜中形成的开口部分内形成。
9.根据权利要求1所述的半导体存储装置，其特征在于所述遮光膜由导电性遮光膜和绝缘性遮光膜的层叠膜构成。
10.根据权利要求9所述的半导体存储装置，其特征在于所述导电性遮光膜和所述绝缘性遮光膜的界面形成为凹凸形状。
11.根据权利要求3所述的半导体存储装置，其特征在于与所述遮光膜的一部分接触的所述字线，是不用于数据保持的虚设字线。
12.根据权利要求1所述的半导体存储装置，其特征在于所述遮光膜在形成所述位线接触柱之前形成。
13.根据权利要求1所述的半导体存储装置，其特征在于所述层间绝缘膜在相邻于所述位线接触柱的所述字线附近具有阶梯部，所述阶梯部的阶差被平坦化到100nm以下。
14.根据权利要求1所述的半导体存储装置，其特征在于形成所述位线接触柱的区域的所述层间绝缘膜的表面高度在与所述位线接触柱相邻的所述字线的表面高度以下。
15.根据权利要求14所述的半导体存储装置，其特征在于形成所述位线接触柱的区域的所述层间绝缘膜的表面高度和与所述位线接触柱相邻的所述字线的表面高度之间的差在60nm以下。
16.一种半导体存储装置，包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的所述位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，以覆盖所述存储器单元的上面和侧面的方式形成有绝缘性遮光膜；在所述绝缘性遮光膜上的至少所述存储器单元上形成有导电性遮光膜。
17.一种半导体存储装置的制造方法，其中，所述半导体存储装置包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的所述位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，所述半导体存储装置的制造方法包括在所述存储器单元上形成有层间绝缘膜的工序；在所述层间绝缘膜上的至少覆盖所述存储器单元的区域形成遮光膜的工序和在所述层间绝缘膜中形成与所述位线相连的位线接触柱的工序；在所述形成遮光膜的工序中，在所述层间绝缘膜上形成的所述遮光膜的一部分形成为在所述位线接触柱的形成区域附近，从所述层间绝缘膜的表面向该膜中进一步延伸。
18.根据权利要求17所述的半导体存储装置的制造方法，其特征在于还具有在形成所述层间绝缘膜后，在所述位线接触柱的形成区域附近的所述层间绝缘膜，形成开口部分的工序；在所述形成遮光膜的工序中，所述遮光膜形成在所述层间绝缘膜上的至少覆盖所述存储器单元的区域和形成在所述层间绝缘膜的所述开口部分内。
19.根据权利要求18所述的半导体存储装置的制造方法，其特征在于所述开口部分以使与所述位线接触柱的形成区域相邻的字线露出的方式形成；形成在所述开口部分内的所述遮光膜与所述字线接触。
20.根据权利要求19所述的半导体存储装置的制造方法，其特征在于还包括在形成所述开口部分后，至少在所述开口部分的侧面和底面形成绝缘性遮光膜的工序；所述遮光膜经由所述绝缘性遮光膜与所述字线接触。
21.根据权利要求18所述的半导体存储装置的制造方法，其特征在于还包括在所述存储器单元上形成所述层间绝缘膜之前，以覆盖所述存储器单元的上面和侧面的方式形成绝缘性遮光膜的工序；所述开口部分形成为使所述绝缘性遮光膜露出；在所述开口部分内形成的所述遮光膜与所述绝缘性遮光膜接触。
22.根据权利要求17所述的半导体存储装置的制造方法，其特征在于所述位线接触柱的形成工序在所述遮光膜的形成工序之后执行。
23.根据权利要求17所述的半导体存储装置的制造方法，其特征在于所述形成层间绝缘膜的工序还包含使所述层间绝缘膜平坦的工序，该工序使得与所述层间绝缘膜的所述位线接触柱相邻的所述字线附近的阶差为100nm以下。
24.根据权利要求17所述的半导体存储装置的制造方法，其特征在于所述形成层间绝缘膜的工序还包括去除形成了所述位线接触柱的区域的所述层间绝缘膜表面，使该去除后的层间绝缘膜的表面高度在与所述位线接触柱相邻的所述字线的表面高度以下的工序；在所述形成遮光膜的工序中，所述遮光膜的一部分，以延伸到所述去除后的层间绝缘膜上形成了所述位线接触柱的区域附近的方式而形成。
25.根据权利要求24所述的半导体存储装置的制造方法，其特征在于所述去除后的层间绝缘膜的表面高度和与所述位线接触柱相邻的所述字线的表面的高度之间的差在60nm以下。
26.一种半导体存储装置的制造方法，其中，所述半导体存储装置包括存储器单元，所述存储单元包括由形成在半导体基板的扩散层构成的多根位线、在相邻的所述多根位线之间形成的捕获性栅极绝缘膜和在该栅极绝缘膜上形成的字线，所述半导体存储装置的制造方法包括以覆盖所述存储器单元的上面和侧面的方式形成绝缘性遮光膜的工序；在所述绝缘性遮光膜上的至少所述存储器单元上形成导电性遮光膜的工序。
27.根据权利要求20、21或22所述的半导体存储装置的制造方法，其特征在于还包括在形成了所述绝缘性遮光膜后，将该绝缘性遮光膜的表面加工为凹凸形状的工序。
全文摘要
本发明提供能够防止因在半导体存储装置的制造工序中产生的UV光引起的Vt变动、且可靠性高的半导体存储装置及其制造方法。在存储器单元(100)上形成层间绝缘膜(106)，在该层间绝缘膜中形成与位线(102)相连的位线接触柱(109)，所述存储器单元包括由形成在半导体基板(101)的扩散层构成的位线(102)、在位线(102)之间形成的捕获性栅极绝缘膜、在栅极绝缘膜上形成的字线(104)。并且，在层间绝缘膜上的至少覆盖存储器单元(100)的区域形成遮光膜(105)，该遮光膜(105)的一部分在位线接触柱(109)的附近，形成为从层间绝缘膜(106)的表面进一步向膜中延伸。
文档编号H01L21/8247GK1964052SQ20061010155
公开日2007年5月16日 申请日期2006年7月12日 优先权日2005年11月11日
发明者桥爪贵彦, 高桥信义, 吉田幸司, 高桥桂太, 栗原清志, 守山善也 申请人:松下电器产业株式会社