专利名称：可降低蚀刻损害的图像传感器制造方法
技术领域：
本发明涉及图像传感器的制造方法，更具体地讲，本发明涉及一种可减小制造过程中蚀刻对光电二极管损害程度的方法。
背景技术：
图像传感器已经变得无处不在，它们被广泛地用于数字照相机、便携式电话、保密照相机、医疗器械、汽车和其它应用场合。制造图像传感器的技术、特别是CMOS(互补型金属氧化半导体)图像传感器持续地快速发展。例如，高分辨率和低能耗的要求促进了图像传感器的进一步的小型化及集成。
高性能图像传感器的制造是一个相当复杂过程，其具有很多处理步骤。例如，为了形成图像传感器中有源像素的光电二极管和其它元件，必须进行各种蚀刻、植入、光刻(photolithograph)以及清洗等步骤。如图1所示，像素制造中常用的一个步骤是在晶体管控制门电路的侧壁(sidewalls)上形成侧壁隔片(sidewall spacer)的蚀刻步骤。有时这被称为敷层隔片蚀刻(blanket spacer etch)或者只是简称为隔片蚀刻(spacer etch)。这种处理工艺的一个难题是光电二极管的表面(由硅形成)可能遭受蚀刻过程带来的损害。此外，光电二极管处的硅表面可能被重金属污染，这一般发生在接下来的清洗步骤中，因为硅是浴液中重金属杂质的吸收器(getter)。另外，在通常的隔片蚀刻处理过程中，光电二极管处的硅表面将会因过度蚀刻而变粗糙。
为解决这一问题，人们的尝试集中在隔片蚀刻过程中采用掩模(masking)技术。在这种解决方案中，N+隔片蚀刻和P+隔片蚀刻必须都被掩模，而这将产生几个缺陷。首先，必须采用两个隔片蚀刻，从而增加了成本和复杂性。
而且，在蚀刻过程中使用光刻胶，隔片蚀刻的过程中会产生聚合物，该聚合物再沉积在晶圆的表面，从而可能干扰隔片蚀刻的过程，尤其是当器件收缩、晶体管门电路的布置比较近时。聚合物甚至可以沉积在紧密的门电路结构之间并阻止隔片的形成。因此，使用两个光刻胶掩模，使这一问题更加恶化。
此外，N-沟道晶体管(在P-阱内)与P-沟道晶体管(在N-阱内)之间界面处的掩模，必须仔细设计。N-沟道晶体管侧壁隔片蚀刻以及该步骤所使用的掩模必须延伸到P-阱内，同样地，用于P-沟道晶体管的掩模也必须延伸到N-阱内，以防止P-阱/N-阱界面经历两次隔片蚀刻过程，因为两次隔片蚀刻过程将深深地切入场效氧化物内。这种向相对的阱内延伸掩模的方法可能产生不受欢迎的“障碍物”(“hedge”)。
因此，需要提供一种新的隔片蚀刻方法，该方法可以使传感器光电二极管表面的损害达到最小化。
发明内容
本发明的目的是提供一种传感器制造方法以及由该方法制造的图像传感器，该传感器制造方法能够使传感器光电二极管的表面损害量达到最小化。
为了实现上述的发明目的，一方面，本发明提供一种方法，该方法包括在基体中形成感光元件；在基体的顶部且邻近该感光元件处形成门电路；在该感光元件的上方形成保护层；在保护层和门电路的上方形成绝缘层；以及蚀刻(etching back)绝缘层至原处，以在门电路堆栈(gate stack)的侧壁形成处侧壁隔片。
其中，上述的门电路可以为传输门电路、复位门电路、高动态范围门电路或者侧向溢漏门电路；绝缘层可以为氧化层；绝缘层还可以是氧化物、氮化物、氮氧化物或其组合物；保护层可以为防反射敷层，其厚度可以在400-800埃之间，而且保护层被如此成型和蚀刻，使其保留在感光元件的上方；感光元件可以是光电二极管或者光电门电路，光电二极管可在基体的表面具有P+连接层。
上述的方法可以进一步包括如下步骤在保护层和感光元件之间形成缓冲层。其中，缓冲层可从下组中选择快速热处理氧化物层、沉积的氧化物或者炉内长成的氧化物；缓冲层的厚度可以在20到100埃之间。
上述的方法可以进一步包括如下步骤在蚀刻之前，在氧化层的上方形成光刻胶层，该光刻胶层被成型在感光元件的上方。
上述方法中的蚀刻可以为非各向同性的蚀刻。
另一方面，本发明还提供了一种CMOS图像传感器，其采用的像素由以下方法形成在基体中形成感光元件；在基体的顶部且邻近该感光元件处形成门电路；在该感光元件的上方形成保护层；在保护层和门电路的上方形成绝缘层；以及蚀刻绝缘层，以在门电路堆栈的侧壁处形成侧壁隔片。
本发明的有益效果是光电二极管被ARC层保护，光电二极管的表面硅没有被蚀刻；此外，不需要两个隔片蚀刻处理；进一步地，底层氧化物层用作阻挡层防止了当ARC层被过度蚀刻时对源极/漏极区域的损害，底层绝缘层还可以用作缓冲层以便使ARC层与硅之间的应力最小化；本发明方法的使用还消除了P-阱和N-阱之间的浅沟槽隔离(STI)处的“障碍物”。
图1是现有技术中四晶体管像素(4T)的带剖面结构的示意图，其详细地显示了形成在基体层中的光电二极管。
图2-6是本发明制造像素方法的剖面示意图。
图7-8是本发明的另一具体实施方式
。
具体实施例方式
在下面的描述中，提供了许多特定细节，以便对本发明的具体实施方式
进行透彻的理解。但所属领域的熟练技术人员可以认识到，在没有这些具体细节中的一个或多个的情况下仍能实施本发明，或者采用其它方法、元件、材料等的情况下仍能实施本发明。另外，为了清楚地描述本发明的各种实施方案，因而对众所周知的结构、材料和操作没有示出或进行详细地描述。
在本发明的说明书中，提及“一实施方案”或“某一实施方案”时是指该实施方案所述的特定特征、结构或者特性至少包含在本发明的一个实施方案中。因而，在说明书各处所出现的“在一实施方案中”或“在某一实施方案中”并不一定指的是全部属于同一个实施方案；而且，特定的特征、结构或者特性可能以合适的方式结合到一个或多个的具体实施方案中。
图1是采用了四个晶体管的有源像素的带剖面结构的示意图。这种有源像素在本领域中叫做4T有源像素。感光元件即本实施方案中的光电二极管101，输出用来调整放大晶体管103的信号。放大晶体管103也被称为源极跟随晶体管。在本发明中，感光元件可为多种器件中的一种，包括但不限制于光电门(photogates)、光电二极管、PIN型光电二极管、部分PIN型光电二极管等，此处感光元件是一个光电二极管(无论是PIN型、部分PIN型还是非PIN型均可)。传输晶体管105用于将光电二极管101输出的信号传输至浮动节点107，该浮动节点107连接在放大晶体管103的门电路处。传输晶体管105被传输门电路控制。
尽管上下文中是针对4T像素进行描述的，但是本发明可以应用于所有的CMOS成像器，无论其具有3个、4个、5个、6个或者更多个晶体管。本发明还可以用于CCD成像器。
使用时，在积分周期(也称为曝光周期或者积聚周期)内，光电二极管101产生电荷，这些电荷存储在N-型层内。积分周期后，传输晶体管105开启，并将存储在光电二极管101的N-型层内的电荷传输至浮动节点107。当信号已经被传输到浮动节点107后，传输晶体管105再被关闭，并等待下一次积分周期的开始。
在漂浮节点107上的信号随后用于调整放大晶体管103。最后，来自放大晶体管103的信号是被读取到列位线111上的信号。通过列位线111读取信号以后，复位晶体管113将漂浮节点107复位到一参考电压。在一具体实施方案中，该参考电压为Vdd。
请参照图2，其显示了设有光电二极管区域、具有传输门电路(TG)的传输晶体管以及复位晶体管的一个单独的像素。进一步地，形成在传输晶体管的和复位晶体管的门电路的顶部的是门电路堆栈(gate stack)(一般是导体和门电路氧化物)。绝缘氧化物层可通过如通过快速热处理等形成，从而形成RTO(快速热处理氧化物)层。在一具体实施方案中，RTO层的厚度在20到100埃之间。绝缘氧化物层(也可称作缓冲层)还可以是沉积的氧化物或者炉内长成的氧化物(furnace grown oxide)。
需要指出的是，门电路堆栈可以采用各种不同的、但仍和本发明一致的形式。例如，门电路电介质可以是长成的二氧化硅层，或者是硬化的门电路氧化物，或者是高介电常数(高K)材料，比如铪氧化物、钽氧化物或类似材料。门电路导体一般是多晶硅，并且可以是N+掺杂的多晶硅或P+掺杂的多晶硅。在其它的具体实施方案中，门电路导体还可以是金属。在门电路导体上方还可能存在绝缘体。绝缘体可以是氧化物、氧氮化物、氮化硅或其任意的组合物。为了简明，在图2中显示了一种简单的门电路堆栈，它是在掺杂多晶硅导体下面长成的二氧化硅层。
光电二极管区域具有P+连接层(pinning layer)和埋入的N-植入物。请注意，为了清楚起见，并非显示了所有的植入物。例如，可以是阱植入物、阈电压调整植入物、晶体管轻掺杂漏极(简称LDD)植入物以及晶体管晕圈植入物(transistor halo implants)。所有这些植入物都是已知的植入物；为了避免使本发明不清晰，在附图中没有显示这些植入物。
参照图3，防反射敷层(简称ARC)701被沉积和成型(patterned)，以覆盖光电二极管101。一般地，光电二极管的ARC 701对于可见光谱内的光线是透明的。在一具体实施方案中，ARC是氮化硅(Si3N4)。需要指出的是，其它类型的防反射敷层也同样适合，比如可通过商业途径从Brewer Science of Rolla，MO.处获得的其它材料。因此，采用氮化硅仅仅是合适的防反射敷层的一个示例。例如，ARC可以是硅氧氮化物(SiOxNy)或者多层的堆栈，如SiO2/Si3N4、SiOxNy/Si3N4或SiOxNy/Si3N4/SiOwNz。另外，还可以采用分级堆栈，例如可以使用SiOxNy/Si3OcNw/SiOq/Nu。
当ARC层701被成型和蚀刻时，下面的氧化物层(RTO或炉内氧化物或绝缘体)用作阻挡层。这防止了当使用ARC层701并且ARC层701被过度蚀刻时对源极/漏极区域的损害。下面的绝缘层还可以用作缓冲层，以便使ARC层701与硅之间的应力最小化。
另外，氮化硅防反射敷层701的厚度应选择为适于消除被检测入射光线波长附近的反射。对于被设计成对可见光敏感的图像传感器，其氮化硅层的厚度大约可为550埃。对于可见光谱，由氮化硅形成的防反射敷层701的厚度更宽的范围大约在200到1000埃之间。在一些具体实施方案中，防反射敷层701的厚度在400到800埃之间。
尽管这里描述的具体实施方案中，在光电二极管硅表面的顶部上采用了氮化硅防反射敷层，并且氮化硅防反射敷层可被某些类型的缓冲层(RTO层)隔离，但是本发明还可以取消缓冲层。
请参照图4，隔片绝缘体层801被沉积在防反射敷层701的上方，并且该像素的其余部分有敷层(blanket fashion)。在一具体实施方案中，隔片绝缘体层801可以是氧化物。在其它的具体实施方案中，绝缘体层可以是氧化物、氮化物、氮氧化物或者其组合。
接下来，请参照图5，进行敷层隔片蚀刻(blanket spacer etch)并选择性地对ARC层701进行非各向同性的蚀刻(antisotropic etch)。这将在ARC层701和晶体管控制门电路的侧边壁(side walls)上形成侧壁(sidewalls)。需要指出，在图5中，光电二极管101被保护，而且光电二极管的表面硅没有被隔片蚀刻所蚀刻。此外，这种方案不需要两个隔片蚀刻处理过程。
请参照图6，使用本发明方法，还可以消除P-阱和N-阱之间的浅沟槽隔离(STI)处的“障碍物”。需要指出的是，尽管上下文中是针对形成传输门电路进行描述的，但是本发明还可以被应用在形成图像传感器的其它门电路中，比如形成复位门电路、高动态范围门电路(high dynamic range gate)或者侧向溢漏门电路(lateral overflow draingate)。
可选择地，如图7所示，光刻胶层1101可以进一步在光电二极管101和ARC层701上方被成型。光刻胶层1101提供进一步的保护，并且接下来的隔片蚀刻是在具有保护性光刻胶层1101的情况下进行的。这消除了要选择性地对埋入的ARC层701进行隔片蚀刻的需求。图8揭示了经过蚀刻和移除光刻胶层1101后的剖视图。
上述内容应理解为这里所介绍的本发明的具体实施方案只是为了描述本发明，但是在不偏离本发明宗旨与范围的情况下，可以进行各种改进和变换。例如，可以将本发明的方案应用在NPN的PIN型光电二极管上，其掺杂类型还可不同于图中所显示的。因此，除权利要求之外，本发明不受其它内容的限制。
权利要求
1.一种方法，其包括在基体中形成感光元件；在所述基体的顶部且邻近所述感光元件处形成门电路；在所述感光元件的上方形成保护层；在所述保护层和所述门电路的上方形成绝缘层；以及蚀刻所述的绝缘层，以在门电路堆栈的侧壁处形成侧壁隔片。
2.如权利要求1所述的方法，其中，所述的门电路为传输门电路、复位门电路、高动态范围门电路或侧向溢漏门电路。
3.如权利要求1所述的方法，其中，所述的绝缘层为氧化层。
4.如权利要求1所述的方法，其中，所述的保护层为防反射敷层。
5.如权利要求4所述的方法，其中，所述的保护层被如此成型和蚀刻，使其保留在所述感光元件的上方。
6.如权利要求1所述的方法，其进一步包括在所述保护层和所述感光元件之间形成缓冲层。
7.如权利要求6所述的方法，其中，所述的缓冲层选自如下快速热处理氧化物层、沉积的氧化物或炉内长成的氧化物。
8.如权利要求1所述的方法，其中，所述的感光元件是光电二极管或者光电门电路。
9.如权利要求8所述的方法，其中，所述的光电二极管在所述基体的表面具有P+连接层。
10.如权利要求7所述的方法，其中，所述的缓冲层的厚度在20到100埃之间。
11.如权利要求4所述的方法，其中，所述的防反射敷层的厚度在400-800埃之间。
12.如权利要求1所述的方法，其进一步包括蚀刻之前在所述氧化层的上方形成光刻胶层，所述的光刻胶层被成型在所述感光元件的上方。
13.如权利要求1所述的方法，其中，所述的绝缘层是氧化物、氮化物、氧氮化物或其组合物。
14.如权利要求1所述的方法，其中，先沉积所述的保护层，然后沉积所述的绝缘层，再采用非各向同性的蚀刻完成所述的蚀刻。
15.一种CMOS图像传感器，其采用的像素按以下步骤形成在基体中形成感光元件；在所述基体的顶部且邻近所述感光元件处形成门电路；在所述感光元件的上方形成保护层；在所述保护层和所述门电路的上方形成绝缘层；以及蚀刻所述的绝缘层，以在门电路堆栈的侧壁处形成侧壁隔片。
16.如权利要求15所述的图像传感器，其中，所述的门电路为传输门电路、复位门电路、高动态范围门电路或侧向溢漏门电路。
17.如权利要求15所述的图像传感器，其中，所述的保护层为防反射敷层。
18.如权利要求17所述的图像传感器，其中，所述的保护层被如此成型和蚀刻，使其保留在所述感光元件的上方。
19.如权利要求15所述的图像传感器，其进一步包括在所述保护层和所述感光元件之间形成缓冲层。
20.如权利要求19所述的图像传感器，其中，所述的缓冲层的厚度在20到100埃之间。
21.如权利要求17所述的图像传感器，其中，所述的防反射敷层的厚度在400-800埃之间。
22.如权利要求15所述的图像传感器，其进一步包括蚀刻之前在所述氧化层的上方形成光刻胶层，所述的光刻胶层被成型在所述感光元件的上方。
全文摘要
本发明公开了一种可减小蚀刻损害的图像传感器像素制造方法。该方法包括在基体中形成感光元件；在基体的顶部且邻近感光元件形成门电路；在感光元件上方形成保护层，比如防反射敷层在保护层和门电路的上方形成敷层氧化层；最后，蚀刻氧化层，以在门电路堆栈的侧壁形成侧壁隔片。本发明的保护层保护了感光元件表面不受蚀刻的损害。
文档编号H01L27/146GK1897253SQ20061011060
公开日2007年1月17日 申请日期2006年7月18日 优先权日2005年7月18日
发明者霍华德·E·罗德斯 申请人:豪威科技有限公司