专利名称：非易失性半导体存储装置及其制造方法
技术领域：
本发明涉及半导体存储装置及其制造方法，特别是包括相变层的非易失性半导体存储装置及其制造方法。
背景技术：
近年来，人们一直在积极地研究具有易失性存储装置和非易失性存储装置全部特点的下一代非易失性存储装置，例如铁电随机存取存储器(FRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MARM)和电阻随机存取存储器(RRAM)。
FRAM，PRAM，MRAM和RRAM都具有高速写操作。但是，因为FRAM单元很难按比例缩小，所以FRAM难于开发成大容量的存储器。PRAM易于按比例缩小，且需要低复位电流以达到低能耗。由于MRAM需要高的写入电流及小的传感限度来识别数据信号，因此很难具有大容量。
到目前为止开发的RRAM(下文中称之为传统的RRAM)因其易于按比例缩小，其与闪速存储器或者动态随机存储器(DRAM)相比具有价格竞争力。传统的RRAM也具有短的存取时间，且实现了非破坏性的读操作和大容量存储。
但是，传统的RRAM存在置位和复位电压强烈散射和复位电流强烈散射的问题，以及置位电压高的问题。传统的RRAM本身除了复位电流强烈散射外，还存在复位电流高的问题。
当复位电流太大而RRAM包含的晶体管难以容纳该电流时，晶体管的尺寸很难减小。晶体管的尺寸会限制RRAM的集成。
发明内容
本发明解决与现有技术有关的上述问题。本发明提供具有低置位电压，置位电压、复位电压和复位电流缩减的散射，及减小的复位电流的非易失性半导体存储装置。
本发明还提供制作非易失性半导体存储装置的方法。
根据本发明的一个方面，所提供的易失性存储装置包括开关装置和连接到该开关装置的存储节点，该存储节点包括下电极、数据存储层和上电极，其中该数据存储层包括在第一电压下形成电流路径的第一区，和环绕该第一区的第二区，其中在高于第一电压的第二电压下在该第二区中形成电流路径，该第一区位于该上电极和该下电极之间以接触该上电极和该下电极。
该第一区可以是纳米尺寸。
该数据存储层可以是过渡金属氧化层。
根据本发明的另一个方面，提供了一种制作非易失性存储装置的方法，该非易失性存储装置包括开关装置和连接到该开关装置的存储节点，该存储节点包括下电极、数据存储层和上电极，该方法包括在该下电极上形成该数据存储层、将应力施加到该数据储存层的局部区域上、以及在包括该局部区域的该数据存储层的第一区上形成该上电极。
该方法还包括在该数据存储层上形成光敏层图案，以在施加应力之前暴露该第一区。该上电极的形成包括在该第一区上形成上电极并移走该光敏层图案。
应力的施加可以包括在该数据存储层的该局部区域上对准电压供给单元，使得该电压供给单元与该数据存储层的该局部区域接触，并通过该电压供给单元将电压施加到该数据存储层的该局部区域上。
该电压供给单元可以是导电原子力显微镜(C-AFM)探针。
该局部区域可以是纳米尺寸。
该数据存储层可以由过渡金属氧化物层形成。
这样，根据本发明，能够通过在形成或置位过程中利用C-AFM探针将电压应力施加到该数据存储层的局部区域上，将该数据存储层内形成电流路径的区域限定为局部区域。由于与该数据存储层的该局部区域接触的C-AFM探针尖端的面积非常小，只有纳米尺寸，因此在该局部区域内仅形成一条或者几条电流路径。
由于形成电流路径的该数据存储层的区域被限定在一个很窄的区域内，在形成过程或者置位的过程中仅在该数据存储层中形成一条或者几条参加开关操作的电流路径。因此，根据本发明制作RRAM的方法，能够降低形成和置位电压，得到置位电压、复位电压和复位电流的可以乎略的散射，并减小了复位电流。
参照附图，通过详细描述本发明的示范性实施例，本发明上述及其它特征和优点将变得更加显明，其中图1是说明根据本发明实施例的非易失性存储装置的截面图；图2至8是说明根据本发明实施例的制作图1中所示的非易失性半导体存储装置(PRAM)的方法步骤的截面图；图9和10是说明根据另一个实施例制作图1中所示的非易失性半导体存储装置的方法步骤的截面图；图11是说明由NiO形成的数据存储层一部分的形貌图的照片；图12是说明图11中利用导电原子力显微镜(C-AFM)探针将电压应力施加到第一区A1后，在给定电压下测量数据存储层电流图像的照片；图13是说明图11中被施加电压应力的第一区A1在形成过程或者置位过程中的伏安特性曲线图；以及图14是说明图11中未施加电压应力的第二区A2在形成过程或者置位过程中的伏安特性曲线图。
具体实施例方式
下文中，将参照附图详细地描述根据本发明的非易失性半导体存储装置及其制作方法。为了说明，夸大了显示层或区域的厚度。此外，为了方便说明，图5至14中没有显示基板和晶体管。
首先，将描述根据本发明一个实施例的非易失性半导体存储装置。
参照图1，在基板40形成第一和第二杂质区42s和42d。第一和第二杂质区42s和42d掺杂了杂质，该杂质具有不同于基板40中的杂质的导电特性。第一和第二杂质区42s和42d中的一个用作源区，另一个用作漏区。栅层叠44置于第一和第二杂质区42s和42d之间的基板40上。栅层叠44可包括栅绝缘层和栅电极。第一和第二杂质区42s和42d和栅层叠44组成了开关装置，例如场效应晶体管。平层间绝缘层L1形成在基板40上，以覆盖该开关装置。接触孔h1形成在层间绝缘层L1中，以暴露第二杂质区42d，而接触孔h1内填有导电塞46。导电塞46可以是铝或者掺杂的多晶硅。下电极50形成在层间绝缘层L1上，以覆盖导电塞46。下电极50可以是铂(Pt)电极。数据存储层52和上电极68依次堆叠在下电极50上。下电极50、数据存储层52和上电极68组成了存储节点。上电极68可以由与下电极50相同的材料形成。数据存储层52为相变层，并且根据施加电压不同而具有处于第一和第二状态下的不同阻抗。数据存储层52包括第一区P1和第二区P2。第二区P2环绕着第一区P1。第二区P2是除了第一区P1以外的数据存储层52的区域。第一区P1置于上电极68和下电极50之间。第一区P1上表面的面积具有纳米单位。第一区P1是用来施加电压应力的区域。因此，与第二区P2相比，第一区P1的构成材料之间的结合力变弱。因此，第一区P1中形成电流路径所需的电压比第二区P2中形成电流路径所需的电压低很多。因此，在该非易失性存储装置例如根据本发明实施例的RRAM工作时，电流路径都仅仅形成于数据存储层52的第一区P1中，而不是形成于第二区P2中。
接着，将描述制作上述非易失性半导体存储装置的方法。
<第一实施例>
参照图2，第一和第二杂质区42s和42d和包括栅极的栅叠层44形成在基板40上，来形成晶体管。基板40可以是p或n型半导体基板。在基板40形成第一和第二杂质区42s和42d形成，其中这些杂质区内掺杂有导电性不同于基板40中的杂质极性的杂质。层间绝缘层L1形成在基板40上，以覆盖该晶体管。接触孔h1形成在层间绝缘层L1内以暴露第二杂质区42d，如图3所示。
接触孔h1内装有导电塞46，如图4所示。导电塞46可以由铝、掺杂多晶硅等形成。接触孔h1填充后，下电极50和数据存储层52依次形成在层间绝缘层L1上。下电极50形成为覆盖导电塞46的暴露表面。下电极50可以由例如铂(Pt)电极形成。数据存储层52是非易失性的。数据存储层52根据施加的电压在第一和第二状态下具有不同的阻抗。数据存储层52的第一和第二状态直到相变电压施加到数据存储层52时才改变。数据存储层52是由过渡金属氧化层形成。例如，该过渡金属氧化层可以由氧化镍(NiO)层或者氧化铪(HfO2)层形成。
参照图5，光敏层图案PR形成在数据存储层52上，以暴露数据存储层52的一部分。光敏层图案PR限定了其中将形成上电极的数据存储层52上表面的区域。在后处理过程中，该上电极形成在数据存储层52的暴露部分中。
参照图6，导电原子力显微镜(C-AFM)探针60对准在数据存储层52的暴露区域上，然后向下放置使得探针60的尖端62与接触数据存储层52暴露区内的第一区P1接触。在这种状态下，在探针60和数据存储层52之间施加预定电压V1。电压V1是这样一种电压应力，使得数据存储层52的第一区P1接触尖端62的结合力变弱或者形成电流路径。例如，电压V1可为8到10V。
该电压应力使得位于尖端62和下电极50之间的数据存储层52的第一区P1的组成材料之间的结合力变弱。因此，在初始电流路径形成过程，即非易失性存储装置完成后进行的形成过程，或者在该形成过程之后的存储装置置位过程中形成的电流路径，首先形成在施加了电压应力的数据存储层52的第一区P1中。如上所述，由于同未施加电压应力的数据存储层52的第二区P2相比，第一区P1的组成材料之间的结合力变弱，第一区P1中的电流路径可以在比形成第二区P2中的电流路径所需的最小电压低的电压下形成。形成在第一区P1中的电流路径指向下电极50。可以将电流应力代替电压应力施加到第一区P1。
在此期间，由于与数据存储层52接触的尖端62具有纳米尺寸的面积，数据存储层52的第一区P1的顶面也具有纳米尺寸的面积。同样地，尖端62和数据存储层52在很小的接触面积彼此接触，这样少数或更少的电流路径，例如，一条电流路径可在形成或者置位过程中形成于数据存储层52的第一区P1中。
当复位电压施加到待处于截止状态的数据存储层52上时，在形成过程或者置位过程中形成在第一区P1中的电流路径消失，但其痕迹保留下来。即，形成在第一区P1中的电流路径被存储在数据存储层52中。因此，当复位电压施加到数据存储层52上，然后施加置位电压时，再次沿着已经形成在第一区P1中的电流路径的痕迹形成电流路径。由于仅形成一条或者几条电流路径，所以在第一区P1中形成电流路径所需的置位电压再次变得比先前的置位电压低。
一旦在数据存储层52的第一区P1中再次形成电流路径，数据存储层52处于导通状态。因此，不必要在数据存储层52的第二区P2中形成电流路径。这意味着数据存储层52的导通/截止开关操作可以通过控制形成在第一区P1中的电流路径而得到控制。鉴于在形成过程或者置位过程中数据存储层52的第一区P1中仅形成一条或者几条电流路径这一事实，能够看出，开关数据存储层52从导通状态到截止状态或从截止状态到导通状态所需的电压，即，复位电压和置位电压如此稳定，使得可以忽略在复位电压和置位电压的散射。
由于参与开关的电流路径的数量远少于现有技术中的电流路径的数量，因此当然本发明的复位电流小于传统的复位电流。
参照图7，如上所述将电压应力施加到数据存储层52的该第一区后，上电极68形成在数据存储层52的该暴露区域上。上电极68也形成在光敏层图案PR上。然后通过剥离方法将光敏层图PR移走，此时，形成在光敏层图案PR上的上电极68部分也一起被移走。结果，上电极68形成在该暴露区上，即数据存储层52的第一区P1上，如图8所示。这些导致了包括下电极50、数据存储层52和上电极68的存储节点形成在层间绝缘层L1上。
<第二实施例>
下面将仅描述图2至8中的实施例和图9及10中的实施例之间的区别。同图2至8中实施例相同的元件将使用和其相同的参考标号。
参照图9，数据存储层52形成在下电极50上，然后利用C-AFM探针60，将电压应力施加到数据存储层52的局部区域52A中的第一区P1上，其中在后处理过程中将在该局部区域52A中形成上电极。如图6的实施例中所示，用相同的方法施加该电压应力。该电压应力使得第一区P1的组成材料之间的结合力变弱。
在本发明的非易失性存储装置的形成过程或者置位过程中形成在局部区域52A的第一区P1中的电流路径可以形成在导电塞46上。因此，与C-AFM探针60接触的数据存储层52的第一区P1可直接置于导电塞46上。
参照图10，上电极68形成在施加了电压应力的数据存储层52上。光敏层图案PR1随后形成在上电极68上以限定上电极68的一部分。光敏层图案PR1可以形成被置于导电塞46上。随后利用光敏层图案PR1作为蚀刻掩模，蚀刻光敏层图PR1周围的上电极68。蚀刻可以是干蚀刻。上电极68被蚀刻后，光敏层图案PR1被灰化、剥去并移走。结果如图8所示。
在此期间，光敏层图案PR1周围的上电极68被蚀刻后，使用依次改变的与数据存储层52和下电极50相对应的蚀刻条件，蚀刻光敏层图PR1周围的数据存储层52和下电极50。
现在将描述由本发明人进行的与本发明的存储装置有关的实验。
在图2至8和图9及10的实施例中，数据存储层52是由NiO形成，然后选定施加了电压应力的数据存储层52的第一区。在未施加电压应力的环绕第一区的区域内还选定了第二区，以与第一区作比较。此处，第一和第二区域具有不同的面积。但是，第一和第二区域的面积与接触数据存储层52的C-AFM探针60的尖端62的面积相似。
图11是说明由NiO形成的部分数据存储层的形貌图的照片。图11中，参考符号A1和A2分别表示第一区和第二区。
参照图11，第一区A1因为所施加的电压应力而经历了表面状态的改变。这是因为数据存储层52的结合力变弱。
图12是说明了图11中利用导电原子力显微镜(C-AFM)探针，将电压应力施加到第一区A1后，在给定电压下测量的数据存储层52的电流图像，即数据存储层52的电流流通区域和电流未流通的区域的散射情况。在该测量中，给定的电压低于在未施加电压应力的数据存储层52的第二区中形成电流路径的最小电压。
参照图12，在数据存储层52中，仅有一个特定区域是明亮的，而其它区域则是黑的。明亮区域对应图11中的第一区A1，是电流流通区域，即形成电流路径的区域。
图12的结果说明了在数据存储层52中，在低于未施加电压应力的第二区A2中形成电流路径所需的形成或者置位电压的最小电压下，电流路径形成在施加电压应力的第一区A1中。
该事实在图13和14中更显明。
图13是说明了图11中由NiO形成的数据存储层52的第一区A1中的伏安特性，而图14说明了第二区A2中的伏安特性。
在图13中，第一曲线G1显示了在形成数据存储层52的第一区A1过程中的伏安特性，第二曲线G2显示了在复位过程中变为截止状态的数据存储层52的第一区A1进行置位过程中的伏安特性。
参照图13中的第一和第二曲线G1和G2，数据存储层52的第一区A1在4.3V电压下形成，然后在4V或者更低电压下变为置位状态。
在图14中，第一曲线G11显示了形成数据存储层52的第二区A2过程中的伏安特性，第二曲线G22显示了形成过程之后的复位过程中变为截止状态的数据存储层52的第二区A2进行置位过程中的伏安特性。
参照图14的第一和第二曲线G11和G12，未施加电压应力的数据存储层52的第二区A2既没有电流路径形成也非处于置位状态，直到电压达到10V为止。
从图13和14所示的结果中可以看出，数据存储层52中的开关特性仅出现在施加了电压应力的第一区A1中，第一区A1的形成或者置位电压远低于未施加电压应力的第二区A2的形成或者置位电压。
尽管已经提供了详细的实施例，但是这些实施例是说明性的，且本发明不局限于这些实施例。例如，本领域的技术人员可以利用不同于C-AFM的装置将电压应力施加到数据存储层52的第一区P1上。因此，本发明的范围不限于所示的实施例，而由权利要求书限定。
如上所述，根据本发明，能够在形成或者置位过程中通过利用C-AFM探针将电压应力施加到数据存储层的局部区域上，将数据存储层中形成电流路径的区域限定到的一局部区域。由于接触数据存储层的该局部区域的C-AFM探针尖端的面积非常小，只有纳米尺寸，因此仅有一条或者几条电流路径形成在该局部区域内。结果，能够通过仅控制一条或者几条电流路径来控制形成过程或者置位过程，因此降低了形成和置位电压，得到小的置位电压、复位电压和复位电流的可以忽略的散射，并减小了复位电流。
尽管本发明参照其示范性实施例已经进行了详细地展示和描述，但是本领域普通技术人员会认识到，在权利要求所限定的本发明的精神和范围内可以进行形式和细节上的各种改变。
权利要求
1.一种非易失性存储装置，包括开关装置和连接到所述开关装置的存储节点，所述存储节点包括下电极、数据存储层和上电极，其中所述数据存储层包括在第一电压下形成电流路径的第一区，和环绕所述第一区的第二区，其中在高于所述第一电压的第二电压下在所述第二区内形成电流路径，并且所述第一区置于所述上电极和所述下电极之间以接触所述上电极和所述下电极。
2.如权利要求1所述的装置，其中所述第一区为纳米尺寸。
3.如权利要求1所述的装置，其中所述数据存储层为过渡金属氧化层。
4.一种制作非易失性存储装置的方法，所述非易失性存储装置包括开关装置和连接到所述开关装置的存储节点，所述存储节点包括下电极、数据存储层和上电极，所述方法包括在所述下电极上形成所述数据存储层；将应力施加到所述数据储存层的局部区域上；并且在所述数据存储层的第一区上并包括在所述局部区域上形成所述上电极。
5.如权利要求4所述的方法，还包括在所述数据存储层上形成光敏层图案，以在施加所述应力之前暴露所述第一区。
6.如权利要求5所述的方法，其中所述形成所述上电极包括在所述第一区上形成所述上电极；并且移走所述光敏层图案。
7.如权利要求4所述的方法，其中所述施加所述应力包括在所述数据存储层的所述局部区域上对准电压供给单元；使所述电压供给单元与所述数据存储层的所述局部区域接触；并且通过所述电压供给单元将电压施加到所述数据存储层的所述局部区域上。
8.如权利要求7所述的方法，其中所述电压供给单元为导电原子力显微镜探针。
9.如权利要求8所述的方法，其中所述局部区域为纳米尺寸。
10.如权利要求4所述的方法，其中所述数据存储层由过渡金属氧化层形成。
11.如权利要求4所述的方法，其中所述应力为电流应力。
全文摘要
本发明提供了一种非易失性半导体存储装置及其制造方法。该非易失性存储装置包括开关装置和连接到该开关装置的存储节点。该存储节点包括下电极、数据存储层和上电极。该数据存储层包括在第一电压下形成电流路径的第一区和环绕该第一区的第二区，其中在高于第一电压的第二电压下在该第二区内形成电流路径。该第一区置成接触该上电极和该下电极。
文档编号H01L45/00GK1913169SQ200610114928
公开日2007年2月14日 申请日期2006年8月14日 优先权日2005年8月12日
发明者安承彦, 尹浈斌, 柳寅儆, 金东彻, 金台勋 申请人:三星电子株式会社