专利名称：制造具有低高宽比的结构的方法
技术领域：
本发明涉及制造具有低高宽比的结构的方法，并且涉及基于该低高宽比结构制造沟槽DRAM存储单元的SSBS(单侧掩埋带)的方法。
背景技术：
具有低高宽比的结构例如用作沟槽电容的绝缘覆盖层，或者用作沟槽开口内底部区域的掩蔽部分的结构。在后一种情况下，例如在形成SSBS时，这种具有低高宽比的结构是重要的。在这种情况下，并不完全填充沟槽的填充结构必须仅被部分覆盖，以便由此在随后的蚀刻步骤中除去仅未覆盖的局部区域中的填充结构的材料。在这种情况下，在已知方式下，该过程是这样的首先沟槽的剩余开口内的底部区域和侧壁以及所述开口之外的半导体衬底的表面被由非晶硅制成的层覆盖。通过倾斜注入掺杂剂，掺杂剂仅被引入开口底部处未被两个相互对立的侧壁遮挡的所述结构的那些区域内。可在随后的步骤中通过对非晶硅的掺杂剂浓度有选择性的蚀刻除去所述底部处的未掺杂区域，由此提供仅覆盖所述开口底部部分的期望掩模。然而，这种已知的方法在半导体存储单元的小型化方面导致问题，由此在沟槽或开口的直径减小方面导致问题。
一方面，沟槽宽度的减小不能通过注入角度(即相对于表面法线的角偏离)的减小而任意抵消，以便获得减小的特征尺寸，这是因为在注入角很小时，由于两个侧壁中另一个处的非晶硅层的厚度，掺杂剂不再进入相对于该另一侧壁与底部毗邻的非晶硅的角落区域。这种效应起到形成于另一侧壁上的非晶硅层的自遮挡作用。随后对非晶硅的蚀刻不仅在被一个侧壁遮挡的底部区域中形成期望的开口，而且还在相对的角落区域中形成不期望的开口。这种非晶硅掩模不适于SSBS的进一步实现。
另一方面，在从一种技术到具有更小的特征尺寸的后继技术过渡时减小沟槽直径的情况下，情况可能是在SSBS处理过程中用于形成掩模的注入角不能被保持，因为在注入过程中由侧壁进行的遮挡变得太大，待形成于底部的掩模不再能够具有期望的横向尺寸。
发明内容
本发明的目标是指定一种制造具有低高宽比的结构的方法，以及基于该低高宽比结构制造沟槽DRAM存储单元的SSBS的方法，通过所述方面能够避免上述问题。
该目的通过根据权利要求1的制造低高宽比结构的方法实现。从属权利要求涉及优选实施例，以及基于根据本发明的结构制造沟槽DRAM存储单元的单侧掩埋带的方法。
本发明规定了用于制造低高宽比结构的方法，包括步骤提供半导体衬底，其具有从表面到达半导体衬底内的开口，该半导体衬底在开口内的侧壁以及底部区域并在开口之外的表面处被初始结构覆盖；形成填充开口并覆盖开口之外的表面的牺牲结构；除去位于开口之外的牺牲结构的部分；通过除去与开口内侧壁毗邻的初始结构的部分由初始结构形成低高宽比结构，高宽比定义为该结构的侧壁高度与开口的宽度之比；以及除去牺牲结构。
该半导体衬底优选由硅、锗、或者诸如砷化钾的III-V半导体材料形成。开口例如可包括沟槽的一部分，在这种情况下沟槽可能已经被部分填充，且保留到半导体衬底表面的开口。例如，沟槽DRAM存储单元的电容器可形成在填充的沟槽下部中。同样，半导体衬底的一部分可以已经被预处理，以便沟槽电容器或例如另一些结构已经借助于进一步的方法步骤沿所述开口和初始结构形成。该初始结构例如形成为共形沉积的层，并均匀覆盖包括开口内的表面在内的半导体衬底。举例而言，取决于初始结构的材料的制造方法，例如PVD(物理气相沉积，例如，蒸镀、溅射)、CVD(化学气相沉积)或者ECD(电化学沉积)，可用于形成该初始结构。牺牲结构优选具有不同于初始结构的材料成分，使得初始结构能够相对于牺牲结构被蚀刻，反之亦然。在除去位于开口之外的牺牲结构部分和初始结构部分之后，这些结构仅保留在开口中。优选通过从所述表面沿侧壁进入开口中进行的蚀刻除去与开口内侧壁毗邻的初始结构的部分。例如，时间协调的蚀刻步骤适用于这种情况，因为并不意图在开口底部处除去初始结构。优选通过蚀刻除去牺牲结构，形成于该牺牲结构下的具有低高宽比的结构不被侵袭或者仅以可忽略的程度被侵袭。与侧壁蚀刻前的初始结构相比较，该具有低高宽比的结构具有取决于开口的深度而降低的高宽比。
在一个有利的实施例中，在开口中基本上远离覆盖底部区域的部分除去所述初始结构。理想地，该结构在底部区域具有均匀的厚度，也就是说，一旦到达了牺牲结构和下面的初始结构部分之间的过渡，在侧壁区域中对初始结构进行的蚀刻就停止。由于该结构开始意图完全覆盖底部区域，所以不能获得偏离该初始结构的蚀刻停止层，并且在侧壁处对该初始结构的蚀刻优选在该初始结构内以时间协调的方式实现。在这种情况下，由于蚀刻期间的安全窗口，该结构将形成得在与侧壁毗邻的底部区域中比在形成于牺牲结构之下的底部区域中更高。然而，对于该结构，同样可能的是在底切蚀刻过程中，该结构形成为在与侧壁毗邻的底部区域中比在位于牺牲结构之下的底部区域中稍薄。对于这一点，初始结构蚀刻的可控制能力是关键的。
另一有利实施例的特征在于进一步的步骤通过以相对于表面法线倾斜的角度注入掺杂剂，将掺杂剂引入该结构中；以及通过除去在注入过程中被侧壁遮挡的该结构的部分，提供仅部分覆盖底部区域的结构。
在开口底部该结构的被遮挡区域的横向程度由侧壁高度乘以注入角的正切得到。如果可以使用仅除去不含有掺杂剂的该结构的区域的蚀刻溶液，则可以以简单的方式除去在向开口注入过程中被侧壁遮挡的该结构的部分。在这种情况下，该结构的变化的掺杂剂浓度提供了蚀刻选择性。例如，如果该结构由未掺杂非晶或多晶硅形成，并且通过相对于表面法线倾斜的注入在底部用硼进行部分掺杂，可获得这种蚀刻选择性。在这种情况下，氨腐蚀适于用作蚀刻溶液。
在一个有利的实施例中，倾斜角的范围为10°-30°。因此，有可能产生这样的结构，其仅部分形成于底部且其横向尺寸适于形成最小特征尺寸小于100nm的半导体元件。
在另一有利实施例中，该结构形成为具有5-20nm的厚度。一方面，减小该结构的厚度使得可能减少自遮挡效应并因此实现在底部的角落区域中掺杂，但另一方面，减小该厚度导致在除去侧壁区域中的初始结构时需要更复杂的工艺实施。当形成非常薄的结构时，可能存在产生针孔的危险。
优选借助于RIE(反应离子蚀刻)或CMP(化学机械抛光)步骤通过平坦化除去开口之外的表面上的牺牲结构和初始结构。在该平坦化步骤之后，仅保留位于开口内的初始结构部分和牺牲结构部分。
在一个优选实施例中，牺牲结构由氧化物形成且所述结构由非晶或多晶硅形成。在半导体衬底由硅形成的情况下，适当的氧化物尤其是SiO2。非晶或多晶硅相对于牺牲结构的选择性蚀刻由此可通过例如氨溶液获得。
在可供选择的有利实施例中，牺牲结构由非晶或多晶硅形成，且所述结构由氧化物形成。通过相对于牺牲结构选择性蚀刻氧化物，例如使用氢氟酸，可提供由氧化物制成的具有低高宽比的结构。这种结构可用作例如沟槽内不同平面之间的绝缘隔离层或用作绝缘覆盖层。
在另一实施例中，在除去位于开口之外的牺牲结构部分的过程中，也除去位于开口之外的初始结构部分。
作为该实施例的替换方式，可以在形成具有低高宽比的结构的过程中，除去位于开口之外的初始结构部分。在这种情况下，在除去位于开口之外的牺牲结构部分的过程中，初始结构可用作停止层。
根据另一实施例，在形成具有低高宽比的结构之前，部分除去开口内的牺牲结构。
根据一个优选实施例，牺牲结构的氧化物由臭氧-TEOS(TEOS四乙基原硅酸盐)或旋涂玻璃(spin-on glass)形成。
根据另一实施例，通过干法蚀刻步骤除去初始结构。
根据另一有利实施例，在除去位于开口之外的牺牲结构部分之前，至少部分地向未覆盖表面区域应用阻挡掩模。由此，特别可防止具有对准结构的表面区域在除去材料的进一步工艺步骤中受到损害。
用于形成沟槽DRAM存储单元的单侧掩埋带的有利方法基于根据本发明的由非晶或多晶硅制成的结构以及由氧化物形成的牺牲结构。在这种情况下，通过在底部处的局部区域中倾斜注入对该结构进行掺杂，并且在随后的步骤中选择性蚀刻该结构，结果是保留了仅部分覆盖开口底部的结构。在随后的步骤中，以这种方式产生的结构在除去位于未覆盖底部区域之下的沟槽填充部分的过程中，用作蚀刻掩模。
随后的方法步骤用于在与沟槽填充的蚀刻区域毗邻的半导体本体区域中完成单侧掩埋带。
参考附图，基于下面的详细描述说明本发明，尤其是本发明的具体特征、方面和优点，附图中图1A-C’示出了用于制造仅部分覆盖开口的底部区域的结构的已知方法过程中的工艺阶段的示意性截面图；图2示出了用于说明根据已知方法缩放所述结构的第一种可能的示意性截面图；图3示出了用于说明根据已知方法缩放所述结构的第二种可能的示意性截面图；图4示出了用于说明根据已知方法缩放所述结构的第三种可能的示意性截面图；图5示出了用于说明根据已知方法缩放所述结构的第四种可能的示意性截面图；图6示出了用于说明根据已知方法缩放所述结构的第五种可能的示意性截面图；图7A-E示出了根据本发明的低高宽比结构形成过程中的各种工艺阶段的示意性截面图；图8-10示出了用于说明不同的另一些实施例的工艺阶段。
具体实施例方式
为了更好地理解本发明，下文描述了制造仅部分形成在开口的底部区域内的结构的已知方法，并指出了从一种技术过渡到具有更小特征尺寸的后继技术时缩放所述结构的可能性。在下面的图1-6的描述中示出的横截面图说明了，在制造沟槽DRAM存储单元的SSBS的过程中形成部分覆盖开口底部区域的结构的方法步骤。
图1A示出了半导体衬底1的示意性截面视图，开口3从表面2延伸到该衬底中。半导体衬底1被在表面以及开口3的侧壁和底部区域中保形形成的初始结构4覆盖。为了清楚起见，在之前方法步骤中在半导体衬底1内形成的结构未示出。举例而言，在开口3的底部区域中形成的初始结构4覆盖部分填充的沟槽。该部分填充的沟槽例如形成为沟槽DRAM存储单元的沟槽电容器，并意图在进一步的方法步骤中经由SSBS连接到选择晶体管。
图1B示出了向初始结构4注入掺杂剂之后的半导体衬底1的示意性截面视图，沿注入方向5实现所述注入。由于倾斜注入，掺杂剂不被引入位于初始结构4的被侧壁遮挡的底部区域6中的部分。在与遮挡侧壁相对的角落区域7中，掺杂剂渗入初始材料4中。掺杂区域能够抵御随后的蚀刻，而未掺杂区域受到侵袭并被除去。
图1C示出在除去在注入过程中未引入掺杂剂的初始结构4的那些部分-在图1B中示出-之后，半导体衬底1的示意性截面图。这产生了结构8，其仅部分覆盖开口3的底部区域且由初始结构4产生。因此，可能在进一步的方法步骤中继续SSBS的处理。
图1B’示出了与图1B相似的半导体衬底1的横截面视图，图1B’中的横截面视图与图1B中的横截面视图的不同之处仅在于掺杂剂的注入是沿不同的注入方向5’实现的。与所示的注入方向5的倾斜角相比，图1B’中的注入方向5’相对于表面法线的倾斜角较小。由于该较小的倾斜角，在注入过程中，不能向角落区域7中引入掺杂剂，或引入的掺杂剂太少(此后，为了简化，假设没有掺杂剂)以用于抵御蚀刻。另一方面，该较小的倾斜角使得被遮挡的底部区域6的横向尺寸能够更小，由此特征尺寸能够更小。
在除去未通过注入向其中引入掺杂剂的图1B’中所示的初始结构的那些部分之后，得到图1C’所示的半导体衬底1的横截面视图。由于在所述角落区域没有掺杂剂，在该区域中也除去了结构8，因此所述结构不再在开口3的底部毗邻两个侧壁中的任何一个。这种结构8不适用于SSBS的进一步处理。
图2示出了在向开口3中的初始结构4中倾斜注入掺杂剂以产生仅覆盖底部区域的结构的工艺步骤期间，半导体衬底1的示意性横截面视图。在这种情况下，图2示出了第一种缩放可能性，其中，在由中断的垂直线分开的两幅局部图的左手侧的那幅中，以相对于表面法线成注入角α实现注入。底部区域6被侧壁遮挡的横向程度由注入角α、侧壁处初始结构4的厚度以及侧壁的高度限定。右手侧的局部图示出了与更小最小特征尺寸情况下(也就是说，例如在从一代存储单元向具有更小结构宽度的下一代存储单元过渡之后)左侧局部图对应的工艺步骤。因此，在图2以及在图3-图6中，左侧局部图示出结构小型化之前的工艺阶段，右侧局部图相应地示出结构小型化之后的工艺阶段。如果，当减小结构宽度时，初始结构的厚度保持为所示出的，则有必要较注入角α减小注入角β，以便在结构小型化之后不超出底部区域6被侧壁遮挡的所需的横向程度。然而，在随后除去初始结构4的未掺杂区域的过程中，这可能在未示出的角落区域7中导致不希望的蚀刻(在这方面，比较图1C’的角落区域7)。
在图3中示出的用于阐明第二种缩放可能性的半导体衬底1的横截面视图与图2中的区别仅在于开口3中初始结构4的厚度减小。相应地，为了获得与图2中底部区域6被侧壁遮挡的相同的横向程度，在左侧局部图中可使用较图2中的注入角α更大的注入角α’。在右侧图中结构小型化之后，注入角β’较图2中的注入角β也是如此。由于现在注入角增加，在角落区域7中缺乏注入的风险降低，但是这种风险取决于开口3和初始结构4的尺寸继续存在。同样，存在由于开口3内的初始结构4的厚度减小而形成针孔的危险。
图4同样指定了半导体衬底1的横截面视图，用于阐明形成仅部分覆盖开口3中的底部区域的结构的第三种缩放可能性。该初始结构4与图2中初始结构4的区别在于在向初始结构4注入掺杂剂之前，除去半导体衬底表面2上初始结构4，从而初始结构4仅保留在开口3中。由此，初始结构4的高度减小，导致在注入过程中侧壁的遮挡减少。因此，可能较图2中的注入角α增加注入角α”，同时保持被遮挡底部区域6的横向尺寸。相应地，已经实现缩放之后的注入角β”与图2的右侧局部图的相应角β比较也是如此。然而，获得期望特征尺寸所需的角β”可能太小，而不能将掺杂剂引入角落区域7中(与图1B比较)，这可能导致图1C’所示的不期望结构。基于通常体现为CMP平坦化的表面2上初始结构4的去除，可能留下CMP研磨材料的残留物，这严重减少例如SSBS的制造过程中的工艺产量。
图5示出了半导体衬底1的另一横截面视图，用于阐述从初始结构4进行制造仅覆盖部分底部区域的结构的过程中的第四种缩放可能性。在这种情况下，该初始结构4与图4中所示的初始结构4的不同之处仅在于其更薄。因此，与图4中对应的注入角α”和β”相比较，可增加缩放之后使用的注入角α*以及注入角β*。然而，仍存在CMP研磨材料残留物导致工艺损害的风险。
图6示出了一示意性横截面视图，用于说明在从初始结构4进行仅部分覆盖开口3的底部区域的结构的形成过程中的第五种缩放可能性。在这种情况下，为了在缩放的过程中保持角α**，即β**＝α**，与缩放之前的开口3(左侧局部图)相比较，缩放之后的开口3形成为具有减小的深度。
图7A-E示出了根据本发明在开口3内提供低高宽比结构8的注入方法实施方式中，连续的工艺步骤的示意性横截面视图。
图7A中的横截面视图示出了具有开口3以及共形形成的初始结构4的半导体本体1。开口3填充有牺牲结构9，如图7B所示，所述牺牲结构还形成在开口3上方以及位于开口3之外的初始结构4的那些部分上方。
除去牺牲结构9以及位于开口3之外的初始结构4的部分，如图7C所示。例如CMP平坦化步骤适于该目的。现在，初始结构4的高宽比由开口3的宽度以及开口3内的侧壁高度决定。
为了减小初始结构4的高宽比，通过蚀刻沿开口3中的侧壁除去初始结构4的一部分，如图7D中所示。该蚀刻相对于牺牲结构9并相对于毗邻的半导体衬底1选择性地实现。半导体衬底1的局部可具有衬垫层，该衬垫层与初始结构4毗邻并提供所需的蚀刻选择性。在到达牺牲结构9已形成到的深度之前，停止侧壁区域中的初始结构4的蚀刻。因此，从初始结构4产生的低高宽比结构8完全覆盖开口3的底部区域。由于太早停止蚀刻，所述结构形成为其在侧壁区域中的高度高于牺牲结构9之下的底部区域中的高度。图7E的示意性横截面视图示出了根据本发明的在除去牺牲结构9之后形成低高宽比结构8的方法的过程中工艺步骤。
可以在除去牺牲结构9之后进行掺杂剂注入，以便除去底部区域中的结构8的部分并继续SSBS的处理。
图8示出了可替代图7C的工艺步骤的示意性横截面视图。在这种情况下，在除去开口3之外的牺牲结构9的过程中，初始结构4用作停止层。在该实施例中，位于开口3之外的初始结构4的部分可在后面的步骤中除去，以形成低高宽比结构8。这在图9中的示意性横截面视图中以举例的方式示出。
图10所示的示意性横截面视图示出了图7D的工艺步骤的替代实施方式。在这种情况下，在形成低高宽比结构8之前，在开口3中部分除去牺牲结构9。这可以有利地在图7C或图8的工艺步骤之后实现，并且结果是可以更精确地实现沿开口3内的侧壁除去初始结构4的步骤。
权利要求
1.一种用于制造具有低高宽比的结构的方法，包括以下步骤-提供半导体衬底(1)，其具有从表面(2)到达该半导体衬底(1)内的开口(3)，该半导体衬底(1)在开口(3)内在侧壁和底部区域处并且在开口(3)之外在所述表面(2)处均被初始结构(4)覆盖；-形成牺牲结构(9)，其填充开口(3)并覆盖开口(3)之外的表面(2)；-除去位于开口(3)之外的牺牲结构(9)的部分；-通过除去毗邻开口(3)内侧壁的初始结构(4)的部分，从初始结构(4)形成具有低高宽比的结构(8)，该高宽比定义为结构(8)的侧壁高度与开口(3)的宽度之比；以及-除去牺牲结构(9)。
2.如权利要求1所述的方法，其中基本远离覆盖底部区域的部分在开口(3)中除去初始结构(4)。
3.如权利要求1或2所述的方法，其特征在于进一步的步骤-通过以相对于表面法线倾斜的角度注入杂质，向所述结构(8)中引入掺杂剂；以及-通过除去在注入过程中被侧壁遮挡的所述结构(8)的部分，提供仅部分覆盖底部区域的结构(8)。
4.如权利要求3所述的方法，其中倾斜角的范围是10°-30°。
5.如前述权利要求之一所述的方法，其中所述结构(8)形成为具有5-20nm的厚度。
6.如前述权利要求之一所述的方法，其中借助于RIE或CMP步骤通过平坦化在开口(3)之外的表面(2)上除去牺牲结构(9)。
7.如前述权利要求之一所述的方法，其中牺牲结构(9)由氧化物形成，所述结构(8)由非晶或多晶硅形成。
8.如权利要求1-6之一所述的方法，其中牺牲结构(9)由非晶或多晶硅形成，所述结构(8)由氧化物形成。
9.如前述权利要求之一所述的方法，其中在除去位于开口(3)之外的牺牲结构(9)的部分的过程中，也除去位于开口(3)之外的初始结构(4)的部分。
10.如权利要求1-8之一所述的方法，其中，在形成具有低高宽比的所述结构(8)的过程中，也除去位于开口(3)之外的初始结构(4)的部分。
11.如前述权利要求之一所述的方法，其中在形成具有低高宽比的所述结构(8)之前，在开口(3)内部分除去牺牲结构(9)。
12.如权利要求7所述的方法，其中氧化物是臭氧TEOS或旋涂玻璃。
13.如权利要求12的方法，其中通过干法蚀刻步骤除去所述初始结构。
14.如前述权利要求之一所述的方法，其中在除去位于开口(3)之外的牺牲结构(9)的部分之前，至少部分地向未覆盖的表面区域应用阻挡掩模。
15.一种用于制造沟槽DRAM存储单元的单侧掩埋带的方法，该方法基于如权利要求7所述制造的具有低高宽比的结构(8)，该结构(8)用作除去内部电极的一部分的蚀刻掩模。
全文摘要
本发明涉及用于制造具有低高宽比的结构(8)的方法，首先，在半导体衬底(1)的开口(3)中共形形成初始结构(4)，开口(3)填充有牺牲结构(9)，以及在开口(3)之外除去初始结构(4)。通过除去在牺牲结构(9)和半导体衬底(1)之间的侧壁区域中初始结构(4)的部分，提供具有低高宽比的结构(8)。
文档编号H01L21/8242GK1921088SQ20061012144
公开日2007年2月28日 申请日期2006年8月22日 优先权日2005年8月22日
发明者H·-P·莫尔 申请人:奇梦达股份公司