专利名称：垂直薄膜晶体管的制造方法
技术领域：
本发明涉及一种半导体元件，且特别是涉及一种垂直薄膜晶体管的制造 方法。
背景技术：
随着技术的成熟，更轻、更薄、可携带、可挠曲的显示器如电子纸张已 经吸引众多人的注意，许多大公司也纷纷加入研发行列。有机薄膜晶体管大优点在于元件可以在低温下制作，并且在面板弯曲时晶体管元件特性仍能 维持，达到正常的显像质量效果，这种应用将可加速可挠式电子产品如显示 器的实现。垂直结构的有机薄膜晶体管的优点在于其可以有较高的迁移率(Mobility),可用于比较高频的元件应用，而且有较低的工作偏压。然而，垂 直结构有机薄膜晶体管于制作上困难度较高。 一般而言，利用传统的半导体 工艺来制作垂直结构的元件，需要进行多道镀膜工艺及图案化工艺，因此需 要制作多面光掩模。不但在工艺上制作较为复杂，也会使制造成本上升。而 且，经过光刻蚀刻工艺之后的有机半导体特性均有所破坏，而使得经由此法 所制作的垂直结构的有机薄膜晶体管无法得到良好的元件特性。发明内容本发明的目的就是在提供一种垂直薄膜晶体管的制造方法，可简化垂直 结构的有机薄膜晶体管工艺。本发明的再一目的是提供一种垂直薄膜晶体管的制造方法，可以低温工 艺制作垂直结构的有机薄膜晶体管。本发明的又一目的是提供一种垂直薄膜晶体管的制造方法，使有机薄膜 晶体管具有较低的工作偏压，并获得优选的元件特性。本发明提出一种垂直薄膜晶体管的制造方法，包括下列步骤。首先，提
供基底，此基底上已形成有图案化的栅极层。于栅极层上设置挡板光掩模， 此挡板光掩模具有开口暴露出栅极层一侧的部分基底。然后，以挡板光掩模 为掩模，于开口所暴露的基底上依序形成第一源极/漏极层、半导体层与第二 源极/漏极层。移除挡板光掩模后，于由第一源极/漏极层、半导体层与第二 源极/漏极层构成的堆栈层与栅极层之间形成栅介电层。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述第一 源极/漏极层与第二源极/漏极层的材料为导电材料。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述第一 源极/漏极层与前述第二源极/漏极层的形成方法为进行物理气相沉积工艺。 前述物理气相沉积工艺包括賊射工艺或蒸镀工艺。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述半导 体层的材料为有机半导体材料或无机半导体材料。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述半导体层为选自N型、P型、小分子或高分子的有机半导体材料的其中之一；以 及氧化锌或经掺杂的无机半导体材料。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述半导 体层的形成方法为进行物理气相沉积工艺或喷涂工艺。前迷物理气相沉积工 艺包括賊射工艺或蒸镀工艺。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述栅介 电层的形成方法包括进行化学气相沉积法、印制法、旋转涂布法、喷墨法、 浸泡法或蒸镀法的其中之一。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述基底 包括硅基板、软性基板或玻璃基板。在本发明的垂直有机薄膜晶体管的制造方法中，由于先定义栅极层，然 后再以挡板光掩模制作第一源极/漏极层、半导体层及第二源极/漏极层。由 于栅极层具有凸肋(Rib)的功能，当挡板光掩模放上去之后，可以精确控制第 一源极/漏极层、半导体层及第二源极/漏极层的镀膜面积，可防止其短路。而且，通过精确控制栅极层的厚度，可准确的控制第一源极/漏极层、半 导体层及第二源极/漏极层的镀膜区域，因此在栅介电层形成之后，栅极层与 堆栈层之间不会有短路情形发生，同时又具有较薄的栅介电层厚度，因而可 以减少元件的操作偏压，同时也具有较大的开启电流。
此外，在上述的垂直有机薄膜晶体管的制造方法中，在形成半导体层之 后，并没有利用到光刻蚀刻工艺，因此也可以避免半导体层遭受破坏，而可 以得到良好的元件特性。本发明又提出一种垂直薄膜晶体管的制造方法，包括下列步骤。首先， 提供基底，并于基底上设置第一挡板光掩模，此第一挡板光掩模具有第一开 口暴露出部分基底。接着，以第一挡板光掩模为掩模，于第一开口所暴露的 基底上形成由第 一源极/漏极层、半导体层与第二源极/漏极层构成的堆栈层。 移除第一挡板光掩模后，于基底上形成栅介电层。然后，于基底上设置第二 挡板光掩模，此第二挡板光掩模具有第二开口暴露出堆栈层一侧。接着，以 第二挡板光掩模为掩模，于堆栈层一侧形成栅极层。之后，移除第二挡板光 掩模。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述第一 源极/漏极层与前述第二源极/漏极层的材料为导电材料。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述第一 源极/漏极层与前述第二源极/漏极层的形成方法为进行物理气相沉积工艺。 前述物理气相沉积工艺包括賊射工艺或蒸镀工艺。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述半导 体层的材料为有机半导体材料或无机半导体材料。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述半导体层为选自N型、P型、小分子或高分子的有机半导体材料的其中之一；以 及氧化锌或经掺杂的无机半导体材料。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述半导 体层的形成方法为进行物理气相沉积工艺或喷涂工艺。前述物理气相沉积工 艺包括賊射工艺或蒸镀工艺。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述栅介 电层的形成方法包括进行化学气相沉积法、印制法、旋转涂布法、喷墨法、 浸泡法或蒸镀法的其中之一。依照本发明的优选实施例所述的垂直薄膜晶体管的制造方法，前述基底 包括硅基板、软性基板或玻璃基板。在本发明垂直有机薄膜晶体管的制造方法中，由于以第 一挡板光掩模制 作第一源极/漏极层、半导体层及第二源极/漏极层，因此可以精确控制第一
源极/漏极层、半导体层及第二源极/漏极层的镀膜面积及厚度。而且，在栅介电层形成完毕之后，再以第二挡板光掩模制作栅极层。因此，栅极层与堆栈层之间不会有短路情形发生，同时又具有较薄的栅介电层厚度，因而可以减少元件的操作偏压，并使元件具有较大的开启电流。此外，在上述的垂直有机薄膜晶体管的制造方法中，在形成半导体层之后，并没有利用到光刻蚀刻工艺，因此也可以避免半导体层遭受破坏，而可以得到良好的元件特性。为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1A 图1D为绘示本发明第一实施例中的垂直有机薄膜晶体管的制作流程的局部上视图；图2A-图2D为分别绘示图1A 图1D中沿A-A，线的局部剖面图；及 图3A 图3D为绘示本发明第二实施例中的垂直有机薄膜晶体管的制 作流程的局部剖面图。简单符号说明100、 200:基底102、 218:栅极层。104、 202、214:挡板光掩模106、 203、216:开口108、 114、204、 208:源极/漏极层110:间隙112、 206:半导体层116、 210:堆栈层118、 212:栅介电层具体实施方式
第一实施例图1A 图1D为绘示本发明第一实施例的垂直有机薄膜晶体管的制作 流程的局部上视图。图2A~图2D为分别绘示图1A~图ID中沿A-A，线的
局部剖面图。请参照图1A与图2A,首先提供基底100。此基底100例如是可挠的塑 料基板、硅基板、软性基板或透明玻璃基板。然后，于基底100上形成图案化的栅极层102。图案化的栅极层102的 材料包括导体材料，例如是金属(铝、铜、钼、铬或前述材料的合金等)或掺 杂多晶硅等。栅极层102的形成方法例如是采用挡板光掩模(未绘示)，配 合物理气相沉积工艺而可以将图案化的栅极层102直接形成于基板100上， 且物理气相沉积工艺例如是溅射工艺或是蒸镀工艺。此外，栅极层102的形 成方法也可以是一般的光刻蚀刻工艺，亦即是在先于基底IOO上形成一层导 体材料层(未绘示)后，利用形成在导体材料层上的图案化光致抗蚀剂层(未 绘示)配合蚀刻工艺，以定义出图案化的栅极层102。图案化的栅极层102 例如是成条状排列，而可以使后续形成源极/漏极层与半导体层的工艺所使用 的挡板光掩模(shadowmask)放置于其上。当然，在另一优选实施例中，图案 化的栅极层102也可以是呈柱状，在基底100上排列成阵列型态。请参照图1B与图2B，于栅极层102上放置挡板光掩模104。挡板光掩 模亦能够以贴合的方式设置在栅极层102上。挡板光掩模104具有开口 106 暴露出栅极层102 —侧的部分基底100。挡板光掩模104的材料例如是薄钢 片、硅晶片或压克力板等等。以挡板光掩模104为掩模，于开口 106所暴露的基底100上形成源极/ 漏极层108。源极/漏极层108与栅极层102之间具有间隙110。源极/漏极层 108的材料包括导电材料，例如是金属(铝、铜、钼、铬或前述材料的合金等)。 源极/漏极层108的形成方法包括进行物理气相沉积工艺，物理气相沉积工艺 例如是溅射工艺或是蒸镀工艺。请参照图1C与图2C，以挡板光掩模104为掩模，于开口 106所暴露的 源极/漏极层108上形成半导体层112。半导体层112的材料包括N型、P型、 小分子或高分子的有机半导体材料，例如是并五苯(pentacene)或聚(3-己基噻吩)(poly-(3-hexylthiophene)， P3HT)等。半导体层112的材料也可 以是氧化锌或经掺杂的无机半导体材料。半导体层112的形成方法为进行物 理气相沉积工艺或喷涂工艺。物理气相沉积工艺包括賊射工艺或蒸镀工艺。接着，以挡板光掩模104为掩模，于开口 106所暴露的半导体层112上 形成源极/漏极层114。源极/漏极层114的材料包括导电材料，例如是金属(铝、
铜、钼、铬或前述材料的合金等)。源极/漏极层114的形成方法包括进行物 理气相沉积工艺，物理气相沉积工艺例如是賊射工艺或是蒸镀工艺。源极/漏极层108、半导体层112与源极/漏极层114构成堆栈层116。在堆栈层116 与栅4及层102之间同样具有间隙110。请参照图1D与图2D，移除挡板光掩模104后，于堆栈层116与栅极层 102之间的间隙IIO形成栅介电层118。而且，栅介电层118也全面且连续 地覆盖基底IOO、栅极层102与堆栈层116的顶面与侧壁。栅介电层118的 材料例如是氧化硅、氮化硅或是有机介电层。栅介电层118的形成方法例如 是进行化学气相沉积法、印制法、旋转涂布法、喷墨法、浸泡法或蒸镀法。在本发明的第 一实施例的垂直有机薄膜晶体管的制造方法中，由于先定 义栅极层102和外部线路(未绘示)，然后再以挡板光掩模制作源极/漏极层 108、半导体层112及源极/漏极层114。由于栅极层102具有凸肋(Rib)的功 能，当挡板光掩模放上去之后，可以精确控制源极/漏极层108、半导体层112 及源极/漏极层114的镀膜面积，可防止其短路。而且，通过精确控制栅极层102的厚度，可准确的控制源极/漏极层108、 半导体层112及源极/漏极层114的镀膜区域，因此在栅介电层118形成之后， 栅极层102与堆栈层116之间不会有短路情形发生，同时又具有较薄的栅介 电层118厚度，因而可以减少元件的操作偏压，并使元件具有较大的开启电、、弁而且，在上述的垂直有机薄膜晶体管的制造方法中，在形成半导体层之 后，并没有利用到光刻蚀刻工艺，因此也可以避免半导体层遭受破坏，而可 以得到良好的元件特性。第二实施例图3A 图3D为绘示本发明第二实施例中的垂直有机薄膜晶体管的制 作流程的局部剖面图。请参照图3A,首先提供基底200。此基底200例如是可挠的塑料基板、 硅基板、软性基板或透明玻璃基板。然后，于基底200上设置挡板光掩模202。挡板光掩模202具有开口 203 暴露部分基底200。挡板光掩模202的材料例如是薄钢片、硅晶片或压克力 板等等。以挡板光掩模202为掩模，于开口 203所暴露的基底100上形成源极/
漏极层204。源极/漏极层204的材料包括导电材料，例如是金属(铝、铜、 钼、铬或前述材料的合金等)。源极/漏极层204的形成方法包括进行物理气 相沉积工艺，物理气相沉积工艺例如是賊射工艺或是蒸镀工艺。请参照图3B,以挡板光掩模202为掩模，于开口 202所暴露的源极/漏 极层204上形成半导体层206。半导体层206的材料包括N型、P型、小分 子或高分子的有机半导体材料，例如是并五苯(pentacene)或聚(3-己基 噻吩)(poly-(3-hexylthiophene)， P3HT)等。半导体层206的材料也可以是 氧化锌或经掺杂的无机半导体材料。半导体层206的形成方法为进行物理气 相沉积工艺或喷涂工艺。物理气相沉积工艺包括賊射工艺或蒸镀工艺。接着，以挡板光掩模202为掩模，于开口 203所暴露的半导体层206上 形成源极/漏极层208。源极/漏极层208的材料包括导电材料，例如是金属(铝、 铜、钼、铬或前述材料的合金等)。源极/漏极层208的形成方法包括进行物 理气相沉积工艺，物理气相沉积工艺例如是溅射工艺或是蒸镀工艺。源极/ 漏极层208、半导体层206与源极/漏极层204构成堆栈层210。请参照图3C,移除挡板光掩模202后，于基底200上形成栅介电层212。 而且，栅介电层212也全面且连续地覆盖堆栈层210的顶面与侧壁。栅介电 层118的材料例如是氧化硅、氮化硅或是有机介电层。栅介电层118的形成 方法例如是进行化学气相沉积法、印制法、旋转涂布法、喷墨法、浸泡法或 蒸镀法。请参照图3D，于堆栈层210上设置挡板光掩模214。挡板光掩模214 具有开口 216暴露出堆栈层210的一侧。以挡板光掩模214为掩模，于堆栈 层210的一侧形成栅极层218。栅极层218的材料包括导体材料，例如是金 属(铝、铜、钼、4各或前述材料的合金等)。栅极层218的形成方法包括进行 物理气相沉积工艺，物理气相沉积工艺例如是溅射工艺或是蒸镀工艺。之后， 再移除挡板光掩模214。在本发明的第二实施例的垂直有机薄膜晶体管的制造方法中，由于以挡 板光掩模202制作源极/漏极层204、半导体层206及源极/漏极层208，因此 可以精确控制源极/漏极层204、半导体层206及源极/漏极层208的镀膜面 积及厚度。而且，在栅介电层212形成完毕之后，再以挡板光掩模214制作栅极层 218。因此，栅极层218与堆栈层210之间不会有短路情形发生，同时又具
有较薄的栅介电层212厚度，因而可以减少元件的搡作偏压，并使元件具有 较大的开启电流。此外，在上述的垂直有机薄膜晶体管的制造方法中，在形成半导体层之 后，并没有利用到光刻蚀刻工艺，因此也可以避免半导体层遭受破坏，而可 以得到良好的元件特性。综上所述，本发明的垂直有机薄膜晶体管的制造方法由于利用单一光掩 模定义漏极、半导体层及源极。除了可以工艺简单化之外，其可以同时应用 于元件集成化及大面积化，可用于显示器。而且，可以低温工艺制作垂直结 构的有机薄膜晶体管，使有机薄膜晶体管具有较低的工作偏压，并获得优选 的元件特性。虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领 域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因 此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1、一种垂直薄膜晶体管的制造方法，包括提供基底，前述基底上已形成有图案化的栅极层；于前述栅极层上设置挡板光掩模，前述挡板光掩模具有开口暴露出前述栅极层一侧的部分前述基底；以前述挡板光掩模为掩模，于前述开口所暴露的前述基底上依序形成第一源极/漏极层、半导体层与第二源极/漏极层；移除前述挡板光掩模；以及于由前述第一源极/漏极层、前述半导体层与前述第二源极/漏极层构成的堆栈层与前述栅极层之间形成栅介电层。
2、 如权利要求1所述的垂直薄膜晶体管的制造方法，其中前述第一源 极/漏极层与前述第二源极/漏极层的材料包括导电材料。
3、 如权利要求2所述的垂直薄膜晶体管的制造方法，其中前述第一源 极/漏极层与前述第二源极/漏极层的形成方法包括进行物理气相沉积工艺。
4、 如权利要求1所述的垂直薄膜晶体管的制造方法，其中前述物理气 相沉积工艺包括溅射工艺或蒸镀工艺。
5、 如权利要求1所述的垂直薄膜晶体管的制造方法，其中前述半导体 层的材料包括有机半导体材料或无机半导体材料。
6、 如权利要求1所述的垂直薄膜晶体管的制造方法，其中前述半导体 层为选自N型、P型、小分子或高分子的有机半导体材料；以及氧化锌或经 掺杂的无机半导体材料的其中之一 。
7、 如权利要求5所述的垂直薄膜晶体管的制造方法，其中前述半导体 层的形成方法为进行物理气相沉积工艺或喷涂工艺。
8、 如权利要求7所述的垂直薄膜晶体管的制造方法，其中前述物理气 相沉积工艺包括賊射工艺或蒸镀工艺。
9、 如权利要求1所述的垂直薄膜晶体管的制造方法，其中前述栅介电 层的形成方法包括进行化学气相沉积法、印制法、旋转涂布法、喷墨法、浸 泡法或蒸镀法的其中之一。
10、 如权利要求1所述的垂直薄膜晶体管的制造方法，其中前述基底包 括硅基板、软性基板或玻璃基板。
11、 一种垂直薄膜晶体管的制造方法，包括提供基底；于前述基底上设置第一挡板光掩模，前述第一挡板光掩模具有第一开口暴露出部分前述基底；以前述第一挡板光掩模为掩模，于前述第一开口所暴露的前述基底上形 成由第 一源极/漏极层、半导体层与第二源极/漏极层构成的堆栈层；移除前述第一挡板光掩模；于前述基底上形成栅介电层；于前述基底上设置第二挡板光掩才莫，前述第二挡板光掩模具有第二开口 暴露出前述堆栈层一侧；以前述第二挡板光掩模为掩模，于前述堆栈层一侧形成栅极层；以及 移除前述第二挡板光掩模。
12、 如权利要求11所述的垂直薄膜晶体管的制造方法，其中前述第一 源极/漏极层与前述第二源极/漏极层的材料包括导电材料。
13、 如权利要求12所述的垂直薄膜晶体管的制造方法，其中前述第一 源极/漏极层与前述第二源极/漏极层的形成方法包括进行物理气相沉积工艺
14、 如权利要求11所述的垂直薄膜晶体管的制造方法，其中前述物理 气相沉积工艺包括溅射工艺或蒸镀工艺。
15、 如权利要求11所述的垂直薄膜晶体管的制造方法，其中前述半导 体层的材料包括有机半导体材料或无机半导体材料。
16、 如权利要求11所述的垂直薄膜晶体管的制造方法，其中前述半导 体层为选自N型、P型、小分子或高分子的有机半导体材料的其中之一；以 及氧化锌或经掺杂的无机半导体材料。
17、 如权利要求15所述的垂直薄膜晶体管的制造方法，其中前述半导 体层的形成方法包括进行物理气相沉积工艺或喷涂工艺。
18、 如权利要求17所述的垂直薄膜晶体管的制造方法，其中前述物理 气相沉积工艺包括賊射工艺或蒸镀工艺。
19、 如权利要求11所述的垂直薄膜晶体管的制造方法，其中前述栅介 电层的形成方法包括进行化学气相沉积法、印制法、旋转涂布法、喷墨法、 浸泡法或蒸镀法的其中之一 。
20、如权利要求11所述的垂直薄膜晶体管的制造方法，其中前述基底 包括硅基板、软性基板或玻璃基板。
全文摘要
一种垂直薄膜晶体管的制作方法，利用挡板光掩模来制作垂直结构元件。此方法包括下列步骤。首先，形成金属层作为凸肋与栅极层。然后，将挡板光掩模设置于栅极层上。之后，直接以挡板光掩模为掩模，形成源极层、有机半导体层与漏极层，如此可以简化工艺。因为在形成有机半导体层后，没有使用到光刻蚀刻技术，所以可以避免有机半导体层受到损害，使垂直薄膜晶体管具有良好的元件特性。
文档编号H01L21/02GK101131934SQ200610121470
公开日2008年2月27日 申请日期2006年8月24日 优先权日2006年8月24日
发明者林宗贤, 沈裕渊, 王怡凯, 胡堂祥 申请人:财团法人工业技术研究院