专利名称：非易失性有机阻抗随机存取存储器件及其制造方法
技术领域：
本公开涉及非易失性有机阻抗随机存取存储器件及其制造方法。更具体，涉及本发明涉及能够根据电极之间的阻抗状态存储数据的非易失性有机阻抗随机存取存储器件及制造该非易失性有机阻抗随机存取存储器件的方法。
背景技术：
近年来，研究了用于新一代存储器件的各种非易失性存储器件结构，替换动态随机存取存储器(DRAM)。对于非易失性存储器件的研究目的在于扩大容量、增加速度并减小功耗。
下一代非易失性存储器件的例子包括磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、相位可改变随机存取存储器(PRAM)等。此外，积极地研究了阻抗随机存储存储器(PRAM)，其使用阻抗随特定电压脉冲改变的现象。
PRAM具有包括两个电极和插入电极之间的可变电阻器的结构。当电压施加到电极时，增加或减小可变电阻器的阻抗。
传统可变电阻器结构包括具有包含足够量的电子施主和电子受主的有机聚合物和/或无机氧化物的可变电阻器，以及包括下聚合物有机物和金属纳米粒子或束的夹层结构。
然而，用于可变电阻器的有机材料具有劣于无机材料的热、机械和化学稳定性。例如，当使用例如有机发光显示(OLED)、有机薄膜晶体管(OTFT)等的器件被曝光以加热到高于大约100℃，或者暴露于潮湿和氧气时，器件的性能快速恶化。
因此，难以使用传统半导体制造工序制造具有有机材料的PRAM。例如，如在光刻工序中所使用的曝光工序、显影工序和烘焙工序的高温工序，以及干法蚀刻工序可导致对PRAM的损坏。此外，例如湿法蚀刻工序、清洗工序和剥离工序的使用化学制品的工序，也不可以用来形成PRAM。
此外，难以均匀地在有机材料中输入和混合纳米粒子和束。具体，用来输入并混合纳米粒子和束的注入工序可导致与污染相关的问题。
此外，如果纳米粒子包括金属或陶瓷，并剩余在材料中长的时间，纳米粒子可变得彼此成块，使得成块的纳米粒子通过从有机材料分离而变得非常不稳定。结果，具有纳米粒子的有机材料可以是不稳定的。
当电子施主和电子受主包括低聚合物有机材料时，低聚合物有机材料在大约100℃的温度下热分解。因此，在后续的工序中可变电阻器的性能恶化。此外，在操作PRAM期间可变电阻器的性能恶化。结果，传统PRAM具有差的可靠性。
因此，存在对于包括可变电阻器的PRAM的需要，其具有良好的热、化学和机械稳定性，允许使用常规半导体制造工序，以及重现地展示出对于高阻抗和低阻抗的变化。
发明内容
实施例包括非易失性有机阻抗存储器件，其包括第一电极、第二电极和插入第一和第二电极之间的聚酰亚胺层。聚酰亚胺层具有使得聚酰亚胺层的阻抗随着第一和第二电极之间的电势差改变的厚度。
另一实施例包括制造非易失性有机阻抗存储器件的方法，包括在衬底上形成第一电极、在第一电极上形成聚酰亚胺层、并在聚酰亚胺层上形成第二电极。聚酰亚胺层形成位具有使得聚酰亚胺层的阻抗随着第一和第二电极之间的电势差改变的厚度。
当结合附图考虑时，通过参照下面详细说明，上述和其他特性和优势将变得更加显而易见，其中图1是说明根据实施例的非易失性有机阻抗随机存取存储器件的截面图；图2是说明高聚合物聚酰亚胺的结构的视图；图3是说明根据另一实施例的非易失性有机阻抗随机存取存储器件的截面图；图4是说明图3中的非易失性有机阻抗随机存取存储器件的单位单元的透视图；图5是说明图3中的非易失性有机阻抗随机存取存储器件的阵列的电路图；图6至8是说明图3中的非易失性有机阻抗随机存取存储器件的制造方法的截面图；图9是说明根据还一实施例的非易失性有机阻抗随机存取存储器件的截面图；图10至14是说明图9中的非易失性有机阻抗随机存取存储器件的制造方法的截面图；图15是说明非易失性有机阻抗随机存取存储器件实施例的开关特性的图；图16是说明根据实施例的对应于非易失性有机阻抗随机存取存储器件的第一样品的设置特性的图；
图17是说明第一样品的重置特性的图；图18是说明根据实施例的对应于非易失性有机阻抗随机存取存储器件的第二样品的设置特性的图；图19是说明第二样品的重置特性的图；以及图20是说明被重复地设置和重置的第一样品的阻抗变化的图。
具体实施例方式
参考附图更全面地说明实施例。实施例可采用许多不同的形式，并且不应被构建为限制于在此阐述的实施例。而是，提供这些实施例使得本公开是全面和完整的，并能将下面的权利要求的范围完全传递给本领域技术人员。在附图中，为了清楚起见，可以放大层和区域的尺寸和相对尺寸。
应理解，当元件或层被称为在其他元件或层“之上”、“连接到”或“耦接到”时，它可以直接在其上、连接到或耦接到其他元件或层，或可以存在中间元件或层。相反，当元件被称为“直接在其上”、“直接连接到”或“直接耦接到”其他元件或层时，不存在中间元件或层。通篇相似数字指示相似元件。如在此使用，术语“和/或”包括一个或多个相关列项的任何和所有组合。
应理解，尽管在此使用术语第一、第二等来描述不同元件、组件、区域、层和/或部分，不应由这些术语来限制这些元件、组件、区域、层和/或部分。这些术语仅用于将一个元件、组件、区域、层或部分从另一区域、层或部分区分开。因此，下面描述的第一元件、组件、区域、层或部分也可以称为第二元件、组件、区域、层或部分，而不背离本发明的教导。
为了描述的方便，在此使用空间相对术语，例如“底下”、“之下”、“下”、“之上”、“上”等，来描述一个元件或特性与其他元件或特性的关系，如图所示。应理解，空间相对术语旨在包括除图中所描述的指向之外使用或操作的设备的不同指向。例如，如果将在图中的器件翻转，描述为在其他元件或特性“之下”或“底下”的元件将被指向为在其他元件或特性“之上”。因此，示例性术语“之下”包括上和下的两个取向。可以另外地指向设备(旋转90度或其他指向)并且相应地解释在此使用的空间相对描述符。
在此使用的术语仅仅是为了说明特定实施例的目的，而不旨在限制本发明。如在此使用，单数形式“a”、“an”和“the”也旨在包括复数形式，除非上下文清楚指示。还应理解，当在本说明书中使用时，术语“包含”和/或“包括”指定所述特性、整数、步骤、操作、元件、和/或组件的存在，而不排除一个或多个其他特性、整数、步骤、操作、元件、组件和/或其组的存在或增加。
除非另外限定，在此使用的所有术语(包括技术和科学术语)具有与本发明所属领域中普通技术人员所通常理解的相同含义。还应理解，术语，例如那些在通常使用的字典中使用的术语，应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且不以理想化或者过分形式的意义来解释，除非在此明显地定义。
图1是说明根据实施例的非易失性有机阻抗随机存取存储器件的截面图。
参照图1，非易失性有机阻抗随机存取存储器件(RAM)包括第一电极10、第二电极14和聚酰亚胺层12。
可以在例如硅衬底、绝缘体上硅(SOI)衬底等的半导体衬底(未示出)上形成第一电极10。或者，可以在包括无机材料如玻璃或稳定的有机材料的柔性衬底(未示出)上形成第一电极10。第一电极10用作非易失性有机阻抗RAM器件的下电极。
第一电极10的例子包括金属层、金属氮化物层、掺杂的半导体层等。它们可以单独使用或以任意组合使用。在该示例性实施例中，金属层或者金属氮化物层用于第一电极10。
第一电极10的特定实例包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。
在第一电极10上形成作为可变电阻器的聚酰亚胺层12。聚酰亚胺层12通常已知作为热阻树脂，其具有主链中的酰亚胺键。可以变化地将官能团增加到聚酰亚胺层12。图2是说明高聚合物聚酰亚胺层的结构的图。在图2中，X和Y代表可键合的官能团。
此外，为了在聚酰亚胺层12上容易地形成第二电极14，聚酰亚胺层12可具有平坦的上表面。
在该实施例中，聚酰亚胺层12具有允许聚酰亚胺层12的导电类型根据第一和第二电极10和14之间的电势差改变的厚度。因此，聚酰亚胺层12可具有高阻抗或低阻抗。具体，当在第一和第二电极10和14之间插入的聚酰亚胺层12具有低于大约10的厚度时，电荷隧穿到聚酰亚胺层12中，使得聚酰亚胺层12不能用作可变电阻器。相反，当插入第一和第二电极10和14之间的聚酰亚胺层12具有大于约500的厚度时，第一和第二电极10和14彼此电隔离，使得聚酰亚胺层12不能用作可变电阻器。因此，聚酰亚胺层12可具有大约10至大约500的厚度，优选地大约100至300的厚度。
可以通过在第一电极10上涂敷聚酰亚胺前体然后通过聚酰亚胺前体的酰亚胺反应来形成聚酰亚胺层12。当通过涂敷聚酰亚胺前体形成聚酰亚胺层12时，聚酰亚胺层12可具有平坦的上表面，而不必执行额外的平整工序。或者，可通过化学汽相淀积(CVD)工序形成聚酰亚胺层12。
当聚酰亚胺层12具有大约10至大约500的厚度时，聚酰亚胺层12充分地用作可变电阻器，而不必混合杂质和聚酰亚胺层12。这可由于在形成聚酰亚胺层12期间，在第一电极10和聚酰亚胺层12之间的界面上，通过第一电极10和聚酰亚胺层12之间的反应而自生成的纳米粒子。即，当形成聚酰亚胺层12时，在第一电极10和聚酰亚胺层12之间的界面上生成纳米粒子。这里，生成纳米粒子的界面的位置根据第一电极10的类型而变化。根据第一和第二电极10和14之间的电势差，纳米粒子在聚酰亚胺层12中存储电荷或者从聚酰亚胺层12释放电荷，以改变聚酰亚胺层12的导电性，由此导致聚酰亚胺层12用作可变电阻器。
如上所述，当聚酰亚胺层12用作可变电阻器时，不需要复杂的工序，例如用于将纳米粒子注入聚酰亚胺层12中的额外的工序，由于在聚酰亚胺层12中自生成纳米粒子。
此外，聚酰亚胺层12具有高的玻璃化转化温度Tg、强的机械强度和改进的化学稳定性。因此，当聚酰亚胺层12用作非易失性有机阻抗RAM器件的可变电阻器时，非易失性有机阻抗RAM器件可具有改进的耐久性和可靠性。
在聚酰亚胺层12的平坦上表面上形成第二电极14。第二电极14的例子包括金属层、金属氮化物层、掺杂的半导体层等。它们可以单独或者组合使用。在该示例性实施例中，金属层或金属氮化物层用于第二电极14。
具体，第二电极14的实例包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。
根据该实施例，非易失性有机阻抗RAM器件具有包括第一电极10、第二电极14和在第一和第二电极10和14之间插入的聚酰亚胺层12的结构。此外，聚酰亚胺层12可具有改进的化学稳定性和耐久性。具体，聚酰亚胺层12在大约500℃的温度下不分解，使得聚酰亚胺层可具有改进的可靠性。因此，非易失性有机阻抗RAM器件可具有改进的可靠性。
此外，由于聚酰亚胺层12持续地具有由第一和第二电极10和14之间的电势差所设置的高阻抗和低阻抗，可在提供稳定操作的非易失性有机阻抗随机存取存储器件中使用聚酰亚胺层12。此外，聚酰亚胺层12的阻抗特性是可再现的。结果，非易失性有机阻抗RAM器件具有良好的操作特性。
下面，说明图1的非易失性有机阻抗RAM器件的制造方法。
制备在其上形成非易失性有机阻抗RAM器件的衬底。衬底的实例包括半导体衬底，例如硅衬底、绝缘体上硅(SOI)衬底或包括无机材料如玻璃或稳定的有机材料的柔性衬底。
在衬底上形成第一电极10。第一电极10的例子包括金属层、金属氮化物层、掺杂的半导体衬底等。它们可以单独或组合使用。
在该示例性实施例中，金属层或金属氮化物层用于第一电极10。具体，第一电极10的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。
可以通过物理汽相淀积(PVD)工序或CVD工序形成第一电极10。当第一电极10包括铜层时，可以通过电镀工序或无电镀层工序形成铜层。
在第一电极10上形成具有约10至约500的聚酰亚胺层12。具体，可以在第一电极10上旋涂聚酰亚胺前体。这里，聚酰亚胺前体的例子包括由溶剂中的二胺和酸酐的反应而形成的聚酰胺酸。热处理聚酰亚胺前体，以将聚酰亚胺前体转换为聚酰亚胺层12。即，通过热处理酰亚胺化(imidified)聚酰胺酸，以形成聚酰亚胺层12。
这里，当在低于大约150℃的温度下执行热处理时，通常不发生酰亚胺反应。相反，当在高于大约450℃的温度下执行热处理时，损坏聚酰亚胺层12和第一电极10。因此，在大约150℃至大约450℃，优选地在大约200℃至大约450℃的温度下执行热处理。此外，可以在氮气气氛下执行热处理。
当第一电极10包括金属层或金属氮化物层时，聚酰胺酸穿透到第一电极10。聚酰胺酸与第一电极10反应以形成羧酸酯(carboxylate)。羧酸酯分解为纳米粒子。纳米粒子位于聚酰亚胺层12和第一电极10之间的界面上。
这里，纳米粒子的分布特性和密度特性可基于第一电极10的类型和厚度，以及相对于聚酰胺酸的热处理温度而变化。因此，可以通过改变纳米粒子的分布特性和密度特性来调节第一电极10的类型和厚度以及相对于聚酰胺酸的热处理温度，以改变形成可变电阻器的聚酰亚胺层12的特性。可变电阻器的特性包括设置可变电阻器为低阻抗，以及将可变电阻改变为高阻抗的阈值电压。
或者，可以通过化学汽相淀积(CVD)工序形成聚酰亚胺层12。
在聚酰亚胺层12上形成第二电极14。第二电极14的例子包括金属层、金属氮化物层、掺杂的半导体层等。它们可以单独或者组合使用。在该示例性实施例中，金属层或金属氮化物层可用于第二电极14。
具体，第二电极14的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。
可以通过物理汽相淀积(PVD)工序或CVD工序形成第二电极14。当第二电极14包括铜层时，可以通过电镀工序或无电镀层工序形成铜层。
如上所述，聚酰亚胺层12在大约500℃的温度下不分解。因此，可以持续地执行用于制造半导体器件的后面的高温工序，而不改变温度，因为敏感的有机材料。
此外，非易失性有机阻抗随机存取存储器件可操作为非易失性存储器件，而不混合纳米粒子或束和聚酰亚胺层12。结果，可以不生成通过混合纳米粒子或束与聚酰亚胺层12所导致的污染。
此外，不必限制在非易失性有机阻抗随机存取存储器件中所使用的第一和第二电极的选择。因此，用于制造非易失性邮寄随机存取存储器件的工序非常简单，并可以相当地减小制造其的费用。
图3是说明根据另一实施例的非易失性有机阻抗随机存取存储器件的截面图。
图4是说明图3中的非易失性有机阻抗随机存取存储器件的单位单元的透视图，以及图5是说明图3中的非易失性有机阻抗随机存取存储器件的阵列的电路图。
本示例性实施例的非易失性有机阻抗RAM器件具有包括在第一和第二电极的交叉点形成的阻抗存储单元的交叉点阵列。
参照图3至5，非易失性有机阻抗随机存取存储器件(RAM)包括衬底100、第一电极102、第二电极106和聚酰亚胺层104。
衬底100包括半导体衬底，例如硅衬底和绝缘体上硅(SOI)衬底、包括无机材料如玻璃或稳定的有机材料柔性衬底的半导体衬底。
在衬底100上形成第一电极102。第一电极102可具有沿着横跨衬底100的第一方向延伸的线性形状。第一电极102的例子包括金属层、金属氮化物层、掺杂的半导体层等。它们可以单独使用或以任意组合使用。在该示例性实施例中，金属层或者金属氮化物层用于第一电极10。
具体，第一电极102的实例包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。
聚酰亚胺层104覆盖第一电极102。聚酰亚胺层104具有平坦的上表面。因此，由于聚酰亚胺层104具有平坦上表面，聚酰亚胺层104具有在第一电极102和第二电极106之间插入的第一部分，以及在衬底100和第二电极106之间插入的第二部分。在该实例中，第二部分的厚度大于第一部分。
这里，仅第一电极102上的部分聚酰亚胺层104用作可变电阻器。聚酰亚胺层104的第一部分具有大约10至大约500的厚度。即，第一和第二电极102和104之间的聚酰亚胺层104具有大约10至大约500的厚度。
相反，聚酰亚胺层104的第二部分用作绝缘夹层。因此，聚酰亚胺层104的第二部分可具有不小于大约500的厚度。尽管聚酰亚胺层104的第二部分的厚度可以根据第一电极102的厚度变化，聚酰亚胺层104的第二部分可具有大约500至大约10,000的厚度。此外，聚酰亚胺层104可具有低于氧化硅的介电常数，氧化硅通常用作绝缘夹层。因此，可以减小线性第一电极102之间的寄生电容。
如图5所示，在第一电极102和聚酰亚胺层104之间可以额外地设置二极管108。二极管108可具有线性形状，与第一电极102的上表面相接触。
二极管108可包括两个彼此接触的导电盘，其中导电盘具有不同的功函。或者，可以与第一电极102集成地形成二极管108，使得第一电极102既用作二极管108也用作电极。
二极管108具有耦接到聚酰亚胺层104的阴极和耦接到第一电极102的阳极。因此，二极管108防止电流通过聚酰亚胺层104从第二电极106流到第一电极102。结果，由于二极管108仅允许电流从第一电极102流到第二电极106，不会发生由于外围电路的相邻单元中数据的交替。
在聚酰亚胺层104的平坦上表面上形成第二电极106。第二电极106可具有在第二方向上延伸的线性形状。第二方向基本上垂直于第一方向。第二电极106的例子包括金属层、金属氮化物层、掺杂的半导体层等。它们可以单独或组合使用。在该示例性实施例中，金属层或金属氮化物层用作第二电极106。
具体，第二电极106的实例包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。这些层可以单独或组合使用。
第一电极102和第二电极106之间的交叉点对应于非易失性有机阻抗RAM器件的单位单元。因此，由于通过第一和第二电极102和106的每个交叉点形成一个单位单元，可以实施4F2单元。
图6至8是说明图3中的非易失性有机阻抗随机存取存储器件的制造方法的截面图。
参照图6，制备在其上形成非易失性有机阻抗RAM器件的衬底100。衬底100的例子包括半导体衬底例如硅衬底、绝缘体上硅(SOI)衬底或包括例如玻璃的无机材料或稳定的有机材料的柔性衬底。
在衬底100上淀积导电材料，以形成第一电极层。第一电极层的例子包括金属层、金属氮化物层、掺杂的半导体衬底等。它们可以单独或组合使用。
在该示例性实施例中，金属层或金属氮化物层用于第一电极层。具体，第一电极层的实例包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。这些层可以单独或组合使用。可以通过例如物理汽相淀积(PVD)工序或CVD工序的工序来形成第一电极层。
此外，可以在第一电极层上形成二极管层(未示出)。二极管层可包括顺序层叠的具有不同功函的导电图形。
然后在第一电极层上形成光刻胶膜(未示出)。曝光、显影并烘烤光刻胶膜，以形成光刻胶图形。这里，光刻胶图形具有在横跨衬底100的第一方向上延伸的线性形状。使用光刻胶膜作为蚀刻掩模蚀刻第一电极层，以形成在第一方向上延伸的线性第一电极102。可以使用干法蚀刻工序来蚀刻第一电极层。
当在第一电极层上形成二极管层时，在第一电极102上形成电连接到第一电极102的二极管108。
这里，可以通过光刻工序形成第一电极102，以简化整个工序。然而，当第一电极层包括例如铜层的不能被光刻工序所构图的材料时，可以通过镶嵌(damascene)工序或其他适于构图第一电极层的工序来构图第一电极，以形成第一电极102。
参照图7，在第一电极102和衬底100上形成聚酰亚胺层104。聚酰亚胺层104具有提供具有对应于第一和第二电极102和106之间的电势差的高阻或低阻的聚酰亚胺层104的厚度。在该实例中，在第一和第二电极102和106之间的聚酰亚胺层104的第一部分用作可变电阻器。衬底100和第二衬底106之间的聚酰亚胺层104的第二部分用作绝缘夹层，因此，聚酰亚胺层104的第一部分可具有大约10至大约500的厚度。
换句话说，第一电极102上的聚酰亚胺层104的第一部分可具有大约10至大约500的厚度。相邻于第一电极102的衬底100上的聚酰亚胺层104的第二部分可具有大于大约500的厚度。
为了形成聚酰亚胺层104，在第一电极102和衬底100上旋涂聚酰亚胺前体。这里，聚酰亚胺前体的例子包括聚酰胺酸。热处理聚酰亚胺前体以将聚酰亚胺前体转化为聚酰亚胺层104。即，通过热处理酰亚胺化聚酰胺酸以形成聚酰亚胺层104。在大约150℃至大约450℃的温度下执行热处理。
当旋涂聚酰亚胺前体时，聚酰亚胺层104可具有上表面，其具有良好的平坦性，尽管在下层具有不规则表面。因此，在形成聚酰亚胺层104之后，不需要执行额外的平整化工序。
或者，可通过化学汽相淀积(CVD)工序形成聚酰亚胺层104。然而，由于通过CVD工序形成的聚酰亚胺层104可具有不规则表面，可以使用额外的平整化工序来平整化聚酰亚胺层104的表面。
参照图8，将金属、金属氮化物或者在通常半导体制造工序中使用的半导体材料淀积在聚酰亚胺层104上，以形成第二电极层(未示出)。第二电极层的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。可以通过例如物理汽相淀积(PVD)工序或CVD工序的工序来形成第二电极层。
可以构图第二电极层以形成在倾向(inclined to)第一方向的第二方向上延伸的线性第二电极106。在该示例性实施例中，第二方向基本上垂直于第一方向。
具体，然后在第二电极层上形成光刻胶膜(未示出)。曝光、显影并烘烤光刻胶膜以形成光刻胶图形。这里，光刻胶图形具有在基本上垂直于第一方向的第二方向上延伸的线性形状。使用光刻胶膜作为蚀刻掩模蚀刻第二电极层，以形成在第二方向上延伸的线性第二电极102。使用反应物等离子体通过干法蚀刻工序来蚀刻第二电极层。
这里，可以使用光刻工序形成第二电极106，以简化整个工序。然而，当第二电极层包括例如铜层的不能通过光刻工序所构图的材料时，可以使用镶嵌工序或其他适于构图第二电极的工序来构图第二电极层，以形成第二电极106。
在该示例性实施例中，用作可变电阻器的聚酰亚胺层104具有热和化学稳定性。因此，当在形成聚酰亚胺层104之后执行后续的半导体制造工序，例如用于形成第二电极层的工序、光刻工序、干法蚀刻工序等时，不恶化聚酰亚胺层104的特性，使得聚酰亚胺层104具有充分的开关特性。
图9是说明根据另一实施例的非易失性有机阻抗随机存取存储器件的截面图。
该实施例的非易失性有机阻抗RAM器件具有包括用于存取相应存储元件的晶体管的结构。
参照图9，该实施例的非易失性有机阻抗随机存取存储(RAM)器件包括衬底150。衬底100包括半导体衬底，例如硅衬底和绝缘体上硅(SOI)衬底。在在衬底150中形成隔离层152，以限定衬底150的有源区和场区。
在衬底150上形成用于存取相应地址的MOS晶体管。MOS晶体管包括栅结构158和源区/漏区160。
在衬底150上形成绝缘夹层162，以覆盖MOS晶体管。绝缘夹层162的例子包括氧化物层。具体，绝缘夹层162的例子包括硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、未掺杂的硅酸盐玻璃(USG)层、旋涂玻璃(SOG)层等。绝缘夹层162具有露出MOS晶体管的漏区160的开口164。
用第一电极166作为接触插塞填充开口164。第一电极166的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。这些层可以单独或组合使用。
具体，在开口164的内表面上形成包括钛层和氮化钛层的阻挡金属层(未示出)。在阻挡金属层上形成金属层(未示出)，以填充开口164，由此形成包括阻挡金属层和金属层的第一电极166。
在该示例性实施例中，开口164中的接触插塞用作第一电极166。或者，在接触插塞上形成的导电层图形(未示出)可用作第一电极166。导电层图形可包括上述的层，其作为实例示为第一电极166、掺杂的多晶硅层等。
在第一电极166和绝缘夹层162上形成聚酰亚胺层图形168a。聚酰亚胺层图形168a可具有大约10至大约500的厚度。
在聚酰亚胺层图形168a上形成第二电极170a。第二电极170a的实例包括金属层、金属氮化物层、掺杂的半导体层等。它们可以单独或者组合使用。具体，第二电极170a的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。它们可以单独或组合使用。第二电极170a可具有隔离的图形。
此外，可以在第二电极170a上形成上电极接触172。此外，上电极接触172可被上绝缘夹层174围绕。此外，上绝缘夹层174可覆盖第二电极170a和聚酰亚胺层图形168a。或者，本示例性实施例的非易失性有机阻抗随机存取存储(RAM)器件仅包括上电极接触172，其包括与第二电极170a基本相同的材料。
或者，可以在上电极接触172上形成金属布线(未示出)。此外，位线(未示出)可电连接晶体管的源区。
在该示例性实施例中，当单位单元包括存取晶体管时，不需要如实施例2的额外的二极管，因为电压仅施加到所选择的单元。
图10至14是说明图9中的非易失性有机阻抗随机存取存储器件的制造方法的截面图。
参照图10，制备在其上形成非易失性有机阻抗RAM器件的衬底150。衬底150的例子包括半导体衬底，例如硅衬底和绝缘体上硅(SOI)衬底。在衬底150上形成沟槽隔离层152，以限定有源区和场区。
具体，在半导体衬底150上顺序地形成衬垫(pad)氧化物层(未示出)和衬垫氮化物层(未示出)。构图衬垫氧化物层和衬垫氮化物层以形成部分地露出半导体衬底150的表面的衬垫氧化物层图形和衬垫氮化物层图形。使用衬垫氧化物层图形和衬垫氮化物层图形作为蚀刻掩模，蚀刻半导体衬底150，以在半导体衬底150的表面部分形成沟槽。热处理半导体衬底150，以固化由形成沟槽所生成的半导体衬底150的损坏。在半导体衬底150上形成具有良好间隙填充性能的氧化物层(未示出)，以填充沟槽。这里，通过等离子体增强的化学汽相淀积(CVD)工序形成氧化物层。通过化学机械抛光(CMP)工序除去氧化物层，以露出衬垫氮化物层图形的表面。使用磷酸溶液，通过蚀刻工序除去衬垫氧化物层图形和衬垫氮化物层图形。结果，仅在沟槽中存在氧化物层，以完成沟槽隔离层152。
在衬底150上顺序形成栅氧化物层(未示出)和栅导电层(未示出)。构图栅氧化物层和栅导电层，以形成栅结构158，该栅结构158由层叠的栅氧化物层图形154和栅导电层图形156顺序地形成。
通过离子注入工序，在栅结构158的两侧将杂质注入衬底150，以形成源区/漏区160，由此完成存取晶体管。
参照图11，通过CVD工序在衬底150上形成绝缘夹层162。绝缘夹层162的例子包括氧化物层。具体，绝缘夹层162的例子包括硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、未掺杂的硅酸盐玻璃(USG)层、旋涂玻璃(SOG)层等。
在衬底150上形成绝缘夹层162之后，由光刻工序部分地蚀刻绝缘夹层162，以形成露出MOS晶体管的漏区160的开口164。
具体，在绝缘夹层162上形成光刻胶图形(未示出)。这里，光刻胶图形露出漏区160上的部分绝缘夹层162。使用光刻胶图形作为蚀刻掩模蚀刻绝缘夹层162，以形成露出漏区160的开口164。
参照图12，在绝缘夹层162上形成导电层以填充开口164。导电层的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。这些层可以单独或组合使用。
具体，在开口164的内表面上形成包括钛层和氮化钛层的阻挡金属层(未示出)。在阻挡金属层上形成金属层(未示出)，以填充开口164，由此形成包括阻挡金属层和金属层的导电层。此外，可以通过例如CVD工序、PVD工序等的工序形成导电层。
通过例如CMP工序的平整化工序除去导电层，直到露出绝缘夹层162的表面，以形成开口164中的第一电极166。
参照图13，在第一电极166和绝缘夹层162上形成聚酰亚胺层168。聚酰亚胺层168可具有大约10至大约500的厚度。
为了形成聚酰亚胺层168，在第一电极166上旋涂聚酰亚胺前体。热处理聚酰亚胺前体以将聚酰亚胺前体转化为聚酰亚胺层168。这里，聚酰亚胺前体包括聚酰胺酸。此外，可以在大约150℃至大约450℃的温度下执行热处理。
在聚酰亚胺层168上淀积在通常半导体制造工序中使用的导电材料，以形成第二电极层170。第二电极层170的例子包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层等。这些层可以单独或组合使用。可以通过例如物理汽相淀积(PVD)工序或者CVD工序的工序形成第二电极层。
参照图14，构图第二电极层170和聚酰亚胺层168，以形成第二电极170a和聚酰亚胺层图形168a。尽管不需要蚀刻聚酰亚胺层168，由于聚酰亚胺层168具有大约10至大约500的薄的厚度，仅蚀刻第二电极层170而不生成残留或线失效(stringer failure)是非常困难的。因此，可以与第二电极层170同时构图聚酰亚胺层168。
参照图9，上绝缘夹层174覆盖聚酰亚胺层图形168a、第二电极170a。穿过上绝缘夹层174形成接触孔，以露出第二电极170a。使用导电材料填充接触孔，以形成上电极接触。或者，可以忽略用于形成上电极接触的工序。位线可以进一步电连接到上电极接触。
非易失性有机阻抗RAM器件的开关特性图15是说明本发明的非易失性有机阻抗随机存取存储器件的开关特性的图。参照图15，非易失性有机阻抗RAM器件的初始阻抗是高阻抗状态。
当施加到第一和第二电极的第一电压V增加到图上的点a时，由于高阻抗状态保持到点a，电流I几乎不流动。当第一电压基本上等于点a的电压时，非易失性有机阻抗RAM器件被开关(switch)，使得高阻状态转换为低阻状态，允许电流I比在高阻状态高几个数量级，以流过非易失性有机阻抗RAM器件。
这里，非易失性有机阻抗RAM器件的开关是指非易失性有机阻抗RAM器件的设置。此外，低阻抗状态是指设置状态。尽管在图中电压从点b增加到点c，仍然保持设置状态。
将具有与第一电压的极性相反的极性的第二点压施加到第一和第二电极，以将低阻抗状态转换为高阻抗状态。即，当将负偏压施加到第一和第二电极时，非易失性有机阻抗RAM器件被开关，使得非易失性有机阻抗RAM器件的阻抗激增到图上的点f，该非易失性有机阻抗RAM器件在低阻抗状态下操作直到图上的点e。这里，该开关称为重置，并且该高阻抗状态称为重置状态。当将负偏压持续地施加到第一和第二电极时，重置状态从图上的点f保持到点g。此外，当将正偏压施加到第一和第二电极时，非易失性有机阻抗RAM器件保持为高阻状态，使得重复路径o-a-b-c。
因此，当将设置状态定义为数据“0”并将重置状态定义为数据“1”时，将在点a的电压，即设置电压Vset施加到第一和第二电极，以将数据“0”写入非易失性有机阻抗RAM器件。相反，将在点f的电压，即重置电压Vreset施加到第一和第二电极，以将数据“1”写入非易失性有机阻抗RAM器件。此外，将在0V到设置电压Vset所选择的特定电压施加到非易失性有机阻抗RAM器件。从非易失性有机阻抗RAM器件测量的电流与基准电流作比较，以从非易失性有机阻抗RAM器件读取数据“0”或“1”。
此外，尽管切断施加到非易失性有机阻抗RAM器件的电源，非易失性有机阻抗RAM器件中的数据“0”或“1”仍然保持。
非易失性有机阻抗RAM器件的设置和重置特性的第一评估图16是说明根据第二示例性实施例的对应于非易失性有机阻抗随机存取存储器件的第一样品的设置特性的图，以及图17是说明第一样品的重置特性的图。
在第一评估中使用的第一样品包括半导体衬底。在本导体衬底上形成第一电极。通过PVD工序，形成包括铝层的第一电极。此外，第一电极具有1,500的厚度。第一电极具有线性形状，其包括100um的宽度并在第一方向上延伸。这里，使用包括具有100um的宽度的开口的金属遮蔽(shadow)掩模形成第一电极。
在第一电极上旋涂聚酰胺酸层。在保持200℃温度的氮气气氛下固化聚酰胺酸层大约45分钟，以形成具有200至大约300的厚度的聚酰亚胺层。通过PVD工序在聚酰亚胺层上形成包括铝层的第二电极。第二电极具有1,500的厚度。此外，第二电极具有线性形状，其包括100um的宽度并在基本上垂直于第一方向的第二方向上延伸。通过构图导电层形成第二电极。
第一和第二电极之间的交叉点用作非易失性有机阻抗RAM器件。
参照图16，用在正方向上增长的电压来测量通过第一样品的电流。在当施加大约1.2V时的点上开关第一样品。
这里，当由于在高于设置电压Vset的电压下的低阻抗状态的保持，过量电流流过第一样品时，可以损坏第一样品。因此，在该评估中，将电流限制施加到第一样品，以限制电流。
参照图17，用在负方向上增加的电压测量流过第一样品的电流。在当施加大约-0.5V时的点上开关第一样品。
如图16和17所示，应注意包括聚酰亚胺层作为可变电阻器和位于聚酰亚胺层的两侧的铝电极的非易失性有机阻抗RAM器件具有足够的开关性能。
非易失性有机阻抗RAM器件的设置和重置特性的第二评估图18是说明根据第二示例性实施例的对应于非易失性有机阻抗随机存取存储器件的第二样品的设置特性的图，以及图19是说明第二样品的重置特性的图。
包括第一和第二电极的第二样品具有比在第一实例中的第一和第二电极窄的宽度。此外，第二样品的第一和第二电极包括不同的材料。
在第二评估中使用的第二样品包括半导体衬底。在半导体衬底上形成第一电极。由PVD工序形成包括铱层的第一电极。此外，第一电极具有600的厚度。第一电极具有线性形状，其具有0.3um的宽度并在第一方向上延伸。这里，通过构图导电层形成第一电极。
在第一电极上旋涂聚酰胺酸层。在保持200℃温度的氮气气氛下固化聚酰胺酸层大约45分钟，以形成具有200至大约300的厚度的聚酰亚胺层。
通过PVD工序在聚酰亚胺层上形成包括铝层的第二电极。第二电极具有1,500的厚度。此外，第二电极具有线性形状，其包括0.3um的宽度并在基本上垂直于第一方向的第二方向上延伸。通过构图导电层形成第二电极。
第一和第二电极之间的交叉点用作非易失性有机阻抗RAM器件。
参照图18，用在正方向上增长的电压来测量通过第二样品的电流。在当施加大约2.0V时的点上开关第二样品。
这里，当由于在高于设置电压Vset的电压下的低阻抗状态的保持，过量的电流流过第二样品时，可以损坏第二样品。因此，在该评估中，将电流限制施加到第二样品，以限制电流。
参照图19，用在负方向上增加的电压测量流过第二样品的电流。在当施加大约-0.7V时的点上开关第二样品。
如图18和19所示，尽管第一和第二电极具有0.3um的线宽，应注意非易失性有机阻抗RAM器件具有足够的开关性能。
结果，如参照非易失性有机阻抗RAM器件的设置和重置特性的第一和第二评估中所示，尽管电极的种类变化，应注意聚酰亚胺层充分地用作可变电阻器。因此，当聚酰亚胺层用作可变电阻器时，可以制造具有足够的固有功能的非易失性有机阻抗RAM器件，而不使用特殊的电极。
测试被重复地设置和重置的第一样品图20是说明重复地被设置和重置的第一样品的阻抗变化的图。
参照图20，测量被重复地设置和重置35次的第一样品的阻抗。设置状态和重置状态的阻抗之间的差异不小于3个数量级。因此，应注意第一样品具有在存储器件中所须的足够感应余量。
根据实施例，由于非易失性有机阻抗RAM器件具有优异的热和化学稳定性，非易失性有机阻抗RAM器件具有改进的可靠性和耐久性。
此外，非易失性有机阻抗RAM器件具有良好的开关性能，使得非易失性有机阻抗RAM器件具有改进的操作特性。
此外，可以通过简单的操作形成非易失性有机阻抗RAM器件。
尽管详细地说明了实施例，在本发明的教导下本领域技术人员可以做出改进和变化，而不背离下面的权利要求的范围和精神。
权利要求
1.一种非易失性有机阻抗存储器件，包括第一电极；第二电极；以及插入第一和第二电极之间的聚酰亚胺层，聚酰亚胺层具有使得聚酰亚胺层的阻抗随着第一和第二电极之间的电势差改变的厚度。
2.如权利要求1的器件，其中第一和第二电极的每一个包括金属、金属氮化物材料和掺杂的半导体材料的至少一种。
3.如权利要求1的器件，其中第一和第二电极的每一个包括选自包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层和锌(Zn)层的组的至少一种。
4.如权利要求1的器件，其中聚酰亚胺层具有大约10至大约500的厚度。
5.如权利要求1的器件，还包括衬底；以及设置在衬底上的绝缘夹层；其中第一电极在绝缘夹层中形成，并电耦接到衬底中的杂质区。
6.如权利要求5的器件，还包括在衬底上形成的存取晶体管；其中杂质区包括存取晶体管的漏区。
7.如权利要求1的器件，还包括衬底；其中第一电极设置在衬底上；在第一电极的多个侧壁以及第一电极的顶表面上设置聚酰亚胺层；以及在第一电极上的聚酰亚胺层上设置第二电极。
8.如权利要求7的器件，其中聚酰亚胺层包括自生成的纳米粒子。
9.如权利要求8的器件，其中该自生成的纳米粒子是通过聚酰亚胺层与第一电极和第二电极的至少一个之间的反应生成的纳米粒子。
10.如权利要求8的器件，其中聚酰亚胺层内的纳米粒子仅包括自生成的纳米粒子。
11.如权利要求8的器件，其中自生成的纳米粒子包括来自第一电极和第二电极的至少一个的粒子。
12.如权利要求7的器件，其中聚酰亚胺层在第一电极的第一侧壁和第一电极的第二侧壁之间是连续的。
13.如权利要求1的器件，还包括源区/漏区；在源区/漏区上设置的绝缘层；以及绝缘层中的开口，露出源区/漏区；其中第一电极设置在开口中；聚酰亚胺层设置在第一电极上；以及第二电极设置在聚酰亚胺层上。
14.如权利要求13的器件，其中第二电极基本上重叠整个聚酰亚胺层。
15.如权利要求13的器件，其中聚酰亚胺层设置在绝缘层上。
16.一种制造非易失性有机阻抗存储器件的方法，包括在衬底上形成第一电极；在第一电极上形成聚酰亚胺层；以及在聚酰亚胺层上形成第二电极；其中聚酰亚胺层具有使得聚酰亚胺层的阻抗随着第一和第二电极之间的电势差改变的厚度。
17.如权利要求16的方法，其中形成第二电极还包括在聚酰亚胺层的任何掺杂之前，形成第二电极。
18.如权利要求16的方法，其中形成第一电极和形成第二电极的每一个还包括淀积选自包括金属、金属氮化物材料和掺杂的半导体材料的组的至少一种。
19.如权利要求16的方法，其中形成聚酰亚胺层还包括形成聚酰亚胺层，使得在聚酰亚胺层中生成自生成的纳米粒子。
20.如权利要求16的方法，其中形成第一电极和形成第二电极的每一个还包括形成选自包括铝(Al)层、铜(Cu)层、氮化钛(TiN)层、氮化铝钛(TixAlyNz)层、铱(Ir)层、铂(Pt)层、银(Ag)层、金(Au)层、多晶硅层、钨(W)层、钛(Ti)层、钽(Ta)层、氮化钽(TaN)层、氮化钨(WN)层、镍(Ni)层、钴(Co)层、铬(Cr)层、锑(Sb)层、铁(Fe)层、钼(Mo)层、钯(Pd)层、锡(Sn)层、锆(Zr)层、锌(Zn)层的组的至少一种。
21.如权利要求16的方法，其中形成第一电极包括使用杂质掺杂衬底，以形成杂质区；在衬底上形成绝缘夹层，该绝缘夹层具有露出杂质区的开口；以及使用导电材料填充开口，以形成第一电极。
22.如权利要求16的方法，其中形成聚酰亚胺层包括在第一电极上旋涂聚酰亚胺前体；以及热处理聚酰亚胺前体，以将聚酰亚胺前体转化为聚酰亚胺层。
23.如权利要求22的方法，其中旋涂聚酰亚胺前体还包括旋涂聚酰胺酸。
24.如权利要求22的方法，还包括在大约150℃至大约450℃的温度下热处理聚酰亚胺前体。
25.如权利要求16的方法，其中形成聚酰亚胺层还包括形成具有大约10至大约500的厚度的聚酰亚胺层。
26.如权利要求16的方法，其中形成第一电极包括在衬底上形成导电层；以及构图导电层，以形成具有在横跨衬底的第一方向上延伸的线性形状的第一电极；其中形成第二电极包括在聚酰亚胺层上形成导电层；以及构图导电层，以形成具有在倾向第一方向的第二方向上延伸的线性形状的第二电极。
27.如权利要求26的方法，还包括形成电连接到第一和第二电极的任何一个的二极管。
28.如权利要求16的方法，其中还包括形成MOS晶体管，用于存取衬底上的非易失性有机阻抗存储器件，其中第一电极电连接到MOS晶体管的漏区。
29.一种非易失性有机阻抗存储器件，包括在衬底上形成的第一电极，该第一电极在第一方向上延伸；覆盖第一电极的聚酰亚胺层；以及在聚酰亚胺层上形成的第二电极，该第二电极在倾向第一方向的第二方向上延伸。
30.如权利要求29的器件，其中第一电极和第二电极的每一个具有基本上线性的形状。
31.如权利要求29的器件，其中聚酰亚胺层具有基本上平坦的上表面。
32.如权利要求29的器件，其中第一和第二电极的每一个包括金属、金属氮化物材料和掺杂的半导体材料的至少一种。
33.如权利要求29的器件，其中第一电极上的部分聚酰亚胺层具有大约10至大约500的厚度。
34.如权利要求29的器件，还包括电耦接到第一和第二电极的任何一个的二极管。
35.一种制造非易失性有机阻抗存储器件的方法，包括在衬底上形成第一电极，该第一电极在第一方向上延伸；在第一电极上形成聚酰亚胺层；以及在聚酰亚胺层上形成第二电极，该第二电极在倾向第一方向的第二方向上延伸。
36.如权利要求35的方法，其中在衬底上形成第一电极还包括形成具有基本上线性形状的第一电极；以及在聚酰亚胺层上形成第二电极还包括形成具有基本上线性形状的第二电极。
37.如权利要求35的方法，其中在第一电极上形成聚酰亚胺层还包括形成具有基本上平坦的上表面的聚酰亚胺层。
38.如权利要求35的方法，其中形成聚酰亚胺层包括在第一电极上旋涂聚酰亚胺前体；以及热处理聚酰亚胺前体，以将聚酰亚胺前体转化为聚酰亚胺层。
39.如权利要求35的方法，其中第一电极上的部分聚酰亚胺层具有大约10至大约500的厚度。
40.如权利要求35的方法，还包括电耦接到第一和第二电极的任何一个的二极管。
全文摘要
一种非易失性有机阻抗存储器件，包括第一电极、第二电极以及插入第一和第二电极之间的聚酰亚胺层。该聚酰亚胺层具有使得聚酰亚胺层的阻抗随着第一和第二电极之间的电势差改变的厚度。
文档编号H01L27/28GK1925185SQ200610126609
公开日2007年3月7日 申请日期2006年8月30日 优先权日2005年8月31日
发明者赵炳玉, 李文淑, 安江崇裕 申请人:三星电子株式会社