专利名称：薄膜晶体管及其制造方法
技术领域：
本发明涉及一种薄膜晶体管(TFT)及其制造方法，并且更具体地涉及一种薄膜晶体管(TFT)。
背景技术：
通常，诸如有机发光显示器(OLED)和薄膜晶体管液晶显示器(TFT-LCD)等平板显示器(FPD)可以被制成柔性。为了使显示器具有柔性，使用了柔性衬底。柔性衬底可以是塑料衬底或金属箔衬底。
塑料衬底典型地由合成树脂制成。然而，当TFT形成于塑料衬底上时，该衬底可能发生变形。形成于衬底上的薄膜由于例如施加湿气和氧气，也会发生变形。
另一方面，诸如不锈钢(SUS)或Ti等金属箔衬底的柔性弱于塑料衬底。然而，在形成于金属箔衬底上的TFT中，有机发光层不会由于湿气和氧气的传送而恶化。另外，金属箔衬底可以承受高温加工。因此，金属箔衬底可用于具有通过高温加工形成的多晶硅半导体层的TFT。
通常，为了使TFT形成在导电衬底上，特别是形成在由SUS或Ti形成的导电薄膜上，可以在导电薄膜和TFT之间采用绝缘缓冲层。形成于导电薄膜上的缓冲层上方的TFT与绝缘体上硅(SOI)具有类似的电学特性和结构特性。此时，通过低温加热无定形硅层而使该无定形硅层结晶或者通过受激准分子激光对无定形硅层进行退火而得到的LTPS被用作形成TFT的半导体层。
在制造传统TFT时，在LTPS上进行预定的热退火加工期间，衬底的杂质诸如Cr、Fe、Ni和C等会通过缓冲层扩散到半导体层中。
发明内容
本发明的一方面提供一种包括薄膜晶体管的电子器件。所述器件包括柔性衬底，其包括金属片；半导体层，其形成于所述柔性衬底的上方，所述半导体层包括源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的沟道区域；栅极电极，其形成于所述半导体层的上方；栅极绝缘层，其介于所述栅极电极和所述半导体层之间；源极电极，其接触所述半导体层；漏极电极，其接触所述半导体层；缓冲层，其介于所述柔性衬底和所述半导体层之间；以及扩散阻挡层，其包含Ti或Ta并且介于所述柔性衬底和所述缓冲层之间。
所述金属片可以包含从由不锈钢(SUS)和Ti组成的组中选出的一种或多种材料。所述扩散阻挡层可以包含从由TiN、TaSiN、TiSiN和TiAlN组成的组中选出的一种或多种材料。所述扩散阻挡层的厚度可以在大约100nm和大约500nm之间。所述缓冲层可以包含从由SiO2、SiNx和SiNO组成的组中选出的一种或多种材料。所述缓冲层的厚度可以在大约50nm和大约2μm之间。所述缓冲层可以包括两个或更多个层，每个层都包含从由SiO2、SiNx和SiNO组成的组中选出的材料。所述缓冲层可以包括含有SiO2的第一层和含有SiNx的第二层。所述缓冲层可以进一步包括含有SiO2的第三层和含有SiNx的第四层。所述半导体层可以包含有机半导体材料。
本发明的另一方面提供一种制造包括薄膜晶体管的电子器件的方法。所述方法包括提供包括金属片的柔性衬底；在所述柔性衬底的上方形成扩散阻挡层，所述扩散阻挡层包含Ti或Ta；在所述扩散阻挡层的上方形成缓冲层；在所述缓冲层的上方形成半导体层；以及对所述半导体层进行热退火。
所述金属片可以包含从由不锈钢(SUS)和Ti组成的组中选出的一种或多种材料。所述扩散阻挡层可以包含从由TiN、TaSiN、TiSiN和TiAlN组成的组中选出的一种或多种材料。所述缓冲层可以包含从由SiO2、SiNx和SiNO组成的组中选出的一种或多种材料。所述缓冲层可以包括两个或更多个层，每个层都包含从由SiO2、SiNx和SiNO组成的组中选出的材料。所述热退火可以在大约350℃和大约450℃之间的温度下实施大约10分钟和大约1小时之间的时间段。所述方法可以进一步包括在对所述半导体层进行所述热退火之前，将杂质掺进所述半导体层的一个或多个部分。
所述方法可以进一步依次包括在所述半导体层的上方形成覆盖层；以及在形成所述半导体层之后并在对所述半导体层进行所述热退火之前，在所述覆盖层的上方形成金属催化层。所述金属催化层可以包含从由Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Cr、Ru、Rh、Cd和Pt组成的组中选出的至少一种。所述热退火可以包括快速热退火(RTA)。
本发明的另一方面提供一种通过上文所述方法制造的电子器件。
本发明的另一方面提供一种薄膜晶体管(TFT)以及制造该晶体管的方法，在该晶体管中，柔性衬底中的诸如金属离子等杂质被防止扩散到半导体层中，从而降低了漏电流。
本发明的另一方面提供一种薄膜晶体管，其包括柔性衬底；防扩散层，其形成于所述柔性衬底上；缓冲层，其形成于所述防扩散层上并且形成至少双层；半导体层，其形成于所述缓冲层的区域上，包括沟道层、源极区域和漏极区域；栅极绝缘层，其形成于所述缓冲层和所述半导体层上；栅极电极，其形成于所述栅极绝缘层上对应于所述沟道层的区域中；夹层绝缘层，其形成于所述栅极绝缘层和栅极电极上；以及源极和漏极电极，其形成于所述夹层绝缘层中，包括预定的接触孔并且被连接到所述源极和漏极区域，所述接触孔暴露所述源极和漏极区域的至少一个区域。
本发明的另一方面提供一种TFT，其包括柔性衬底；三相无定形防扩散层，其由非金属形成并形成于所述柔性衬底上；缓冲层，其形成于所述防扩散层上并形成至少双层；半导体层，其形成于所述缓冲层的区域上，包括沟道层、源极区域和漏极区域；栅极绝缘层，其形成于所述缓冲层及所述半导体层上；栅极电极，其形成于所述栅极绝缘层上对应于所述沟道层的区域中；夹层绝缘层，其形成于所述栅极绝缘层和所述栅极电极上；以及源极和漏极电极，其形成于所述夹层绝缘层中，包括预定的接触孔并且被连接到所述源极和漏极区域，所述接触孔暴露所述源极和漏极区域中的至少一个区域。
本发明的另一方面提供一种TFT，其包括柔性衬底；防扩散层，其形成于所述柔性衬底上；缓冲层，其形成于所述防扩散层上并形成至少双层；半导体层，其形成于所述缓冲层的区域上，包括沟道层、源极区域和漏极区域，这样所述源极和漏极区域通过快速热退火(RTA)方法被活化；栅极绝缘层，其形成于所述缓冲层和所述半导体层上；栅极电极，其形成于所述栅极绝缘层上对应于所述沟道层的区域中；夹层绝缘层，其形成于所述栅极绝缘层和所述栅极电极上；以及源极和漏极电极，其形成于所述夹层绝缘层中，包括预定的接触孔并且被连接到所述源极和漏极区域，所述接触孔暴露所述源极和漏极区域中的至少一个区域。
本发明的另一方面提供一种TFT，其包括柔性衬底；多层缓冲层，其形成于所述衬底上并形成至少双层；半导体层，其形成于所述缓冲层上，包括源极和漏极区域、沟道区域以及低密度掺杂区域；第一绝缘层，其形成于所述半导体层上；栅极电极，其形成于所述第一绝缘层上并对应于所述半导体层；第二绝缘层，其形成于所述栅极电极上；以及源极和漏极电极，其通过接触孔被电连接到所述半导体层，所述接触孔形成于所述第一绝缘层和所述第二绝缘层中。
本发明的另一方面提供一种制造TFT的方法。所述方法包括以下步骤在柔性衬底上形成防扩散层；在所述防扩散层上形成缓冲层，该缓冲层形成至少双层；在所述缓冲层上形成无定形硅层，将所述无定形硅层结晶成多晶硅层而图样化成预定外形，从而形成半导体层；在所述缓冲层和所述半导体层上形成栅极绝缘层；在所述栅极绝缘层的区域上形成栅极电极；使用栅极电极作为掩模，对所述半导体层的除了对应于所述栅极电极的区域外的剩余区域进行离子掺杂，从而所述半导体层被分为沟道层以及源极和漏极区域；在所述栅极绝缘层和所述栅极电极上形成夹层绝缘层；在炉中在温度大约350℃到大约450℃进行热退火处理10分钟到1小时，从而活化所述半导体层；以及提供暴露所述源极和漏极区域中的至少一个区域的预定接触孔，以形成源极和漏极电极，所述源极和漏极电极通过所述接触孔被连接到所述源极和漏极区域。
本发明的另一方面提供一种制造TFT的方法，所述方法包括以下步骤提供一种柔性衬底；在所述柔性衬底上形成由非金属形成的三相无定形防扩散层；在所述防扩散层上形成缓冲层；在所述缓冲层上形成无定形硅层；在所述无定形硅层上形成覆盖层；在所述覆盖层上形成金属催化层；在所述衬底上进行热退火处理，将所述无定形硅层结晶成多晶硅层；去除所述金属催化层和所述覆盖层；将所述多晶硅层图样化以形成半导体层；以及在形成有所述半导体层的所述柔性衬底上形成栅极绝缘层、栅极电极、夹层绝缘层以及源极和漏极电极。
本发明的另一方面提供一种制造TFT的方法，所述方法包括以下步骤在柔性衬底上形成防扩散层；在所述防扩散层上形成缓冲层，该缓冲层形成至少双层；在所述缓冲层上形成无定形硅层，将所述无定形硅层结晶成多晶硅层而图样化成预定外形，从而形成半导体层；在所述缓冲层和所述半导体层上形成栅极绝缘层；在所述栅极绝缘层的区域上形成栅极电极；使用栅极电极作为掩模，对所述半导体层的除了对应于所述栅极电极的区域外的剩余区域进行离子掺杂，从而所述半导体层被分为沟道层及欧姆接触层；在所述栅极绝缘层和所述栅极电极上形成夹层绝缘层；通过RTA方法活化所述半导体层；以及提供暴露所述欧姆接触层中的至少一个区域的预定接触孔，以形成源极和漏极电极，所述源极和漏极电极通过所述接触孔被连接到所述欧姆接触层。
本发明的另一方面提供一种制造TFT的方法，所述方法包括以下步骤在柔性衬底上形成缓冲层，其通过层压至少两个绝缘层来获得；在所述缓冲层上形成图样化的半导体层；在所述半导体层上形成第一绝缘层；在所述第一绝缘层上形成栅极电极，以对应于所述半导体层将所述栅极电极图样化；使用所述栅极电极作为掩模，将低密度杂质离子注入到所述半导体层图样中而形成低密度掺杂区域；在所述半导体层上涂敷光致抗蚀剂；通过照相平版印刷法确定接触孔；将高密度杂质离子注入敞开的源极和漏极区域以形成源极和漏极区域；去除所述光致抗蚀剂；在所述栅极电极上形成第二绝缘层；形成穿过所述第一绝缘层和所述第二绝缘层的接触孔；沉积电极；以及将源极电极和漏极电极图样化。
结合以下附图而对实施方式进行的描述，将使本发明的上述这些和/或其它目的以及优势变得明显并更加易于理解，所述附图如下图1A到1G是例示根据第一实施方式的薄膜晶体管(TFT)及其制造方法的截面图；图2A到2C是例示根据第一实施方式的漏电流特性的截面图；图3A到3D是例示根据第二实施方式的TFT及其制造方法的截面图；图4A和4B是例示根据第三实施方式的TFT及其制造方法的截面图；以及图5A到5C是例示根据第四实施方式的TFT的截面图。
具体实施例方式
下文中，将参照附图对本发明的实施方式进行描述。
图1A到1F例示了根据第一实施方式的薄膜晶体管(TFT)及其制造方法。参照图1A到1F，在TFT中，在柔性衬底100上形成有防扩散层110。此时，柔性衬底100可以包括金属箔。该金属箔可以包括不锈钢(SUS)或Ti。
在一个实施方式中，防扩散层110可由厚度大约100nm到大约400nm的TiN制成。所形成的防扩散层110用来防止诸如Cr、Fe、Ni和C等杂质在预定的热退火处理期间从衬底100经过缓冲层120扩散到半导体层130(图1A)中。
缓冲层120形成于防扩散层110上。所形成的缓冲层120用来防止柔性衬底100被从外部施加的诸如热等因素所破坏。在一个实施方式中，缓冲层120可以具有单层。在另一个实施方式中，缓冲层120可以具有两个或更多个层，从而金属材料不容易穿过缓冲层120。例如，缓冲层120可以具有层压在一起的第一SiO2层120a和第一SiNx层120b。在一个实施方式中，所形成的第一SiO2层120a的厚度为大约200nm到大约1μm，而所形成的第一SiNx层120b的厚度为大约50nm到大约200nm。第一SiO2层120a和第一SiNx层120b的位置可以互换。
另外，如图1G所示，可以通过层压第一SiO2层120a、第一SiNx层120b、第二SiO2层120c和第二SiNx层120d来获得缓冲层120。在一个实施方式中，第一SiO2层120a具有的厚度为大约200nm到大约1μm。第一SiNx层120b可以具有的厚度为大约50nm到大约200nm。第二SiO2层120c可以具有的厚度为大约50nm到大约1μm。第二SiNx层120b可以具有的厚度为大约50nm到大约200nm。SiO2层120a和120c以及SiNx层120b和120d的位置可以互换(图1B)。
然后，在缓冲层120的区域上形成包括沟道层130a以及源极和漏极区域130b的半导体层130。在一个实施方式中，半导体层130包含多晶硅。为了形成多晶硅，首先，在缓冲层120上形成无定形硅层。然后，在进行脱氢处理后，被脱氢后的无定形硅层结晶化，所述脱氢处理是通过在大约430℃的温度加热无定形硅层而从该无定形硅层去除氢组分。在一个实施方式中，使用受激准分子激光退火(ELA)方法使无定形硅层结晶。当无定形硅层被结晶成多晶硅层时，结晶的多晶硅层被图样化而形成半导体层130(图1C)。
然后，在缓冲层120和半导体层130上形成栅极绝缘层140(图1D)。金属层(未图示)形成于栅极绝缘层140上，并且该金属层被图样化而形成栅极电极150(图1E)。然后，使用栅极电极150作为掩模，对半导体层130的除沟道层130a以外的剩余区域掺杂以n型掺杂剂(n+)或p型掺杂剂(p+)。
接着，在缓冲层120、栅极电极150及半导体层130上形成夹层绝缘层160。在夹层绝缘层160形成之后，在半导体层130上进行活化处理。另一方面，当无定形半导体层130被结晶而形成多晶硅半导体层，并且该多晶硅半导体层130采用离子淋浴掺杂时，高能掺杂剂与阻隔壁碰撞而损坏被退火的阻隔壁。这样，半导体层130会变成无定形半导体层并且存在填隙掺杂原子，从而掺杂剂不能很好地发挥作用。因而，进行热退火处理以使半导体层130退火，这样掺杂剂变成替代式，该过程被称为活化处理。在这种情况下，活化处理在炉中在大约350℃到大约450℃的温度进行10分钟到1小时。
然后，穿过夹层绝缘层160形成接触孔170，该接触孔170暴露了源极和漏极区域130b。在后续的处理中，形成源极电极180a和漏极电极180b，这两个电极通过接触孔170电连接到源极和漏极区域130b(图2F)。
在上文所述的制造TFT的过程中，对于半导体层130的活化处理，要求进行高热退火处理。此时，柔性衬底100中的杂质例如金属离子扩散到半导体层130中的距离可以由方程式1表示。
方程式1x＝(D0exp(-E*/RT)t)1/2其中，x、D0、t、T和E*分别代表扩散距离、常数、扩散时间、温度和能垒。
从方程式1可以注意到，扩散距离x指数地成比例于温度T，并且与时间t1/2成比例。因此，通过降低进行活化处理时的温度T和时间，可以减小杂质的扩散距离x。
图2A到2C是例示根据第一实施方式的漏电流的截面图。表1例示了图2A到2C的显示数据。将参照图2A到2C说明表1。
表1
从图2A到2C和表1可以注意到，当活化半导体层的处理在450℃的温度下进行2小时，漏电流为1.160e-11。当活化半导体层的处理在400℃的温度下进行2小时，漏电流为6.31e-12。另外，当活化半导体层的处理在400℃的温度下进行30分钟时，漏电流为2.51e-12。也就是说，如图2C所示，当活化半导体层的处理在400℃的温度下进行30分钟时，漏电流最小。在一个实施方式中，退火可以在大约400℃的温度下进行大约30分钟来降低漏电流。
图3A到3D是例示根据第二实施方式的TFT的截面图。参照图3A到3D，首先提供柔性衬底200。在一个实施方式中，柔性衬底200由SUS或Ti形成。
然后，在柔性衬底200上形成防扩散层或扩散阻挡层210。在一个实施方式中，防扩散层210可以由诸如TaSiN或TiSiN等三相无定形材料形成。可以通过溅射方法形成厚度为大约100nm到大约500nm的扩散阻挡层210。
缓冲层220形成于防扩散层210上。缓冲层220由SiO2、SiNx和SiO2/SiNx中的一种形成。在一个实施方式中，缓冲层220可以由溅射方法形成。在一个实施方式中，缓冲层220具有大约50nm到大约200nm的厚度。缓冲层220可以防止杂质从柔性衬底200扩散到半导体层中。缓冲层220也可以控制在超粒状硅(super grained Si，SGS)退火期间热传导的速度，从而使半导体层230被顺利退火(图3A)。
然后，半导体层230形成于缓冲层220上。首先，半导体层230由无定形硅形成。然后，进行脱氢处理从而使无定形硅层中不存在氢。
覆盖层240形成于半导体层230上。覆盖层240由SiO2、SiNx和SiO2/SiNx中的一种形成。在一个实施方式中，覆盖层240可以通过等离子体增强型化学气相沉积(PECVD)方法和溅射方法形成。在一个实施方式中，覆盖层240可以具有大约50nm至大约200nm的厚度。覆盖层240可以选择性地从金属催化层250扩散或渗透Ni到半导体层230和覆盖层240之间的界面处，该金属催化层250将在后续处理中形成。
金属催化层250形成于覆盖层240上。金属催化层250可以形成于覆盖层240上。金属催化层250被退火感应材料Ni沉积。Ni的表面密度可以在大约1013和大约1014原子数/平方厘米之间。金属催化层250的Ni用作退火感应材料，并且在半导体层230的界面上形成作为退火核的种子，从而形成晶粒。在所例示的实施方式中，Ni被用作金属催化层250。在其它实施方式中，金属催化层250可以包括从由Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Cr、Ru、Rh、Cd和Pt组成的组中选出的至少一种(图3A)。
然后，柔性衬底200通过诸如炉等加热器件以及快速热退火(RTA)或者激光器来加热。热退火处理被用来扩散或渗透作为金属催化层250的退火感应材料的Ni，从而将Ni移动到覆盖层240和半导体层230之间的界面。因此，种子231被形成，从而无定形硅层通过种子231被结晶成具有晶粒232的多晶硅层。
如上文所述，无定形硅层可以通过SGS方法被结晶成多晶硅层，在SGS方法中，覆盖层和金属催化材料形成于无定形硅层上以便被退火。在这样的实施方式中，晶粒的尺寸在数微米和数百微米之间，并且晶粒非常粗糙。另外，在晶粒中形成有用作防止电子或空穴移动的阻挡层的晶界，从而，随着晶粒尺寸的增大，电子或空穴可以容易地通过其间移动，并且电子或空穴的速度可以增大。
在通过热退火处理将无定形硅层结晶成多晶硅层后，覆盖层240和金属催化层250被去除(图3C)。
然后，半导体层230被图样化并且栅极绝缘层260形成于半导体层230上。此时，栅极绝缘层260可以通过PECVD方法由氧化物膜或氮化物膜形成。在一个实施方式中，栅极绝缘层260可以形成大约500到大约1000的厚度。
栅极电极270形成于栅极绝缘层260上。栅极电极270具有选自Al、Mo、Ta、Cr、Ti和Cu中的一种导电金属，通过溅射方法形成于栅极绝缘层260上。在一个实施方式中，所形成的栅极电极270的厚度可以为大约2000到大约4000，并且被图样化成预定外形。
然后，夹层绝缘层280形成于栅极电极270上。形成夹层绝缘层280的所用材料和所采取的方法可以与形成栅极绝缘层260的相同。
源极电极290a和漏极电极290b形成于夹层绝缘层280上，从而通过形成于栅极绝缘层260和夹层绝缘层280中的接触孔265被电连接到半导体层230的源极和漏极区域230b。源极和漏极电极290可以通过在金属层上采用光致抗蚀剂而形成，从而被图样化成预定外形(图3D)。
图4A和4B是例示根据第三实施方式的TFT的截面图。参照图4A和4B，该TFT包括柔性衬底300、防扩散层310、缓冲层320、半导体层330、栅极绝缘层340、栅极电极350、夹层绝缘层360以及源极电极370a和漏极电极370b。
由于本实施方式除了活化半导体层330的处理之外，其余结构与上文参照图1A到1F描述的实施方式相同，因此下文将仅描述活化处理。活化半导体层330的处理通过快速热退火(RTA)方法在温度从大约500℃到大约650℃进行大约30秒到大约2分钟。RTA方法可以使用IR灯来进行。当金属衬底被瞬间加热，金属衬底可以在数秒之内不被破坏地热退火，即使温度高于金属变形点。
如图4A所示，缓冲层320可以通过层压第一SiO2层320a和第一SiNx层320b来获得。在另一个实施方式中，如图4B所示，缓冲层320可以通过层压第一SiO2层320a、第一SiNx层320b、第二SiO2层320c和第二SiNx层320d来获得。在一个实施方式中，所形成的第一SiO2层320a的厚度可以为大约200nm到大约1μm。所形成的第一SiNx层320b的厚度可以为大约50nm到大约200nm。所形成的第二SiO2层320c的厚度可以为大约50nm到大约1μm。所形成的第二SiNx层320d的厚度可以为大约50nm到大约200nm。SiO2层320a和320c以及SiNx层320b和320d的位置可以互换。
图5A到5C是例示根据第四实施方式的TFT的截面图。参照图5A到5C，该TFT包括柔性衬底400、缓冲层410、半导体层420、第一绝缘层430、栅极电极440、第二绝缘层450以及源极电极460a和漏极电极460b。
在一个实施方式中，柔性衬底由诸如SUS或Ti等金属箔形成。当柔性衬底400由诸如SUS金属箔形成时，防止杂质扩散的缓冲层120在形成TFT之后接着形成。
在一个实施方式中，缓冲层410在柔性衬底400上方具有两个或更多个层。通过使用不同的退火方法中的一种(例如ELA方法)将形成于柔性衬底400上的无定形硅层转变成多晶硅层的处理，缓冲层410防止杂质扩散到半导体层420中。缓冲层410由SiO2层410a和SiNx层410b形成，这样，所形成的SiO2层410a的厚度为大约200nm到大约1μm，而所形成的SiNx层410b的厚度为大约50nm到大约200nm。在另一个实施方式中，SiO2层410a和SiNx层410b的位置可以互换。
半导体层420形成于缓冲层410上，具有无定形硅层(未图示)，这样，无定形硅层采用各种退火方法被结晶成多晶硅层。在一个实施方式中，LTPS使用ELA方法形成。通过退火处理形成的多晶硅层被图样化而形成半导体层420。另外，在后续处理中形成栅极电极430后，使用栅极电极作为掩模，将低密度杂质掺杂到半导体层420中，掺杂浓度为每单位面积为大约1011到大约1012离子数/平方厘米，从而形成低密度掺杂区域420b。在下文中，低密度掺杂区域420b被称为轻掺杂漏极(LDD)。
在形成LDD420b后，光致抗蚀剂(未图示)被应用来通过照相平版印刷法确定接触孔掺杂区域。然后，在高密度杂质被掺杂到半导体层420的源极和漏极区域420c达到每单位面积大约1011到大约1012离子数/平方厘米后，光致抗蚀剂被去除。因此，高掺杂源极和漏极区域420c和LDD420b被形成于半导体层420中。作为最终半导体层420包括沟道区域420a，其基本不存在杂质；LDD420b；以及源极和漏极区域420c，其用于接收电信号。
半导体层420的LDD420b防止意外的杂质破坏TFT的性能，即使该杂质从柔性衬底100扩散到沟道区域420a中。另外，由于LDD420b与栅极电极440分离，从具有均一电势的源极和漏极区域420c到栅极电极440所施加的电场影响被降低。因此，当TFT处于关闭状态时，在源极和漏极区域420c之间流动的漏电流被降低，这改进了TFT的关闭电流性能。
第一绝缘层430形成于半导体层420上。第一绝缘层430使半导体层420和栅极电极440彼此绝缘。在一个实施方式中，氧化物膜或氮化物膜被用作第一绝缘层430的绝缘材料。然而，这并不限于上文所述的材料。
栅极电极440形成于第一绝缘层430上。栅极电极440以预定图样形成于半导体层420的沟道区域420a上。栅极电极440可以从由Al、MoW、Mo、Cu、Ag、Ag合金、Al合金和ITO组成的组中选择一种来形成。然而，这并不限于上文所述的材料。
第二绝缘层450形成于第一绝缘层430和栅极电极440上。第二绝缘层450的形成材料可以与第一绝缘层430相同。
源极电极460a和漏极电极460b形成于第二绝缘层450上，从而通过形成于第一绝缘层430和第二绝缘层450中的接触孔470被电连接到半导体层420的源极和漏极区域430c(图5A)。
另一方面，可以进一步在柔性衬底400和缓冲层410之间形成防扩散层405。当无定形硅层被结晶成多晶硅层时，防扩散层405有效地防止了杂质通过柔性衬底400扩散到半导体层420中。在一个实施方式中，防扩散层405由TiN、TiAlN和TaSiN形成，厚度为大约100nm到大约400nm。另外，可以进一步形成第三绝缘层415，以防止意外的电压和外部噪音从外部通过柔性衬底400的下表面被接收。因此，即使杂质从柔性衬底100被扩散到沟道区域420a中，LDD420b会防止TFT的性能恶化(图5B)。
缓冲层410也可以具有形成于SiO2层410a和SiNx层410b之上的SiO2层410c和SiNO层410d。在一个实施方式中，所形成的SiO2层410c的厚度可以为大约50nm到大约1μm。所形成的SiNO层410d的厚度可以为大约50nm到大约200nm(图5C)。
根据上文描述的实施方式，防扩散层和通过层压至少两层所获得的缓冲层被引入，活化处理温度和时间被降低。这种结构防止了柔性衬底的杂质在活化半导体层期间被扩散到半导体层中。因此，漏电流可以被降低。
虽然本发明的若干实施方式已经被显示和描述，但是可以被本领域的技术人员理解的是，可以对该实施方式进行改造，只要不超出本发明的原理和精神、由权利要求书所限定的范围以及它们的等效方法即可。
权利要求
1.一种包括薄膜晶体管的电子器件，所述器件包括柔性衬底，其包括金属片；半导体层，其形成于所述柔性衬底的上方，所述半导体层包括源极区域、漏极区域以及位于所述源极区域和所述漏极区域之间的沟道区域；栅极电极，其形成于所述半导体层的上方；栅极绝缘层，其介于所述栅极电极和所述半导体层之间；源极电极，其接触所述半导体层；漏极电极，其接触所述半导体层；缓冲层，其介于所述柔性衬底和所述半导体层之间；以及扩散阻挡层，其包含Ti或Ta，且介于所述柔性衬底和所述缓冲层之间。
2.根据权利要求1所述的器件，其中，所述金属片包含从由不锈钢(SUS)和Ti组成的组中选出的一种或多种材料。
3.根据权利要求1所述的器件，其中，所述扩散阻挡层包含从由TiN、TaSiN、TiSiN和TiAlN组成的组中选出的一种或多种材料。
4.根据权利要求1所述的器件，其中，所述扩散阻挡层的厚度在大约100nm和大约500nm之间。
5.根据权利要求1所述的器件，其中，所述缓冲层包含从由SiO2、SiNx和SiNO组成的组中选出的一种或多种材料。
6.根据权利要求1所述的器件，其中，所述缓冲层的厚度在大约50nm和大约2μm之间。
7.根据权利要求1所述的器件，其中，所述缓冲层包括两层或更多层，每层都包含从由SiO2、SiNx和SiNO组成的组中选出的材料。
8.根据权利要求7所述的器件，其中，所述缓冲层包括包含SiO2的第一层和包含SiNx的第二层。
9.根据权利要求8所述的器件，其中，所述缓冲层进一步包括包含SiO2的第三层和包含SiNx的第四层。
10.根据权利要求1所述的器件，其中，所述半导体层包含有机半导体材料。
11.一种制造包括薄膜晶体管的电子器件的方法，所述方法包括提供包括金属片的柔性衬底；在所述柔性衬底的上方形成扩散阻挡层，所述扩散阻挡层包含Ti或Ta；在所述扩散阻挡层的上方形成缓冲层；在所述缓冲层的上方形成半导体层；以及对所述半导体层进行热退火。
12.根据权利要求11所述的方法，其中，所述金属片包含从由不锈钢(SUS)和Ti组成的组中选出的一种或多种材料。
13.根据权利要求11所述的方法，所述扩散阻挡层包含从由TiN、TaSiN、TiSiN和TiAlN组成的组中选出的一种或多种材料。
14.根据权利要求11所述的方法，其中，所述缓冲层包含从由SiO2、SiNx和SiNO组成的组中选出的一种或多种材料。
15.根据权利要求11所述的方法，其中，所述缓冲层包括两层或更多层，每层都包含从由SiO2、SiNx和SiNO组成的组中选出的材料。
16.根据权利要求11所述的方法，其中，所述热退火在大约350℃和大约450℃之间的温度实施大约10分钟到大约1小时的时间段。
17.根据权利要求11所述的方法，进一步包括在对所述半导体层进行热退火之前，将杂质掺杂到所述半导体层的一个或多个部分中。
18.根据权利要求11所述的方法，进一步依次包括在所述半导体层的上方形成覆盖层；以及在形成所述半导体层之后，并在对所述半导体层进行热退火之前，在所述覆盖层的上方形成金属催化层。
19.根据权利要求18所述的方法，其中，所述金属催化层包含从由Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Cr、Ru、Rh、Cd和Pt组成的组中选出的至少一种。
20.根据权利要求11所述的方法，其中，所述热退火包括快速热退火(RTA)。
21.一种根据权利要求11所述的方法制造出的电子器件。
全文摘要
本发明提供一种薄膜晶体管(TFT)和一种制造该薄膜晶体管的方法，并且更具体地，提供了一种用于降低漏电流的TFT和一种制造这种TFT的方法。所述TFT包括柔性衬底；防扩散层，其形成于所述柔性衬底上；缓冲层，其形成于所述防扩散层上；半导体层，其形成于所述缓冲层的区域上，包括沟道层以及源极和漏极区域；栅极绝缘层，其形成于包括所述半导体层的所述缓冲层上；栅极电极，其形成于所述栅极绝缘层上对应所述沟道层的区域中；夹层绝缘层，其形成于包括所述栅极电极的所述栅极绝缘层上；以及源极和漏极电极，其形成于所述夹层绝缘层中，包括预定的接触孔并且被连接到所述源极和漏极区域，所述接触孔暴露所述源极和漏极区域中的至少一个区域。
文档编号H01L21/02GK1967876SQ20061013819
公开日2007年5月23日 申请日期2006年11月16日 优先权日2005年11月16日
发明者郑在景, 申铉秀, 权世烈, 牟然坤 申请人:三星Sdi株式会社