专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件，更具体地，涉及一种采用绝缘体上硅(SOI)结构的半导体器件。
背景技术：
近年来，随着半导体器件速度的不断提高和功耗的不断下降，具有SOI结构的半导体器件已变得流行起来。在SOI结构中，绝缘层形成在由硅等制成的支持衬底上，硅层形成在绝缘层上。在SOI结构中，晶体管等电路元件形成在绝缘层上的硅层上。采用SOI结构的半导体器件具有电路元件的外围由绝缘体覆盖的结构。这些绝缘体具有比用作支持衬底的硅更低的热导率。因此，例如，采用SOI结构的半导体器件难以向外界释放晶体管产生的热，从而导致自加热。如果半导体器件的温度由于这种自加热而上升，则晶体管的工作变得不稳定。因此，已设计了多种对策来处理这个问题。
日本待审专利申请公开No.11-354807(Shimoida等)和日本待审专利申请公开No.2004-389537(Hirano等)描述了通过绝缘层、从硅层延伸到支持衬底的孔的形成。在Shimoida等和Hirano等的描述中，在这些孔内嵌入具有高热导率的材料。日本待审专利申请公开No.2004-72017(Yoshioka)和日本待审专利申请公开No.2000-31487(Hirasawa等)描述了延伸到上层配线的散热线和导热部分的形成。Yoshioka和Hirasawa等公开了在硅层上使用传导层来散热的技术。
但是，Shimoida等和Hirano等的技术都要求用于在绝缘体中设置孔的工艺。由于存在用于散热的配线层等，Yoshioka和Hirasawa等的技术限制了电路配线布局。此外，上述技术都未考虑如何将热从晶体管形式的发热器转移到作为散热器的配线层和孔。因此，在从晶体管到散热器的热阻较大的情况下，散热效果不明显。
以下解释了半导体器件的发热和散热与前述热阻之间的关系。
当考虑吸热与发热之间的典型关系时，由如下方程表示的关系有效，此时，用Q(W)代表热量值，T(℃)代表温度差，θ代表热阻(℃/W)。
θ＝T/Q (1)在将晶体管作为发热器的情况下，认为以上方程中的热阻包括由扩散层与配线层之间的插塞产生的热阻θp、配线的热阻θh、层间绝缘层(或封装材料)的热阻θe、以及晶体管本身的热阻θj。因此，以上方程的温度差T等同于扩散层温度Tj与层间绝缘层(或封装材料)的环境温度Te之间的差。当将晶体管的热量值Q代入上述方程(1)时，得到如下所示的关系。
Tj-Te＝Q*(θj+θp+θh+θe) (2)在方程(2)中，Tj和θj是由半导体器件的结构确定的值，Te和θe是由环境条件、封装材料和封装形状确定的值。θh是由配线宽度和形状确定的，Yoshioka和Hirasawa等公开了用于减小θh的值的技术。
换言之，在上述现有技术中，虽然减小了θh，以增强散热效果，但是无论如何也未考虑到从晶体管形式的发热器延伸到配线的热阻θp。在θp最终变得较大的情况下，热无法从晶体管形式的发热器传播出去，从而导致上述技术不能足够地增强散热效果的情况。
Shimoida等和Hirano等也从未考虑到从扩散层形式的发热器到孔的热阻值，即，与θp相对应的热阻。因此，Shimoida等和Hirano等的技术需要用于在绝缘层中形成孔的分离工艺。
如上所述，现有技术或是需要用于设置散热孔的分离工艺，或是受到由于用于散热的配线的存在而引起的布局限制的影响。此外，还未考虑从发热器到散热器的热阻。因此，无法获得足够的散热效果的情况时有发生。
发明内容
根据本发明第一方案的半导体器件是具有在绝缘体上的半导体层上形成的场效应晶体管的半导体器件，包括漏电极配线，形成在场效应晶体管的漏极区上；源电极配线，形成在场效应晶体管的源极区上；第一接触插塞，连接漏极区和漏电极配线；以及第二接触插塞，连接源极区和源电极配线，第二接触插塞的数量大于第一接触插塞。
此外，根据本发明方案的半导体器件是具有在绝缘体上的半导体层上形成的多个场效应晶体管的半导体器件，包括第一漏电极配线，形成在第一晶体管的漏极区上；第二漏电极配线，形成在第二晶体管的漏极区上；源极区，为第一和第二晶体管共用；源电极配线，形成在所述源极区上；第一接触插塞，连接第一晶体管的漏极区和第一漏电极配线；第二接触插塞，连接第二晶体管的漏极区和第二漏电极配线；以及第三接触插塞，连接源极区和源电极配线，第三接触插塞的数量大于第一接触插塞和第二接触插塞的数量之和。
在本发明中，可以高效地从晶体管形式的发热器向其它部分传播热。因此，可以改善散热效果。
本发明的上述和其它目的、优点和特征将从以下结合附图的描述中明显可见，其中图1A和1B是示出根据本发明第一实施例的半导体器件的图；图2A和2B是示出根据本发明第二实施例的半导体器件的图；图3是示出根据本发明第三实施例的半导体器件的图；图4是示出根据本发明第四实施例的半导体器件的图；图5是示出根据本发明第五实施例的半导体器件的图；图6是示出根据本发明第六实施例的半导体器件的图；图7是示出根据本发明第七实施例的半导体器件的图；图8是示出根据本发明第八实施例的半导体器件的图；图9是示出根据本发明第九实施例的半导体器件的图；以及图10A和10B是示出本发明应用于鳍式(Fin)场效应晶体管的情况的图。
具体实施例方式
在此将参考示例实施例描述本发明。本领域技术人员将理解，使用本发明的说明，可以实现多种可选实施例，并且本发明不限于用于解释目的的所示实施例。
实施例1以下，参考附图，对本发明第一实施例进行解释。图1A和1B是示出根据本发明第一实施例的半导体器件结构的图。图1A示出了本实施例的场效应晶体管部分的俯视图，图1B示出了沿图1A中的A-A线的横截面图。如图1B中所示，本实施例的半导体器件具有支持衬底1、绝缘层2和硅层3。这里，例如，支持衬底1由硅构成。例如，绝缘层2由形成在支持衬底1上的二氧化硅膜构成。硅层3形成在绝缘层2上。场效应晶体管(简称为晶体管)形式的半导体器件的电路元件形成在硅层3上。在本实施例中，硅层3具有完全耗尽型SOI结构。
在硅层3的预定区域中扩散杂质，以形成漏极区4和源极区5。这里，插入在漏极区4和源极区5之间的硅层3用作沟道形成区6。在图1A中，示出的漏极区4、源极区5和沟道形成区6由虚线围绕。
此外，围绕漏极区4和源极区5的外围(在图1A中的虚线之外)，形成用于器件隔离的氧化膜7。在衬底上的漏极区4上形成漏电极配线8，在源极5上形成源电极配线9。漏电极配线8与漏极区4通过漏极接触插塞(简称为漏极插塞)10相连。源电极配线9与源极区5通过源极接触插塞(简称为源极插塞)11相连。此外，在沟道形成区6上形成栅极氧化物膜(未示出)和栅电极12。此外，虽然图中未示出，但是在衬底上还形成有层间绝缘膜等。
如图1A所示，在本实施例中，所形成的源极插塞11的数量比漏极插塞10的数量大足够多。此外，形成源电极配线9，以覆盖源极区5的整个表面。以下解释在以这种方式形成的源极插塞11的数量大于漏极插塞10的数量的情况下的散热操作。
因为诸如源极插塞11之类的接触插塞是由导体形成的，所以具有高热导率。因此，由晶体管产生的热可以通过接触插塞，立即传输到配线。此外，在典型的半导体器件中，晶体管的源极与电源配线或接地配线相连。在半导体器件中，因为使用最上层附近的线，从宽线、厚线或电源网格施加电源和地电势，所以电源配线具有最好的散热效果。因此，如本实施例所示，使用比漏极插塞10的数量大得多的多个源极插塞11来连接源电极配线9和源极区5，由晶体管产生的热通过源极插塞11和源电极配线9传输到电源配线和接地配线。由此，改善了半导体器件的散热效果，从而可以减少由自加热效应所引起的操作错误。
此外，在增加漏极侧的接触插塞的数量的情况下，虽然热更加容易从漏极侧向漏电极配线扩散，但是也增加了漏极电容。漏极电容的增加可能影响电路特性。因为即使源极侧的配线与电源或接地配线相连，增加了源极电容，也不会出现问题，所以如果在单个硅层3内形成晶体管，则从源极侧散热是更加可取的。此外，即使在从源电极配线9延伸到诸如电源配线之类的上层配线的路径中存在高热阻的情况下，通过形成大量源极插塞，来自晶体管本身的热也能扩散到源电极配线9的第一层，并且因为热也从第一配线层散发，所以可以减少晶体管本身产生的热。
在现有技术的半导体器件中，通过减小配线热阻θh，获得散热效果。相反，在本实施例的半导体器件中，除了现有技术的效果之外，通过减小归因于插塞的热阻θp，还可以进一步改善散热效果。
在具有与本实施例中一样的完全耗尽型SOI结构的半导体器件中，其中形成有晶体管的硅层3被硅层3下面的绝缘层2和绝缘膜7形式的器件隔离区所包围。在不具有SOI结构的半导体器件中，由晶体管产生的热能够通过硅衬底传播。相反，在具有完全耗尽型SOI结构的半导体器件中，不存在通过衬底部分的散热路径。因此，如本实施例中一样，通过减小去往配线的热阻，散热效果变得非常大。在本实施例中，优选的是，所形成的源极插塞的数量是漏极插塞数量的两倍或更多，以增强散热效果。
实施例2图2A是示出本发明第二实施例的结构的俯视图。实施例2是使用实施例1中所示的晶体管结构来组成反相器(inverter)的示例。图2A和2B示出了两级串联反相器的配置。在图2A和2B中，在图的顶部形成P型晶体管，而在图的底部形成N型晶体管。此外，在图2A和图2B中，对于其解释与实施例1的解释相交迭的组成部分，使用相同的参考符号，并省略其详细解释。
如图2A所示，在反相器中，向P型晶体管的源极施加电源电势VCC。因此，P型晶体管的源电极配线9P共同连接。此外，向反相器的N型晶体管的源极施加地电势。因此，N型晶体管的源电极配线9N共同连接。在多级连接反相器的情况下，如图2A中所示的漏电极配线8，在P型和N型晶体管的漏极与下一级晶体管的栅电极之间连接有T形漏电极配线。通过使与电源配线和地相连的反相器的源极插塞的数量大于这种形式的漏极插塞的数量，从而改善了散热效果。
此外，以这种方式多级连接反相器的这种配置用于环形振荡器等振荡电路。在半导体器件中，振荡电路等持续工作，产生更多的热。因此，将本实施例的结构应用于持续工作的振荡电路或其它电路部分，可以增强半导体器件的散热效果。
图2B是示出本实施例的变体的俯视图。在图2A所示的晶体管中，为增加源极插塞的数量，沿栅极长度L的方向延伸源极区5，从而增加了源极插塞的数量。但是，如果目的是要使热能够从源极区5传播到源电极配线9，则延伸源极区5延伸的方向不必是栅极长度L的方向。因此，在这种变体中，形成源极区5，沿栅极宽度W的方向延伸。换言之，这种变体的源极区5具有邻接栅电极的栅极邻接部分5A，以及沿栅极宽度方向延伸的源极延伸部分5B。在延伸部分与沿栅极宽度方向延伸的源电极配线9之间形成栅极插塞11。在源电极配线9沿栅极宽度方向延伸的情况下，通过在源极区5的延伸部分中形成源极插塞11，可以减小半导体器件沿栅极长度方向的长度。因此，可以减小半导体器件的整体尺寸。
实施例3图3是示出本发明第三实施例的配置的俯视图。在图3中，对于在实施例1和2的解释中的共同的组成部分，使用相同的参考符号，并省略其详细解释。
图3示出在按照与实施例2相同的方式，两级串联反相器的情况下的配置。在实施例3中，每个晶体管的结构不同于实施例1和2。实施例3的晶体管具有形成为环形的栅电极12。此外，还将沟道形成区6(未示出)形成为栅电极12下面的环形形状。在以这种方式构成栅电极12的情况下，在呈环形的内部部分中形成漏极区4，并将源极区5形成为包围此环形栅电极12和漏极区4。采用这种晶体管，可以使源极插塞11的数量比漏极插塞10的数量大足够多，从而可以获得与实施例1和2相似的效果。此外，通过使栅极形成环形形状，可以更加有效地使源极插塞的数量大于漏极插塞的数量。
实施例4图4是示出本发明第四实施例的配置的俯视图。在图4中，对于在其它实施例解释中的共同的组成部分，使用相同的参考符号，并省略其详细解释。
图4示出在按照与实施例2和3相同的方式，两级串联反相器的情况下的配置。在实施例4中，每个晶体管的结构不同于其它实施例。在实施例4的晶体管中，使栅电极12形成U形。此外，还将沟道形成区6(未示出)构成为栅电极12下面的U形形状。在以这种方式构成栅电极12的情况下，在呈U形的内部部分中形成漏极区4，并将源极区5形成为包围此U形栅电极12。采用这种晶体管，可以使源极插塞11的数量比漏极插塞10的数量大足够多，从而可以获得与其它实施例相似的效果。
实施例5图5是示出本发明第五实施例的配置的俯视图。在图5中，对于在其它实施例解释中的共同的组成部分，使用相同的参考符号，并省略其详细解释。
图5示出在按照与实施例2到4相同的方式，两级串联反相器的情况下的配置。在实施例5中，每个晶体管的结构不同于其它实施例。在实施例5的晶体管中，使栅电极12形成L形。此外，还将沟道形成区6(未示出)构成为栅电极12下面的L形形状。在以这种方式构成栅电极12的情况下，在呈L形的内部部分中形成漏极区4，并在L形栅电极12的外部形成源极区5。采用这种晶体管，可以使源极插塞11的数量比漏极插塞10的数量大足够多，从而可以获得与其它实施例相似的效果。
实施例6图6是示出本发明第六实施例的配置的俯视图。在图6中，对于在其它实施例解释中的共同的组成部分，使用相同的参考符号，并省略其详细解释。
图6示出在按照与实施例2到5相同的方式，两级串联反相器的情况下的配置。在实施例6中，每个晶体管的源极区5不同于其它实施例。例如，在实施例2中，限定每个晶体管的源极区5，未在源电极9下面的整个区域上形成源极区5。但是，当考虑散热效果时，尽可能多地设置连接源极区5与源电极9的接触插塞将产生更好的效果。因此，在本实施例中，在设计规则等允许的前提下，在位于源电极9下面的区域范围内，尽量扩展形成源极区5的扩散层。因此，例如，在串联反相器的情况下，将邻接P型晶体管的源极区形成为单扩散层，并通过在与P型晶体管的源极共同连接的源电极9的下面形成源极插塞，可以获得较好的散热效果。此外，因为在半导体的较宽区域范围上形成了提供电源电势和地电势的源电极配线，所以通过扩展源极区5来利用源电极配线9下面的空间，可以在更大的区域上散发来自SOI衬底上的硅层的热。
实施例7图7是示出本发明第七实施例的配置的俯视图。在图7中，对于在其它实施例解释中的共同的组成部分，使用相同的参考符号，并省略其详细解释。
图7示出在以阵列的形式排列诸如实施例2中的反相器之类的多个功能器件的情况下的配置。在具有图2所示的结构的晶体管中，例如，沿水平方向排列成行的多个反相器形成单个电路块。在沿纵向排列这些电路块中的两个的情况下，如果在沿纵向彼此邻接的电路块中，将N型晶体管排列在上面，而将P型晶体管排列在下面，则可以与邻接块共享N型晶体管的源电极。图7示出以这种方式排列八个反相器的情况的示意图。如图7所示，在这八个反相器的每一行中，将两个N型晶体管排列为彼此邻接，将两个P型晶体管排列为将这两个反相器夹在中间。形成N型晶体管的源电极9，使之大致位于图的中心处，通过配线共同连接。
一般而言，形成提供电源电势或地电势的配线，使之比用于传播信号的配线更厚。因此，通过以这种方式形成与邻接块之间共用的电源和接地配线相同的源电极配线，这种配线能够证实更好的散热效果，从而进一步改善散热效果。
此外，在沿图的纵向连续形成电路块的情况下，在图7中，可以向下排列具有与图2相同的配置的块，从而共享P型晶体管的源电极配线。
实施例8图8是示出本发明第八实施例的配置的俯视图。虽然配置实施例1到7的实施例来减小从晶体管延伸到配线的部分的热阻，但是，在本实施例中，采用增强源电极配线本身的散热效果的配置。
如图8所示，本实施例的源电极配线9具有多个表面上的凹陷81。如果以这种方式在源电极配线9的表面上形成多个凹陷、凸出或切口部分，源电极配线9的表面面积会增大。如果源电极配线9的表面面积增大，则从源电极配线9中散热的部分的表面面积相应地增大，从而产生更好的散热效果。
按照这种方式，通过使用本实施例所述的源电极配线9来增强散热效果，同时如实施例1到7所述的一样，减小源电极配线的热阻，可以进一步改善散热效果。
实施例9图9是示出本发明第九实施例的配置的俯视图。实施例9是实施例8中改善配线散热效果的情况的变体。虽然图8所示的实施例通过在表面上设置表面不规则或切口部分来增大配线表面面积，但是在实施例9中，因为形状本身(侧面)包含表面不规则，所以增大了配线的表面面积。在图9中，示出配线形状具有多个矩形凹槽的示例。以这种方式，将具有表面不规则的折皱形状用于配线形状，可以获得更好的散热效果。
变化实施例图10A和10B是示出将本发明应用于称作鳍式(Fin)场效应晶体管的晶体管的情况的示意图。图10A示出鳍式场效应晶体管的透视图，而图10B示出沿图10A中的线X-X的横截面图。
鳍式场效应晶体管指的是如下晶体管在绝缘体上形成源极区和漏极区等区域，并将这些区域与称作鳍(fin)的硅层相连。在鳍式晶体管中，形成栅电极以覆盖鳍。换言之，鳍式晶体管具有在多个表面上形成的沟道。
在图10A和10B中，对于在图1A和1B中的共同组成部分，使用相同的参考符号，并省略其详细解释。
虽然已根据上述实施例解释了本发明，但是在不背离其精神和范围的前提下，可以按照多种方式改变本发明。例如，可以设定源极插塞之间的间距，使之比漏极插塞之间的间距更窄，以增加源极插塞的数量。此外，虽然已针对从源极区向源电极配线的高效热传播，解释了源极插塞的数量，但是，例如，如果源极插塞的接触表面面积大于漏极插塞的接触表面面积，也可以证实与本发明相似的效果。在这种情况下，即使源极插塞与漏极插塞的数量相同，如果每个源极插塞的接触表面面积大于每个漏极插塞的接触表面面积，则可以证实与本发明相似的效果。
虽然本发明可以应用于所有构成半导体器件的场效应晶体管，但是特别优选地是应用于工作期间产生大量热的电路。虽然在上述实施例中解释了环形振荡器的示例，但是本发明可以应用于在诸如振荡电路和锁相环电路(PLL电路)之类的持续工作电路中使用的场效应晶体管。此外，本发明还可以部分地应用于输出晶体管形式的、产生大量热的场效应晶体管、以及具有高电流电平的其它晶体管。
此外，可以将上述实施例的每一个相互组合。例如，可以将具有环形栅极的晶体管的源极区扩展到源电极配线的下面，以增加源极插塞的数量。此外，虽然解释了以SOI结构的形式、在氧化膜上形成硅层的情况，但是，如果使用绝缘体上的半导体层来形成半导体器件，结构可以是真空覆硅(Silicon On Nothing)(SON)结构或使用玻璃衬底的结构。
显然，本发明不限于上述实施例，在不背离本发明的范围和精神的前提下，可以对其进行修改和改变。
权利要求
1.一种半导体器件，具有在绝缘体上的半导体层上形成的场效应晶体管，包括漏电极配线，形成在场效应晶体管的漏极区上；源电极配线，形成在场效应晶体管的源极区上；第一接触插塞，连接漏极区和漏电极配线；以及第二接触插塞，连接源极区和源电极配线，第二接触插塞的数量大于第一接触插塞。
2.根据权利要求1所述的半导体器件，其中第二接触插塞形成为其数量是第一接触插塞的数量的两倍或更多。
3.根据权利要求1所述的半导体器件，其中源电极配线形成在源极区的实质上整个表面上。
4.根据权利要求1所述的半导体器件，其中源极区形成为包围漏极区。
5.根据权利要求4所述的半导体器件，其中场效应晶体管还具有在源极区与漏极区之间插入的实质上呈环形的栅电极。
6.根据权利要求4所述的半导体器件，其中场效应晶体管还具有在源极区与漏极区之间插入的实质上呈U形的栅电极。
7.根据权利要求4所述的半导体器件，其中场效应晶体管还具有在源极区与漏极区之间插入的实质上呈L形的栅电极。
8.根据权利要求1所述的半导体器件，其中场效应晶体管还具有实质上呈矩形的栅电极，源极区具有与栅电极邻接的栅极邻接部分、以及沿栅电极的栅极宽度方向延伸的延伸部分，并且第二接触插塞形成在栅极邻接部分和延伸部分中。
9.根据权利要求1所述的半导体器件，其中源电极配线是多个电路块共用的源电极配线。
10.根据权利要求9所述的半导体器件，其中源电极配线插入在电路块之间。
11.一种半导体器件，具有在绝缘体上的半导体层上形成的多个场效应晶体管，包括第一漏电极配线，形成在第一晶体管的漏极区上；第二漏电极配线，形成在第二晶体管的漏极区上；源极区，为第一和第二晶体管共用；源电极配线，形成在所述源极区上；第一接触插塞，连接第一晶体管的漏极区和第一漏电极配线；第二接触插塞，连接第二晶体管的漏极区和第二漏电极配线；以及第三接触插塞，连接源极区和源电极配线，第三接触插塞的数量大于第一接触插塞和第二接触插塞的数量之和。
12.根据权利要求11所述的半导体器件，其中源极区还形成为与不同于第一和第二晶体管的另一晶体管的源极区共用。
13.根据权利要求1所述的半导体器件，其中多个凹陷、凸出、切口部分或凹槽形成在源电极配线的表面上。
14.根据权利要求1所述的半导体器件，其中源电极配线与电源配线或接地配线相连。
15.根据权利要求11所述的半导体器件，其中源电极配线与电源配线或接地配线相连。
16.根据权利要求1所述的半导体器件，其中场效应晶体管构成振荡电路、PLL电路或参考电压产生电路、模数信号转换电路或数模信号转换电路。
17.根据权利要求11所述的半导体器件，其中场效应晶体管构成振荡电路、PLL电路或参考电压产生电路、模数信号转换电路或数模信号转换电路。
18.根据权利要求1所述的半导体器件，其中场效应晶体管的漏极区的一部分和源极区与绝缘体接触。
19.根据权利要求1所述的半导体器件，其中场效应晶体管是鳍式场效应晶体管。
全文摘要
一种半导体器件，具有在绝缘体上的半导体层上形成的场效应晶体管，包括漏电极配线，形成在场效应晶体管的漏极区上；源电极配线，形成在场效应晶体管的源极区上；第一接触插塞，连接漏极区和漏电极配线；以及第二接触插塞，连接源极区和源电极配线，第二接触插塞的数量大于第一接触插塞。
文档编号H01L23/367GK1967873SQ20061014640
公开日2007年5月23日 申请日期2006年11月13日 优先权日2005年11月14日
发明者星崎博之, 古田博伺 申请人:恩益禧电子股份有限公司