专利名称：超高密度沟槽mosfet雪崩改进的结构的制作方法
技术领域：
本发明一般所涉及的是功率半导体器件的单元结构和制作过程。更细地说，本发明将介绍一种新的改进的单元结构和一种具有改进雪崩能力的沟槽半导体功率器件改进的制作方法。
背景技术：
在一个半导体器件中形成对N+源极和在P基体区域内形成的P-阱的铝金属接触的传统工艺，当单元间距缩小时会遇到不良金属覆盖和不可靠电接触的技术困难。当金属氧化物半导体场效应晶体管(MOSFET)单元密度增加到每平方英寸两亿个单元(200M/in2)以上，单元间距缩小到1.8微米甚至更小时，这种技术困难特别显著。对于单元密度超过每平方英寸两亿个单元的情形，对N+源区和P基体区域中P-阱两者的金属接触的间隔小于1.0微米，这将引起不良金属阶状覆盖以及对N+和P-基体区域两者的高的接触电阻。器件的性能将受到这些不良接触的负面影响，产品的可靠性亦将降低。
图1中示出的是在一个底部表面形成有一个第一类导电的衬底，例如N+衬底，的漏极区域的半导体衬底15内生成的一个标准的常规MOSFET单元10。该沟槽MOSFET单元被生成在一个第一类导电的外延层20，例如一个较衬底掺杂浓度低的N-外延层，的顶部。在外延层20中生成一个第二类导电的基体区域25，例如一个P-基体区域，此基体区域25围绕着一个第一类导电的源极区域30，例如N+源极区域30。每一个MOSFET单元还包含一个安置在一个被栅极氧化物层40与周围外延层20绝缘起来的沟槽内的N+掺杂的多晶硅栅极35。该MOSFET单元被一个NSG层45-1和一个BPSG层45-2从顶部绝缘起来，NSG层45-1和BPSG层45-2有一源极接触开口，以使一个由钛Ti或者Ti/TiN层50组成的源极接触金属层50得以接触源极区域30。为了减少源极接触50的欧姆电阻，在源极接触55下面的这些源极区域30之间生成一P+掺杂区，如P阱区55，以改善电接触。一个单金属接触层60覆盖于顶部以水平地接触N+和P-阱。如图1中所示的现有工艺MOSFET单元由于单元间距缩小遇到两个基本问题。问题之一是对N+源极和P-基体两者的接触面积都减少了，造成高的接触电阻。另一个问题是由于接触高度与开口尺寸的高纵横比所引起的不良金属阶状覆盖。
在专利6,638,826中，Zheng等人披露了一种如图2中所示的金属氧化物半导体(MOS)功率器件，它具有自定位的沟槽栅极和一些源极接触，这些源极接触有V形凹槽沟槽接触，以安置单层金属竖直地接触源极。为了增强源极接触，围绕着V形凹槽沟槽生成一个P+掺杂区。即使接触的临界尺寸能够减小而不显著增加接触电阻，单一金属竖直地接触源极区域仍然有缺点，即由于单金属接触的结构很难进一步缩小临界尺寸。特别是，接触的临界尺寸受限制于因单元进一步缩小所引起的V形凹槽的深度与宽度比加大，而常常发生的铝金属阶状覆盖问题。此外，因为自定位接触，无需在沟槽栅极和V形凹槽接触之间留有足够的间隔，该P+可能接触沟道区引起高域值电压Vth问题。
单元密度高于每平方英寸两亿个单元(200M/in2)的常规MOSFET器件的另一局限性是由于意外的触发寄生存在于分布于P-基体附近的源极和紧临近N-外延层的P-基体之间的寄生N+PN二极体而受限制的雪崩电流。对于直流-直流变换应用而言，即使增加雪崩电流是重要的，如图1和图2中所示的常规MOSFET器件仍然受限制于不用金属阶状覆盖而避免接通寄生二极体的要求和单元密度增加引起的高Vth问题。因此，对于诸如MOSFET这样的半导体器件而言，仍然难于达到增加单元密度同时改善雪崩能力的设计目标。
因此，在半导体器件制作技术，特别是沟槽MOSFET设计与制作中仍需要提供一种新的晶体管结构和制作方法，以解决这些困难和设计的局限性。
发明内容
因此，本发明的一个目的就是提供新的和改善的方法以形成更可靠的具有更小的临界尺寸的源极接触金属层，以允许对更高的单元密度，以及对用掺杂区域围绕源极接触沟槽以降低基体电阻，这样一来上面讨论过的雪崩能力受限制的技术困难可以得到解决。
明确地说，本发明的一个目的是提供一种新的和改进的单元结构和制作方法，先用氧化物刻蚀，接着用硅刻蚀方法开一个源-体接触沟槽，以形成一个源极金属接触。随后，以一个金属塞子填充该源-体接触沟槽，以确保建立可靠的源极接触。该源-体接触沟槽进而用一掺杂区域包围起来，以降低源-体接触沟槽与沟槽栅极之间的基体电阻，以避免更高的雪崩电流接通寄生的NPN二极体。因此，这种新的和改良的MOSFET结构能够克服常规半导体功率器件所遇到的问题和局限性。
本发明的另一个方面是以在基体区域下面生成一个以用第一类导电杂质掺杂的埋设区域以引导雪崩电流从埋设区域直接到源-基体接触。漏极至源极的电阻减小了，雪崩能力得到进一步增强。
简而言之，在一个推荐的方案中，本发明披露了一种沟槽金属氧化物半导体场效应晶体管(MOSFET)单元，它包含一个被源极区域围绕着的沟槽栅极，该源极区域又包含在一个安置在衬底底表面上的漏极区域上面的基体区域内。该MOSFET单元进而包含一个侧壁实际垂直于顶部表面，进入源极和基体区域开的填充以接触金属塞的源-基体接触沟槽。形成了一个基体掺杂的基体-电阻减小区将源-基体接触沟槽包围起来，以减小源-基体接触金属和该沟槽栅极间的基体区电阻以改进雪崩能力。在一个推荐的方案中，该接触金属塞还包含一个围绕着一个作为源-体接触金属的钨芯的Ti/TiN阻挡层。在另一个推荐的方案中，该MOSFET单元还包含一个覆盖该MOSFET单元上面顶部表面的绝缘层，其中，源体接触沟槽就是穿过此绝缘层开的。而且，该MOSFET单元进而还包含一个安直于顶部表面覆盖该绝缘层并接触该接触金属塞的电阻减小导电层，这样，此电阻减小导电层具有较接触金属塞顶部表面更大的面积，以减小源-基体电阻。在另一个推荐的方案中，填充于源-体接触沟槽中的接触金属塞实际是一个圆柱形的塞子。在另一个推荐的方案中，该MOSFET单元还包含一个安置在电阻减小层顶部的厚的前端金属层，为打线邦钉封装和无导线邦钉封装提供一个接触层。在另一个备用的推荐的方案中，该源-基体接触沟槽具有阶状的侧壁，以及填充于所述源体接触沟槽中的所述金属塞，它包含一个有较宽顶部接触面积的，实际是杯形的塞子。在一个推荐的方案中，该MOSFET单元还包含一个安置于基体区域下面的掺杂的埋设区域，以改善该MOSFET器件的雪崩能力和漏极至源极间的电阻。
本发明进一步披露了一种制作沟槽金属氧化物半导体场效应晶体管(MOSFET)单元的方法，该方法包含一个以一源极区域包围着的沟槽栅极形成所述MOSFET单元的步骤，而上述源极区域又包含于一个安置于衬底底表面上的漏极区域上面的基体区域之中。该方法还包含一个用一绝缘层覆盖该MOSFET单元并用一个接触光罩在源极区域和基体区域内开一个侧壁实际垂直于该绝缘层顶部表面的源体接触沟槽的步骤。该方法还包含一个在直接接近原-基体接触沟槽的基体区域内注入基体电阻减小杂质，以形成一个基体-电阻-减小区域的步骤，以使该MOSFET器件的雪崩能力得以增强。在一个推荐的方案中，注入基体-电阻-减小-杂质的步骤是一个注入与基体区域中的杂质具有相同导电类型的杂质的步骤。在一个推荐的方案中，形成基体-电阻-减小区域的步骤还包含一个围绕源-基体接触沟槽的底部形成一个基体-电阻-减小区的步骤。在一个推荐的方案中，形成基体-电阻-减小区域的步骤还包含一个直接在源-基体接触沟槽的底部下面形成一个基体-电阻-减小区的步骤。在一个推荐的方案中，该开源-基体接触沟槽的步骤还包含一个开一个侧壁相对于衬底顶部表面的垂直方向以一小的倾斜角度的方向收缩的源-基体接触沟槽的步骤。在一个推荐的方案中，该方法进一步包含一个用注入源极杂质离子在基体区域下面形成一个埋设区域的步骤，以进一步增强雪崩能力。
对于那些具备本领域一般技能的人而言，在阅读过在一系列插图中对推荐方案的详细描述后，无疑将会非常明了本发明的一些目标与优点。
图1是一个常规MOSFET器件的侧剖面图。
图2是一个专利所披露的具有V形凹槽沟槽接触的沟槽MOSFET器件的剖面图。
图3是本发明的一个具有改善的源-塞接触的MOSFET器件的剖面图，该源-塞接触是被安置在一些坡状源-基体接触沟槽和围绕沟槽源-基体接触的掺杂区域中，以减少基体区域的欧姆电阻Rp。
图4是本发明的一个具有改善的源-塞接触的MOSFET器件的剖面图，该源-塞接触是被安置在一些垂直的源-基体接触沟槽和围绕沟槽源-基体接触的掺杂区域中，以减少基体区域的欧姆电阻Rp。
图5是本发明的一个具有改善的源-塞接触的MOSFET器件的剖面图，该源-塞接触是被安置在一些垂直的源-基体接触沟槽和沟槽原-基体接触下面的掺杂区域中，以减少基体区域的欧姆电阻Rp。
图6是本发明的一个具有改善的源-塞接触的MOSFET器件的剖面图，该源-塞接触是被安置在一些坡状源-基体接触沟槽和围绕沟槽源-基体接触的掺杂区域中，以减少基体区域的欧姆电阻Rp，以及此MOSFET器件还包含一个在基体区域下埋设的N+区域。
图7是本发明的一个具有改善的源-塞接触的MOSFET器件的剖面图，该源-塞接触是被安置在一些垂直的源-基体接触沟槽和围绕沟槽源-基体接触的掺杂区域中，以减少基体区域的欧姆电阻Rp，以及此MOSFET器件还包含一个在基体区域下埋设的N+区域。
图8是本发明的一个具有改善的源-塞接触的MOSFET器件的剖面图，该源-塞接触是被安置在一些垂直的源-基体接触沟槽和在沟槽源-基体接触下面的掺杂区域中，以减少基体区域的欧姆电阻Rp，以及此MOSFET器件还包含一个在基体区域下埋设的N+区域。
图9A至图9J是一系列侧剖面图，用以示出制作如图3和图6中所示的半导体沟槽的加工步骤。
图9G’是一个侧剖面图，用以说明倾斜角度的离子注入步骤，以形生成一个围绕一具有垂直侧壁的源-基体接触沟槽的P+掺杂区。
具体实施例方式
图3所示是本发明的第一个推荐的方案，其中，一个金属氧化物半导体场效应晶体管(MOSFET)器件100承载于形成得有一个N外延层110的N+衬底105之上。该MOSFET器件100包含一个沟槽栅极120，它安置在一个在其壁上形成有一栅极绝缘层115的沟槽中。一个掺有第二种导电类型杂质，例如P-型杂质的基体区域125，伸延于这些沟槽栅极120之间。该P-基体区域125包围着一个掺有第一种导电类型杂质，例如，N+杂质的源区域130。该源区域130形成在包围着那些沟槽栅极125(may be 120)的外延层顶部表面的近处。伸延在沟槽栅极上部的半导体衬底的上表面，基体区域125与源区域130分别由一个未掺杂的硅玻璃(NSG)的与一个硼磷硅玻璃BPSG的保护层135和140覆盖着。
为了改进对源区域130的源接触，一个多重的沟槽源接触充填着由一个Ti/TiN阻挡层150围绕着的钨塞145。这些接触沟槽被开得穿过NSG与BPSG保护层135与140以接触源区域130和P-基体125。然后，在上部表面上形成一个导电层155以接触沟槽源接触145与150。接着，把一个上部接触层160构建在该源接触层155的上面。该上部接触层160是用铝，铝-Cooper，AlCuSi，或Ni/Ag，Al/NiAu，AlCu/NiAu，或AlCuSi/NiAu形成，以作为有线-帮钉层。构成得夹于上部有线-帮钉160层和沟槽源-塞接触之间的导电层155，通过提供较大些的电接触面积而可以减小电阻。
请再参阅图3，如图所示，由阻挡层150围绕着的源-基体沟槽接触145被开出得相对于规则的垂直方向有一定倾斜，以接触于围绕着该源-基体沟槽接触的一个P+掺杂的区域128。该P+掺杂区域的形成是要在触发寄生的N+PN二极体，即N+源130对P-基体125和N-外延层110之前以增大雪崩电流。对于在DC/DC转换器件中的应用，高雪崩电流为一重要参量。当雪崩电流Iav*Rp等于0.7伏特时寄生的N+PN二极体就被接通，其中，Iav是雪崩电流，Rp为如图3所示在N+源区域之下沟槽栅极120与沟槽源接触145之间的电阻。为了不触发这种寄生的二极体N+PN，通过用如在本方案中实现的一个围绕着沟槽源-基体接触145的一个P+掺杂区域来减小电阻Rp，可以达到一个较高的雪崩电流Iav，以获得在DC/DC转换器件中的更佳性能。正如在以下如图示构成MOSFET的加工步骤将进一步说明和讨论的那样，这些有斜坡的沟槽允许通过零度的硼或BF2的离子注入来形成既沿沟槽侧壁又延其底面的重度掺杂的P+掺杂区域128。该重度掺杂P+区域128能在Ti/TiN/W源基体接触145和P-基体之间提供良好的欧姆接触以减小在N+源区域130之下的寄生电阻Rp。此方案能使雪崩发生在沟槽栅极120底面角落附近，且该雪崩电流流过P-基体125，然后被Ti/TiN/W沟槽源-基体接触145所收集。如以上所讨论的被减小了的基体电阻Rp将会增大雪崩电流而不触发在N+源130与P-基体125和N-外延层110之间寄生形成的寄生性N+PN二极体的接通。
图4所示，乃是另一个MOSFET器件100’，它与图3中所示的有相似的器件结构。该MOSFET器件100’也具有一个被导电阻挡层Ti/TiN150’围绕着的由钨组成的源接触塞145’。其不同之处仅只在于安置该源接触塞145’沟槽的形状。其侧壁形成为垂直的侧壁，而不再是图3中所示的斜坡状侧壁。正如将在下面关于加工步骤所要进一步讨论的，应用一个成角度的离子注入方法来构成围绕着沟槽源-基体接触145’的高掺杂区域128。该高度掺杂的P+掺杂区域128所起的作用和关于图3所作的描述相同。由于该P+掺杂区域128的存在，将使基体电阻Rp得以减小而达到较高雪崩电流Iav，却不致于意外地触发在N+源130对于P-基体125和N-外延层110之间寄生形成的寄生性N+PN二极体的接通。
图5所示，是另一个具有如图4中所示类似结构的MOSFET器件100″。该MOSFET器件100″也具有一个被导电层阻挡层Ti/TiN150’围绕着的由钨组成的源接触塞145’，和图4中所示MOSFET的情况完全相仿。在沟槽源-基体接触145’的下面形成一个P+掺杂的区域128’，以取代围绕着该沟槽源-基体接触145’的P+掺杂区域128。正如以下关于加工步骤将进一步讨论的那样，要应用一个零度离子注入过程来在该沟槽源-基体接触145的下面构成一个高掺杂的区域128’。该高度掺杂的P+掺杂区域128’所起的作用与对于图3和图4所作的描述的情况相同。由于P+掺杂区域128’的存在，将使基体电阻Rp得以减小而达到一个较高的雪崩电流Iav，却不致于意外地触发在N+源130对于P-基体125和N-外延层110之间寄生形成的寄生性N+PN二极体的接通。
图6所示为另一个MOSFET器件100BN，它具有的器件结构与在图3中所示的MOSFET 100相似。该MOSFET器件100 BN也具有一个被导电阻挡层Ti/TiN150围绕着的由钨构成的源接触塞145。在MOSFET 100和MOSFET 100BN之间仅有的区别，是N-外延层110中的P-基体区域125之下一个埋设的N+区域118。该埋设的N+区域118能在该P-基体区域125底部上埋设的N+区域118附近引发雪崩，而不是在沟槽栅极120的沟槽底部角落处。该雪崩电流，如图所示，直接流入到P-基体区域125并被该Ti/TiN/W沟槽基体-源沟槽接触145所收集，而不是流经那些沟道区域，这样就降低了寄生电阻。此外，漏极至源的电阻将会由于有埋设的N+区域118被减小。该减小了的Rds将进而减小在漏极和沟道区域之间的分布电阻。
图7所示是另一个MOSFET器件100BN’，它的器件结构与在图6中所示的MOSFET 100BN的情形相似。仅有的差别，是其用于安置该源接触塞145’的沟槽的形状。其侧壁不再是如图6中所示的斜坡状侧壁，而是形成垂直的侧壁。和图4中所示的MOSFET 100’相似，应用了一个有角度的离子注入方法，来构成围绕着沟槽源-基体接触145’的高掺杂区域128。该高度P+掺杂区域128所起的作用，与对于图3所作的描述的情况相似。由于在P-基体区域下面埋设的N+掺杂区域的存在，其雪崩电流直接流入P-基体区域125并由沟槽基体-源接触沟槽145所收集，而不是流经那些沟道区域，这样就降低了寄生电阻。漏极至源的电阻与在漏极和那些沟道区域之间的分布电阻也被减小。
图8所示为另一个MOSFET器件100BN″，它具有的器件结构与图7中所示的MOSFET 100BN’相似。在沟槽源-基体接触145’的下面形成了一个P+掺杂区域128’，取代了那个围绕着沟槽源-基体接触145’的P+掺杂区域128。正如以下关于加工步骤将要进一步讨论的，用了一个零度离子注入方法来形成在沟槽源-基体接触145’之下的高掺杂区域128’。由于在P-基体区域125下面埋设的N+掺杂区域的存在，雪崩电流将直接流入P-基体区域125并被沟槽基体-源沟槽接触145所收集，而不流经那些沟道区域，这样就降低了寄生电阻。漏极至源的电阻与在漏极和那些沟道区域之间的分布电阻将也被减小。
图9A至图9J，是一系列侧向横截面视图，用以说明制作如图3中所示MOSFET器件的加工步骤。在图9A中，应用光刻胶206来在承载于衬底205之上的外延层210中开出一多元沟槽208。在图9B中，实现了一个氧化过程来形成一个氧化物层215把沟槽的那些壁加以覆盖。用一种牺牲氧化物把沟槽氧化以除去在开该沟槽的过程中被等离子损坏的硅层。接着，沉积一个多晶硅层220充填该沟槽，并覆盖住其上部表面，然后用N+杂质进行掺质。在图9C中，该多晶硅层220被刻蚀掉，随着进行有P-型杂质的P-基体注入。接着，用加温的方法把P-基体区域225扩散到外延层210中。在图9D中，施加了一个源光罩228，继之进行N-型杂质的源注入。接着，用加温方法把该源区域230扩散。在图9E中，把一个未掺杂的氧化物(NSG)层235和一个BPSG层240沉积于该上部表面。在图9F中，应用了一个接触光罩242来进行接触刻蚀，应用穿过该NSG层和BPSG层的氧化物刻蚀开出接触开口244，随着用硅刻蚀再把这些接触开口242开得进而更深些以进入到源区域230和基体区域225之内。这样，该MOSFET器件便具有了一个源-基体接触沟槽244，它有一个首先用穿过氧化物层，例如BPSG层和NSG层的氧化物刻蚀形成的氧化物沟槽。该源-基体接触沟槽244，还具有一个用跟随于氧化物刻蚀之后的硅刻蚀形成的硅沟槽。该氧化物刻蚀与硅刻蚀可以是干的氧化物与硅的刻蚀，由此，该源-基体接触沟槽的临界尺寸(CD)能被较好地控制。为开出这些源-基体接触沟槽244，可以采用多种不同的刻蚀加工方法。应用不同的气体比值等离子体，对干的氧化物刻蚀可以是C4F8(或C3F6)/CO/O2/Ar，对干的硅刻蚀可以是CF4(或HBr)/O2/Cl2，即能得到该接触沟槽有斜坡的与竖直的不同形状的接触沟槽。
在图9G中，首先完成一个带有P+离子的硼或BF2注入228’以形成围绕着那些沟槽224(Should be 244)的P+掺杂的区域228。该注入的进行是沿着对于衬底上表面的垂直方向成零度的方向，这是因为接触沟槽224有斜坡状的侧壁。为了制作如在图6中所示的MOSFET器件100BN，进行一个磷离子的高能离子注入218’，以形成在基体区域225之下N+埋设的区域218。在图9H中，在其上层沉积一个Ti/TiN层245，随后通过在上表面形成一个钨层250来充填该接触开口以作为源与基体接触塞。在图9I中，进行了一个钨刻蚀把钨层250刻蚀掉。在图9J中，进行了一个Ti/TiN刻蚀以刻蚀掉该Ti/TiN层245。在上部表面上沉积一个低电阻金属层255。此低电阻金属层可以是由Ti/TiN构成，以保证建立良好的电接触。
请再参阅图9G’，它是对于那些具有侧壁开得垂直于衬底上表面的源-基体接触沟槽的MOSFET器件，用以形成P+掺杂区域228的各种不同的离子注入方法的说明。一个相对于源-基体接触沟槽244’的侧壁投射得有一偏角的用硼或BF2离子的离子注入228’，用来形成围绕着源-基体接触沟槽145’的P+掺杂区域228，如上面讨论的那样以减小基体电阻Rp。
尽管本发明是用目前推荐的方案予以描述，但是可以知道，这样的披露不应解释为是有限制的。那些对本领域技术娴熟的工作者，在读过以上披露后无疑会作出多种多样的修改和替换。因而可以期望，下面附加的权利要求应解释为涵盖所有那些属于本发明领域并符合本发明精神实质的替换与修改。
权利要求
1.一个沟槽金属氧化物半导体场效应晶体管(MOSFET)单元，包含一个由一个源区域围绕的沟槽栅极，该源区域则处于安置在衬底底面上的漏极区域之上的基体区域之中，其中上述的MOSFET单元还包含一个源-基体接触沟槽，它开得侧壁伸延于上述的源区域和基体区域并实际上垂直于上表面，且充填以接触金属塞；以及一个具有基体-电阻-减小-杂质的基体-电阻-减小区域，它安置在直接贴近上述源-基体接触沟槽的上述基体区域之中，借以增强上述MOSFET单元被形成雪崩能力。
2.在权利要求1的MOSFET单元之中上述的基体-电阻-减小-杂质，是与在上述的基体区域中掺入的基体杂质的导电类型相同的杂质。
3.在权利要求1的MOSFET单元之中上述的基体-电阻-减小区域进而围绕着上述的源-基体接触沟槽。
4.在权利要求1的MOSFET单元之中上述的基体-电阻-减小区域还进而被直接安置在上述源-基体接触沟槽底部的下面。
5.在权利要求1的MOSFET单元之中上述的源-基体接触沟槽的上述的那些侧壁，以相对于垂直于上述衬底的所述上表面的方向成一个小的斜角的方向进行收敛。
6.权利要求1的MOSFET单元还包含一个安置在上述基体区域之下掺以源-杂质的埋设的区域，借以进而增强上述的雪崩能力。
7.在权利要求1的MOSFET单元之中该接触金属塞还包含一个围绕着作为源-基体接触金属的钨芯的Ti/TiN阻挡层。
8.权利要求1的MOSFET单元还包含一个覆盖着上述MOSFET单元上的上部表面的绝缘层，在该MOSFET单元之中所述的源基体接触沟槽被开得穿过上述的绝缘层；以及一个薄的安置在上部表面的电阻-减小导电层，覆盖着上述的绝缘层并接触于上述的接触金属塞，借以使上述的电阻减小导电层具有较所述接触金属塞的上表面更大些的面积来减小源-基体电阻。
9.在权利要求1的MOSFET单元之中上述的充填于所述源基体接触沟槽中的接触金属塞包含一个实际为圆柱形的塞子。
10.在权利要求1的MOSFET单元之中该源基体接触沟槽进而包含一个用穿过覆盖着上述MOSFET器件上部表面氧化物层的氧化物刻蚀形成的氧化物沟槽。
11.在权利要求1的MOSFET单元之中该源基体接触沟槽进而包含一个以不同的气体比值，对氧化物刻蚀为C4F8/CO/O2/Ar，而对干的硅刻蚀则为CF4/O2/Cl2，的等离子体刻蚀形成的沟槽，以便用一个小的斜角相对上述衬底上部表面的垂直方向把上述源-基体接触沟槽的侧壁伸延到上述衬底之内。
12.在权利要求1的MOSFET单元之中该源基体接触沟槽进而包含一个以不同的气体比值，对氧化物刻蚀为C3F6/CO/O2/Ar，而对干的硅刻蚀则为CF4/O2/Cl2，的等离子体刻蚀形成的沟槽，以便用一个小的斜角相对所述衬底上部表面的垂直方向把上述源-基体接触沟槽的所述侧壁伸延到上述衬底之内。
13.在权利要求1的MOSFET单元之中该源基体接触沟槽进而包含一个以不同的气体比值，对氧化物刻蚀为C4F8/CO/O2/Ar，而对干的硅刻蚀则为HB2/O2/Cl2，的等离子体刻蚀形成的沟槽，以便用一个小的斜角相对上述衬底上部表面的垂直方向把上述源-基体接触沟槽的所述侧壁伸延到上述衬底之内。
14.在权利要求1的MOSFET单元之中该源基体接触沟槽进而包含一个以不同的气体比值，对氧化物刻蚀为C3F6/CO/O2/Ar，而对干的硅刻蚀则为HB2/O2/Cl2，的等离子体刻蚀形成的沟槽，以便用一个小的斜角相对所述衬底上部表面的垂直方向把上述源-基体接触沟槽的所述侧壁伸延到上述衬底之内。
15.在权利要求1的MOSFET单元之中该源基体接触沟槽还包含一个用干氧化物和硅刻蚀开出的沟槽，以此使上述源基体接触沟槽的临界尺寸(CD)得到较好的控制。
16.在权利要求1的MOSFET单元之中该源基体接触塞还接触于上述源基体接触沟槽侧壁上的上述的源区域以及接触金属塞通过上述源基体接触沟槽的底面接触于上述的基体区域。
17.在权利要求1的MOSFET单元之中上述的MOSFET单元还包含一个N-沟道MOSFET单元。
18.在权利要求1的MOSFET单元之中上述的MOSFET单元还包含一个P-沟道MOSFET单元。
19.在权利要求1的MOSFET单元之中上述的基体-电阻-减小区域进而围绕着上述的源-基体接触沟槽，此源-基体接触沟槽伸延在围绕着上述源-基体接触沟槽侧壁与底部的上述基体中的那些体积的上方。
全文摘要
一个沟槽金属氧化物半导体场效应晶体管(MOSFET)单元，它具有由一源区域围绕着的沟槽栅极，而该源区域则处于安置在衬底底面的漏极之上的一个基体区域之内。该MOSFET单元还具有一个源－基体接触沟槽，它开得使其侧壁实际上垂直于上表面而伸延到该源与基体区域之内并充填以接触金属塞。形成一个用基体杂质掺杂的基体－电阻减小区域，以围绕该源－基体接触沟槽来减小在该源－基体接触金属与沟槽栅极之间的基体－区域电阻，从而改进雪崩能力。
文档编号H01L29/78GK1941417SQ20061015301
公开日2007年4月4日 申请日期2006年9月19日 优先权日2005年9月26日
发明者谢福渊 申请人:谢福渊