专利名称：高压侧驱动器的半导体结构及其制造方法
技术领域：
本发明有关一种半导体结构，特别是有关一种高压侧驱动器(high sidedriver)的半导体结构及其制造方法。
背景技术：
图1是一种传统的电源供应IC中高压侧驱动器半导体结构剖面图。请参考图1，高压侧驱动器的半导体结构包括形成于一P型基板100上的一高压(HV)接面110，及形成于P型基板100上的一高压导电电容结构120。高压接面包括一N型深阱(NWD)112以及多个P型阱(PW)114。高压导电电容结构120包括一第一金属层122及两个分离的第二金属层124及126。第二金属层124连接至一低电压，例如0V，且第二金属层126连接至一高电压+V，例如500V。重离子掺杂N+阱116形成于这些P型阱114之间，用以通过一连接金属130连接第二金属层126。
基本上，过大的导电材料覆盖在高压接面110上会减低高压接面110的崩溃电压。为了防止高压接面110的崩溃电压被高压导电电容结构120中的导体(金属)减低，传统的高压导电电容结构120是设置于P型基板100上远离高压接面位置的一个区域中，如图1所示。高压导电电容结构120通过连接金属130连接至高压接面110。然而，传统的高压侧驱动器的半导体结构具有下列缺点1.需要使用更多芯片空间来分隔地设置高压接面110及高压导电电容结构120在P型基板100上。
2.需要使用额外的连接金属130以连接高压接面110及高压导电电容结构120，因此生产电源供应IC需要更多的成本。
3.位于第一金属层122及第二金属层124及126之间的介电层需要至少1.5um的厚度，使导电电容结构120能够承受500V的高电压。然而，太厚的介电层会产生例如电源供应IC产能下降的问题。
发明内容
有鉴于此，本发明的目的是提供一种整合高压接面与导电电容结构的高压侧驱动器半导体结构导电电容结构及其制造方法。高压接面的崩溃电压可以通过形成多个部分分离的N型深阱于高压接面中来提高。因此，高压导电电容结构可以与高压接面整合而不影响高压接面的崩溃电压，借以减少芯片面积及降低电源供应IC的制作成本。
根据本发明的目的，提出一种高压侧驱动器的半导体结构，包括一离子掺杂接面及一绝缘层。离子掺杂接面具有多个离子掺杂深阱，且离子掺杂深阱是彼此部分连接。绝缘层形成于离子掺杂接面上。
根据本发明的目的，提出一种高压侧驱动器半导体结构的制造方法。该方法包括形成一离子掺杂基板；于离子掺杂基板中形成多个离子掺杂深阱，其中离子掺杂深阱具有于与离子掺杂基板互补的离子掺杂型态，且离子掺杂深阱是彼此部分连接；以及于具有离子掺杂深阱的离子掺杂基板上形成一绝缘层。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例并配合附图进行详细说明如下
图1是一种传统的电源供应IC中高压侧驱动器半导体结构剖面图；图2是依照本发明一较佳实施例的一种电源供应IC的高压侧驱动器半导体结构剖面图；图3是制造图2的高压侧驱动器半导体结构的制造方法流程图；图4是使用具有分离图案的光掩模以形成图2的部分连接离子掺杂深阱的离子掺杂工艺过程示意图；以及图5是依照本发明一较佳实施例的一种高压侧驱动器的模拟电场曲线图。
具体实施例方式
请参照图2，其是依照本发明一较佳实施例的一种电源供应IC的高压侧驱动器半导体结构剖面图。高压侧驱动器半导体结构包括一离子掺杂接面(高压接面)200、一绝缘层210、一第一介电层220以及一导电电容结构230。绝缘层210例如一氧化层，是形成于离子掺杂接面200上。第一介电层220形成于绝缘层210上，导电电容结构230是形成于第一介电层220上。
离子掺杂接面200包括一离子掺杂基板202以及多个形成于离子掺杂基板202上的离子掺杂深阱204。离子掺杂深阱204之间是彼此分离但部分连接，且连接部份位于邻近绝缘层210的区域。例如，离子掺杂接面200为p-n接面，离子掺杂基板202为P型基板，且多个离子掺杂深阱204是形成于P型基板的N型深阱(NWD)。从图2可看出离子掺杂深阱204彼此之间不完全相连接，且离子掺杂基板202上位于离子掺杂深阱204之间的区域形成近似三角形区域TA。通过形成部分连接的离子掺杂深阱204，离子掺杂接面200的崩溃电压可通过改变离子掺杂深阱204间的距离d2来加以调整。离子掺杂深阱204的掺杂浓度范围较佳地位于1.7E17cm-3～8.3E18cm-3之间，且离子掺杂深阱204的深度D较佳地位于2um到10um之间。
此外，离子掺杂接面200在每一离子掺杂深阱204中至少包括一离子掺杂区206，例如是P型阱或P主体(P-body)。这些离子掺杂区206是用以提高离子掺杂接面200的崩溃电压，且离子掺杂接面200的崩溃电压可由离子掺杂区206位于离子掺杂深阱204中的形状及相对位置来决定。离子掺杂区206的离子掺杂浓度范围较佳地位于3.3E17cm-3～1E19cm-3之间。离子掺杂接面200还包括重离子掺杂区域208以及209。重离子掺杂区域208，例如为N+区域，是通过接触点240连接至导电电容结构230的最高电位端H；而重离子掺杂区域209，例如为P+区域，是通过接触点250连接至导电电容结构230的最低电位端L。离子掺杂深阱204的深度D可根据施加于导电电容结构230的高电压(500V～700V)以正比例方式进行调整，以便离子掺杂接面200维持足够的崩溃电压。
此外，导电电容结构230包括第一金属层232、第二介电层234以及第二金属层236及238。第一金属层232形成于第一介电层220上，第二介电层232形成于第一金属层220上，且第二金属层236及238是分开地形成于第二介电层234上。第二金属层236与第一金属层232形成一第一电容，且第二金属层238及第一金属层232形成一第二电容，并与第一电容串联。第二金属层236连接至高电压+V，而第二金属层238连接至一低电压，例如0V。离子掺杂接面200的崩溃电压也由第二金属层232相对于离子掺杂接面200的位置，或是第一介电层220的厚度来决定。
图3是制造图2的高压侧驱动器半导体结构的制造方法流程图。请同时参考图2及图3。首先，于步骤300中，形成一离子掺杂基板202，例如是P型基板。接着，于步骤310中，通过具有多个分离图案402的光掩模400，于离子掺杂基板202中形成离子掺杂深阱204，例如N型深阱，如图4所示。此工艺步骤是于温度范围在1000℃～1200℃之间进行6～12小时的热驱动工序(thermal drive-in process)中进行。由于光掩模400的分离图案402是以一固定距离d1分开，使得形成于离子掺杂工序中的离子掺杂深阱204是彼此分离但部分连接，且连接部份是位于邻近离子掺杂基板202的表面附近区域。分离图案402的距离d1是与离子掺杂深阱204之间的距离d2成正比。离子掺杂深阱204的离子掺杂浓度范围较佳地是于1.7E17cm-3～8.3E18cm-3之间，并且离子掺杂深阱204的深度D较佳地位于2um到10um之间。
本实施例的主要特征在于形成部分分离的离子掺杂深阱204有助于增加离子掺杂基板202及离子掺杂深阱204之间的崩溃电压。因此在接下来的步骤中形成于离子掺杂基板202上的导电电容结构将不会影响或劣化离子掺杂基板202及离子掺杂深阱204之间的崩溃电压。
然后，于步骤320中，利用温度范围在900℃～1100℃之间进行2～6小时的热驱动工序，于每一离子掺杂深阱204中形成至少一离子掺杂区206，例如P型阱或P主体。形成离子掺杂区206也有助于增加离子掺杂基板202以及离子掺杂深阱204之间的崩溃电压，且离子掺杂区206的离子掺杂浓度范围较佳地位于3.3E17cm-3～1E19cm-3之间。
接着，于步骤330中，分别于离子掺杂深阱204及离子掺杂区206中形成连接高电压+V及导电电容结构230最高电位端H的重离子掺杂区域208(例如是N+区域)，以及连接低电压0V及导电电容结构230最低电位端L的重离子掺杂区域209(例如是P+区域)。
然后，于步骤340中，于一具有离子掺杂深阱204(及离子掺杂接面200)的离子掺杂基板202上，形成绝缘层210，例如是氧化层。接着，于步骤350中，于绝缘层210上形成第一介电层220。最后，于步骤360中，于第一介电层220上形成第一金属层232、于第一金属层232上形成第二介电层234、以及于第二介电层234上形成分开的第二金属层236及238，以产生导电电容结构230。导电电容结构230的最高电位端H及最低电位端L是分别通过接触点240及250连接至重离子掺杂区域208及209。
如上所述，导电电容结构230的崩溃电压也被离子掺杂接面200所影响。由于部分分离的离子掺杂深阱204的设计，位于离子掺杂接面200上的导电电容结构230，可以使用厚度仅有0.75um的第二介电层234来承受500V的高电压。
请参考图5，其是依照本发明一较佳实施例的一种高压侧驱动器的模拟电场曲线图。从图5中可清楚看出在离子掺杂接面200中的电场E非常均匀，展现出高压侧驱动器在使用具有部分分离的离子掺杂深阱(未图示)的离子掺杂接面200情况下仍具有极佳的效能。
本发明上述实施例所揭示的高压侧驱动器半导体结构及其制造方法具有下列优点1.配置高压侧驱动器半导体结构的芯片面积可以通过整合导电电容结构于高压接面上导电电容结构来加以缩小。
2.本发明的高压侧驱动器不需要使用现有技术中用以连接导电电容结构及高压接面的连接金属，因为导电电容结构可以与高压接面整合，借以大幅减少制造电源供应IC的成本。
3.高压接面的崩溃电压不会在整合导电电容结构情况下所影响，并能使电源供应IC达到极佳的效能。
4.位于导电电容结构的分离金属之间的介电层仅需0.75um的厚度，便可使导电电容结构承受500V的高电压。
综上所述，虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的等同的更动与润饰。因此，本发明的保护范围当视后附的本申请权利要求范围所界定的为准。
权利要求
1.一种高压侧驱动器的半导体结构，包括一离子掺杂接面，具有多个离子掺杂深阱，这些离子掺杂深阱是部分连接；以及一绝缘层，形成于该离子掺杂接面上。
2.如权利要求1所述的半导体结构，其特征在于还包括一导电电容结构，形成于该绝缘层上。
3.如权利要求2所述的半导体结构，其特征在于该离子掺杂接面包括一P型基板，且这些离子掺杂深阱是形成于该P型基板上的多个N型阱。
4.如权利要求2所述的半导体结构，其特征在于该离子掺杂接面的崩溃电压是由这些离子掺杂深阱间的距离决定。
5.如权利要求2所述的半导体结构，其特征在于该离子掺杂接面还包括位于各这些离子掺杂深阱内的至少一离子掺杂区，且各这些离子掺杂阱具有与这些离子掺杂深阱互补的掺杂型态。
6.如权利要求5所述的半导体结构，其特征在于该离子掺杂接面的崩溃电压是由位于各这些离子掺杂深阱内的该离子掺杂阱的形状以及相对位置来决定。
7.如权利要求5所述的半导体结构，其特征在于该离子掺杂阱的掺杂浓度是于3.3E17cm-3～1E19cm-3之间。
8.如权利要求2所述的半导体结构，其特征在于该离子掺杂接面还包括一重离子掺杂区域，该重离子掺杂区域具有与这些离子掺杂深阱相同的离子掺杂型态，且该重离子掺杂区域是连接至该导电电容结构的一最高电位端。
9.如权利要求2所述的半导体结构，其特征在于该离子掺杂深阱的深度是与施加于该导电电容结构的一高电压成正比。
10.如权利要求9所述的半导体结构，其特征在于该离子掺杂深阱的深度是于2um～10um之间。
11.如权利要求2所述的半导体结构，其特征在于该绝缘层是一氧化层。
12.如权利要求2所述的半导体结构，其特征在于还包括一第一介电层，形成于该导电电容结构与该绝缘层之间。
13.如权利要求12所述的半导体结构，其特征在于该导电电容结构包括一第一金属层，形成于该第一介电层上；一第二介电层，形成于该第一金属层上；以及分离的多个第二金属层，形成于该第二介电层上，这些第二金属层其中之一是连接至一高电压，且另一第二金属层是连接至一低电压。
14.如权利要求13所述的半导体结构，其特征在于该离子掺杂接面的崩溃电压是由该第一金属层与该离子掺杂接面的相对位置来决定。
15.如权利要求2所述的半导体结构，其特征在于该离子掺杂深阱的掺杂浓度范围是于1.7E17cm-3～8.3E18cm-3之间。
16.如权利要求2所述的半导体结构，其特征在于这些离子掺杂深阱彼此连结的部份是位于邻近该绝缘层的一区域。
17.如权利要求2所述的半导体结构，其特征在于是应用于一电源供应IC。
18.一种高压侧驱动器半导体结构的制造方法，包括形成一离子掺杂基板；于该离子掺杂基板上，形成多个离子掺杂深阱，这些离子掺杂深阱具有与该离子掺杂基板互补的掺杂型态，且这些离子掺杂深阱是彼此部分连接；以及于具有这些离子掺杂深阱的该离子掺杂基板上，形成一绝缘层。
19.如权利要求18所述的方法，其特征在于还包括于形成该绝缘层的该步骤后于该绝缘层上形成一导电电容结构。
20.如权利要求19所述的方法，其特征在于该离子掺杂基板为一P型基板，且这些离子掺杂深阱为N型深阱。
21.如权利要求19所述的方法，其特征在于于该离子掺杂基板上形成这些离子掺杂深阱的该步骤还包括利用具有多个分离图案的一光掩模形成这些离子掺杂深阱。
22.如权利要求21所述的方法，其特征在于这些分离图案的距离是与这些离子掺杂深阱间的距离成正比，并决定该离子掺杂基板与这些离子掺杂深阱之间的崩溃电压。
23.如权利要求21所述的方法，其特征在于该方法还包括在形成该绝缘层的该步骤前于各这些离子掺杂深阱中形成至少一离子掺杂区，且这些离子掺杂阱具有与这些离子掺杂深阱互补的离子掺杂型态。
24.如权利要求23所述的方法，其特征在于于各这些离子掺杂深阱中形成至少一离子掺杂阱的该步骤还包括于温度范围在900℃～1100℃之间进行2～6小时的一热驱动工序中形成这些离子掺杂阱。
25.如权利要求23所述的方法，其特征在于该离子掺杂阱的掺杂浓度范围是于3.3E17cm-3～1E19cm-3之间。
26.如权利要求19所述的方法，其特征在于该离子掺杂深阱的掺杂浓度范围是于1.7E17cm-3～8.3E18cm-3之间。
27.如权利要求19所述的方法，其特征在于该离子掺杂深阱的深度范围是于2um～10um之间。
28.如权利要求19所述的方法，其特征在于于该基板上形成多个离子掺杂深阱的该步骤还包括于温度范围在1000℃～1200℃之间进行6～12小时的一热驱动工序中形成这些离子掺杂深阱。
29.如权利要求19所述的方法，其特征在于还包括于这些离子掺杂深阱其中之一形成一重离子掺杂区域，该重离子掺杂区域用以连接至该导电电容结构的一高电位端，且该重离子掺杂区域具有与这些离子掺杂深阱相同的离子掺杂型态。
30.如权利要求19所述的方法，其特征在于该绝缘层是一氧化层。
31.如权利要求19所述的方法，其特征在于还包括于该绝缘层上形成一第一介电层，其中形成该导电电容结构的步骤还包括于该第一介电层上形成一第一金属层；于该第一金属层上形成一第二介电层；以及于该第二介电层上形成多个第二金属层。
全文摘要
本发明揭示一种高压侧驱动器的半导体结构及其制造方法。高压侧驱动器半导体包括一离子掺杂接面，及形成于离子掺杂接面上的一绝缘层。离子掺杂接面具有多个离子掺杂深阱，且离子掺杂深阱间是部分连接。
文档编号H01L21/70GK1921119SQ20061015402
公开日2007年2月28日 申请日期2006年9月12日 优先权日2006年6月26日
发明者蒋秋志, 黄志丰 申请人:崇贸科技股份有限公司