专利名称：制造cmos图像传感器的方法
技术领域：
本发明涉及一种互补型金属氧化物半导体(CMOS)图像传感器，更特别地，涉及一种制造CMOS图像传感器的方法，其可以独立形成与复位晶体管的多层栅(gate poly)连接的多路由线(poly routing line)。
背景技术：
一般，图像传感器是将光图像转化成电信号的半导体器件。在图像传感器的电荷耦合器件(CCD)中，载流子储存并转移到单个MOS电容器中，各MOS电容器相距很近。
同时，CMOS图像传感器是这样一种设备其采用将控制电路和信号处理电路作为外围电路的CMOS技术来设置与像素数目相对应的MOS晶体管，并采用切换方法(switching method)以利用MOS晶体管顺序地检测输出。
CCD的驱动方式复杂并且相当耗能。CCD有如下很多缺点掩模操作次数多，信号处理电路不能在CCD芯片中实现，因而CCD很难在单个芯片中形成。最近，为了克服这些缺点，重点发展采用亚微米CMOS制造技术的CMOS图像传感器。
所述CMOS图像传感器包括在单位像素中的光电二极管(PD)和MOS晶体管，并且采用切换方式连续检测信号来实现图像。由于CMOS图像传感器采用CMOS制造技术，与需要约30-40个掩模的CCD工艺相比，所述CMOS图像传感器具有低能耗，需要约20个掩模，并且制造方法非常简单。因此，CMOS图像传感器可以在CMOS图像传感器中实现各种信号处理电路，并且可在单个芯片中实现。因此，CMOS图像传感器被认为是下一代图像传感器的热点，而且广泛用于各种领域，例如数码相机(DSC)、个人电脑(PC)、摄像机(cameras)和便携式摄像机(mobile cameras)。
同时，根据晶体管的数目，CMOS图像传感器分成3T型CMOS图像传感器、4T型CMOS图像传感器和5T型图像传感器。3T型CMOS图像传感器包括一个PD和三个晶体管。4T型CMOS图像传感器包括一个PD和四个晶体管。将结合附图予以说明现有技术的CMOS图像传感器。
图1为普通4T型CMOS图像传感器的等效电路图，图2为说明普通4T型CMOS图像传感器的单位像素的布图。
参考图1和图2，4T型CMOS图像传感器的单位像素包括四个晶体管Tx、Rx、Dx及Sx和作为光电转换部分的PD 10。
这里，所述四个晶体管为转移晶体管Tx 20、复位晶体管Rx 30、驱动晶体管Dx 40和选择晶体管Sx 50。一个负载晶体管(未示出)与该选择晶体管的漏极端电连接，该漏极端作为各单位像素的输出端。
图3是根据现有技术实施例的CMOS图像传感器的多路由法的布图。
参考图3，所述现有技术的4T型CMOS图像传感器包括P-型半导体衬底1，其中限定了有源区和器件隔离区；器件隔离层5，形成在该器件隔离区中；阱区，形成在半导体衬底1的表面中；栅极绝缘层(未示出)、栅电极20和30，顺序堆叠在半导体衬底1的有源区的预定区域上；间隔件(spacer)，形成在该栅极绝缘层和所述栅电极的两侧。这里，在半导体衬底1的、位于所述间隔件下方的部分表面上进一步形成N型微掺杂漏极(LDD)(未示出)。
此外，4T型CMOS图像传感器的所述晶体管Tx、Rx、Dx和Sx的栅极分别形成栅电极23、33、43和53。在、半导体衬底的、位于栅电极23、33、43和53的两侧(用作各晶体管的源极区/漏极区)处的部分表面中形成N+型阱区。
此外，各晶体管的栅电极23、33、43和53之间的N+型阱区的预定部分限定为浮置扩散节点(floating diffusion node)。
当CMOS图像传感器的PD变成自对准多晶硅化物(salicide)时，泄漏特性明显恶化，使得暗电流显著增加。
因此，为了防止PD变成自对准多晶硅化物，在将作为自对准多晶硅化物阻挡层的等离子增强正硅酸四乙酯(plasma enhanced tetra ethyl orthosilicate，缩写为PE-TEOS)基氧化物层沉积后，如图3的虚线所示，将非自对准多晶硅化物(non-salicide)掩模沉积在PD 10a和10b周围。
这时，由于主要采用湿蚀刻除去自对准多晶硅化物阻挡氧化物层，所以非自对准多晶硅化物掩模设置成使PD周围具有留边(margin)以确保制造余量(process margin)。
这种情况下，像素部分的多路由线部分地变成非自对准多晶硅化物，使多路由线的阻抗增加。特别地，当多路由线的阻抗增加时，生成RC延迟。
图4是说明根据现有技术的另一个实施例的CMOS图像传感器的多路由法的布图。
参考图4，在单位像素中的PD区10和浮置扩散节点均变成非自对准多晶硅化物以改善CMOS图像传感器的低照度特性时，自对准多晶硅化物阻挡层的间隔件变窄，并且其自身的限定很难采用当前的中紫外(mid ultra violent，简写为MUV)工艺，这导致成品率降低。
另外，多路由线部分将部分地变成现有技术的非自对准多晶硅化物。
发明内容
因此，本发明涉及一种制造CMOS图像传感器的方法，其基本消除了现有技术的一个或多个限制和缺点。
本发明的目的是提供一种制造CMOS图像传感器的方法，所述方法可以实现均匀的非自对准多晶硅化物。
本发明的其他优点、目的和特征将在后面的说明书中部分地阐述，并且对于本领域的技术人员在研究了下面的内容之后会部分地变得清楚，或者可以从本发明的实施中学会。本发明的目的和其他优点可以通过在所撰写的说明书、其权利要求书以及附图中所特别指出的结构而实现和获得。
为了实现本发明的目的和其他优点，正如在此具体实施并广泛描述的，本发明提供了一种制造互补型金属氧化物半导体图像传感器的方法，所述方法包括制备半导体衬底，其中限定了器件隔离区和有源区；在该有源区的预定部分形成多个多层栅；在该半导体衬底的位于所述多层栅一侧的部分形成光电二极管；将氧化物层沉积在包括所述多层栅的半导体衬底上，之后选择性地除去该氧化物层，以形成用于露出所述多层栅的预定部分的氧化物层图案；将多晶硅层沉积在所述氧化物层图案上，之后选择性地除去该多晶硅层，以形成与所述多层栅连接的路由线。
所述多晶硅层由掺杂硅形成，而且自对准多晶硅物处理是多路由线形成后在多路由线上进行的。
本发明的另一个方案是提供一种制造互补型金属氧化物半导体图像传感器的方法，所述方法包括在半导体衬底上形成光电二极管和多个多层栅；在形成该光电二极管和所述多个多层栅的半导体衬底上进行前置处理；形成多晶硅层以形成与各所述多个多层栅的一部分相接触的多路由线。
这种情况下，该多晶硅层是掺杂的多晶硅层。
应该理解，本发明前面的概括说明和随后的详细说明都是示范性的和说明性的，并且旨在对权利要求所请求保护的本发明进行进一步解释。
所包含的附图供进一步理解本发明使用并作为本申请的一部分，附图示出本发明的实施例并与说明书一起解释本发明的原理。在附图中图1为普通4T型CMOS图像传感器的等效电路图；图2为示出普通4T型CMOS图像传感器的单位像素的布图；图3为说明根据现有技术实施例的4T型CMOS图像传感器的多路由法的布图；图4是说明根据现有技术的另一个实施方案的CMOS图像传感器的多路由法的布图；图5为示出在根据本发明的制造CMOS图像传感器的方法中形成源区和多层栅的布图；图6为图5的剖面图；图7a至图7c为解释根据本发明的制造CMOS图像传感器的方法的剖面图；以及图8为示出本发明的CMOS图像传感器的多路由的布图。
具体实施例方式
现在详细说明本发明的优选实施例，所述优选实施例的实例示出在附图中。
图5为示出在根据本发明的制造CMOS图像传感器的方法中形成有源区和多层栅的布图；图6为图5的剖面图；图7a至图7c为说明根据本发明的制造CMOS图像传感器的方法的、沿图5的I-I′线所作的剖面图。
根据制造CMOS图像传感器的方法，在第一位置(first place)处制备限定器件隔离区和有源区的半导体衬底101。仅供参考，本发明的所述器件隔离区是指形成在半导体衬底101中的器件隔离层105。半导体衬底101的除器件隔离层105以外的其他区域一般用作所述有源区。
然后，在半导体衬底101上形成多个多层栅110a、110b、120a、120b、130a、130b、140a和140b，所述多个多层栅用于在有源区的预定部分形成构成CMOS图像传感器的多个晶体管。仅供参考，尽管在本发明中采用多层栅120b的剖面图进行说明，但是用于多层栅120b的工艺也可同样应用于其他多层栅110a、110b、120a、130a、130b、140a和140b。
在形成所述多个多层栅110a、110b、120a、120b、130a、130b、140a和140b之后，针对构成CMOS图像传感器的多个像素所进行的预定前置(front-end)处理便完成。由于该处理为本领域普通技术人员所公知，所以这里省略其详细说明。
接下来，在所述多层栅110a、110b、120a、120b、130a、130b、140a和140b上以及在半导体衬底101的露出部分上进行自对准多晶硅化物处理(salicide process)。所进行的自对准多晶硅化物处理可以改善所述多层栅的导电性。这里，PD和浮置扩散FD区应该变成非自对准多晶硅化物。这里，FD区是指将转移晶体管的多层栅110a和110b与复位晶体管的栅极多层栅120a和120b相连接的部分。
接下来，在半导体衬底101的位于转移晶体管的多层栅110a和110b一侧的部分上形成产生光电子的PD 100a和100b。
然后，在多层栅110a和110b的表面上和侧部形成间隔件(spacer)123。
然后，参考图6，将氧化物层125a沉积在包括多层栅110a、110b、120a、120b、130a、130b、140a和140b的半导体衬底101上。
接下来，参考图7a，蚀刻氧化物层125a，以使每个所述多层栅110a、110b、120a、120b、130a、130b、140a和140b的一部分露出。
然后，参考图7b，将具有低阻抗的掺杂多晶硅层161沉积在半导体衬底101的整个表面上。
因此，如该图所示，各所述多层栅110a、110b、120a、120b、130a、130b、140a和140b的所述露出的部分与掺杂的多晶硅层161相接触。仅供参考，掺杂的多晶硅是含有杂质的多晶硅。与普通多晶硅相比，掺杂的多晶硅具有低阻抗，因而具有优异的导电性。
接下来，进行化学机械抛光(CMP)以将半导体衬底101的整个表面平坦化。图7c示出了平坦化处理进行之后的剖面图。
然后，在掺杂的多晶硅层161上进行蚀刻，以形成与多层栅120a和120b相连的多路由线160a和160b。图8示出了上述形成的多路由线160a和160b的结构。如本领域所公知的，由于在多路由线160a和160b上施加偏置电压，多路由线160a和160b需要具有优异的导电性。因此，优选在多路由线160a和160b上进行自对准多晶硅化物处理，以降低多路由线160a和160b的阻抗。
如上所述，优选在制造CMOS图像传感器的单位像素的自对准多晶硅化物处理过程中，将光电二极管区和浮置扩散区变成非自对准多晶硅化物，将多路由线一律变成自对准多晶硅化物。
然而，在现有技术中，由于工艺的难度使得部分多路由线变成非自对准多晶硅化物，且多路由线的阻抗增加。
相反，根据本发明，在对制造构成CMOS图像传感器的像素所进行的前置处理完成之后，形成多路由线的工艺则是独立进行的。
根据本发明，由于在多路由线形成之前对包括光电二极管和浮置扩散节点的区进行非自对准多晶硅化物处理，因此可能从根本上防止多路由线部分变成非自对准多晶硅化物。
而且，根据本发明，相比采用金属路由线的情况，金属线的数目降低了，从而改善了CMOS图像传感器的填充系数(fill factor)。
而且，形成多层栅的操作和形成多路由线的操作分别进行，因此，与现有技术相比，自对准多晶硅化物处理余量大大改善。
对于本领域技术人员显而易见的是，可以对本发明进行各种变型和修改。因此，本发明旨在覆盖随附的权利要求书及其等同范围内的修饰和变型。
例如，本领域普通技术人员可以采用金属线使多路由线160a和160b与多层栅120a和120b相接触。
权利要求
1.一种制造互补型金属氧化物半导体图像传感器的方法，所述方法包括制备限定器件隔离区和有源区的半导体衬底；在该有源区的预定部分形成多个多层栅；在该半导体衬底的、位于所述多层栅一侧的部分中形成光电二极管；将氧化物层沉积在包括所述多层栅的半导体衬底上，之后选择性地除去该氧化物层，以形成用于使所述多层栅的预定部分露出的氧化物层图案；以及将多晶硅层沉积在所述氧化物层图案上，之后选择性地除去该多晶硅层，以形成与所述多层栅连接的路由线。
2.如权利要求1所述的方法，其中该多晶硅层由掺杂杂质的硅形成。
3.如权利要求1所述的方法，其中所述方法还包括在该多路由线上进行自对准多晶硅化物处理。
4.一种制造互补型金属氧化物半导体图像传感器的方法，所述方法包括在半导体衬底中形成光电二极管和多个多层栅；在形成该光电二极管和所述多个多层栅的该半导体衬底上进行前置处理；以及形成多晶硅层以形成与所述多个多层栅的一部分相接触的多路由线。
5.如权利要求4所述的方法，其中该多晶硅层由掺杂硅形成。
6.如权利要求4所述的方法，其中所述方法还包括在该多路由线上进行自对准多晶硅化物处理。
全文摘要
本发明提供了一种制造互补型金属氧化物半导体图像传感器的方法，所述方法独立形成与复位晶体管的多层栅相连接的多路由线。在所述方法中，制备了限定器件隔离区和有源区的半导体衬底。然后，在有源区的预定部分形成多个多层栅。在半导体衬底的、位于所述多层栅一侧的部分中形成光电二极管。将氧化物层沉积在包括所述多层栅的半导体衬底上，之后选择性地除去该氧化物层，以形成露出所述多层栅的预定部分的氧化物层图案。将多晶硅层沉积在该氧化物层图案上，之后选择性地除去该多晶硅层，以形成与所述多层栅连接的路由线。
文档编号H01L27/146GK1992223SQ20061017125
公开日2007年7月4日 申请日期2006年12月25日 优先权日2005年12月29日
发明者沈喜成 申请人:东部电子股份有限公司