专利名称：用于半导体器件的电感器及其制造方法
技术领域：
本发明涉及半导体器件的制造技术，更具体而言涉及用于半导体器件的电感器(inductor)及其制造方法，该用于半导体器件的电感器可以通过减小该电感器的相邻金属线之间的寄生电容扩展该电感器的可用频带。
背景技术：
通常，电感器是构成射频(RF)发送/接收电路的一种元件，基本上用于RF器件和模拟器件，电感器随着无线通信市场的发展已经得到广泛的使用。电感器通常形成为螺旋形结构。这种具有螺旋形结构的电感器的缺点在于由于电感器的金属线之间的寄生电容，该电感器的自谐振频率降低。
通常，随着频率增大，电感器的输入阻抗从电感变为电容时电感器的转变频点称为自谐振频率。电感器主要在低于该自谐振频率的频率下使用。对于具有螺旋形结构的电感器，随着器件的电感值增大，器件的尺寸增大且寄生成分也增加，使得电感器的自谐振频率降低。这导致了可用频带的实际缩减。
以下，参考附图描述传统电感器。图1A为示出了传统电感器的俯视图，图1B为沿图1A中A-A线的剖视图。
参考图1A和1B，层间介电体11形成在硅衬底10的顶部上，且随后被平坦化。之后，具有螺旋形结构的电感器金属线12形成在层间介电体11上。电感器金属线12通过通路(未示出)连接下金属线12’。上保护膜13形成在电感器金属线12上。
由于电感器金属线12之间的间隔a变窄，该具有螺旋形结构的电感器的寄生电容增大，这导致了自谐振频率的降低，并相应也使得该电感器的可用频带缩减。
发明内容
因此，本发明的目的是提供一种用于半导体器件的电感器及其制造方法，其可以通过减小电感器金属线之间的寄生电容扩展该电感器的可用频带。
根据本发明的优选实施例提供了一种用于半导体器件的电感器，包括第一层间介电体，其形成在硅衬底的顶部上；至少一个第一金属线，其形成在该第一层间介电体的顶部上；第二层间介电体，其形成在该第一层间介电体的顶部上，以覆盖所述第一金属线；至少一个第二金属线，其形成在该第二层间介电体的顶部上，并连接着所述第一金属线；以及上保护膜，其形成于该第二层间介电体的顶部上，以覆盖所述第二金属线；其中，所述第一金属线和第二金属线交替布置并形成为螺旋形结构。
优选地，在本发明的电感器中，该第二层间介电体的厚度可大于所述第一金属线的厚度。优选地，该第二层间介电体可包括至少一个通路，以用于将所述第一金属线连接到所述第二金属线。优选地，所述第一金属线和所述第二金属线不在同一平面上。
根据本发明的另一个实施例提供了一种用于半导体器件的电感器的制造方法，包括在硅衬底的顶部上形成层间介电体；在该第一层间介电体的顶部上形成至少一个第一金属线；在该第一层间介电体的顶部上形成第二层间介电体，以覆盖该第一金属线；在该第二层间介电体的顶部上形成至少一个第二金属线，使所述第二金属线连接到所述第一金属线；以及在该第二层间介电体的顶部上形成上保护膜，以覆盖所述第二金属线；其中，交替地布置所述第一金属线和第二金属线并形成螺旋形结构。
优选地，在本发明的方法中，该第二层间介电体的厚度可大于所述第一金属线的厚度。优选地，形成该第二层间介电体可包括形成至少一个通路，以用于将所述第一金属线连接到所述第二金属线。
通过结合附图对优选实施例所做的下述描述，本发明的上述和其他目的和特征将变得明晰。附图中图1A和1B为示出了传统电感器的俯视图和剖视图；图2A至2C为示出了根据本发明的实施例的电感器的俯视图和剖视图；以及图3A至3C为示出了根据本发明的实施例的电感器制造方法的剖视图。
具体实施例方式
以下，将参考附图详细地描述本发明的优选实施例，以使得本领域技术人员可以容易地实施。
在描述本发明的实施例时，省略了对本领域技术人员所公知的以及与本发明无直接关联的技术内容的描述。其原因是省略不需要的描述，并更明确地传达本发明的要点而不是使本发明的要点变得模糊。出于相同的原因，图示中的一些元件被夸大地表示、省略、或者示意性示出。图示中的各个元件的尺寸不反映真实尺寸。
图2A为示出了根据本发明的实施例的电感器的俯视图，图2B和图2C分别为沿图2A中B-B线和C-C线的剖视图。
参考图2A至2C，具有螺旋形结构的电感器金属线22形成在层间介电体21a和21b的顶部上，所述层间介电体21a和21b依次形成在硅衬底20上。电感器金属线22通过通路24连接下金属线22’，上保护膜23形成在电感器金属线22上。
电感器金属线22形成在两层上，即上层和下层上。第一金属线22a形成在第一层间介电体21a的顶部上，该第一层间介电体21a为下层；第二金属线22b形成在第二层间介电体21b的顶部上，该第二层间介电体21b为上层。第一层间介电体21a形成在硅衬底20的顶部上，第二层间介电体21b形成在第一层间介电体21a的顶部上，以覆盖第一金属线22a。第一金属线22a和第二金属线22b通过通路24相互连接。此外，第一金属线22a和第二金属线22b交替地布置，以防止形成于相同层上的金属线相互毗邻。
如前所述，由于第一金属线22a和第二金属线22b交替地布置在不同层上，与第一金属线22a和第二金属线22b布置在相同层上的情形相比，电感器金属线之间的间隔b、c和d被加宽。因此，寄生电容减小，自谐振频率增大，由此扩展了可用频带。
以下描述电感器制造方法。通过对制造方法的以下描述，也可以进一步阐明该电感器的结构。图3A至3C为示出了根据本发明的实施例的电感器制造方法的剖视图。
首先，如图3A所示，在硅衬底20的顶部上形成第一层间介电体21a，并随后将该第一层间介电体平坦化。接着，在第一层间介电体21a的顶部上形成第一金属线22a。采用以下方法形成第一金属线22a在第一层间介电体21a的整个表面上沉积金属层；以及通过光蚀刻工艺图案化该金属层。接着，在第一层间介电体21a上形成第二层间介电体21b，以完全覆盖第一金属线22a，并随后将该第二层间介电层平坦化。此外，选择性地蚀刻第二层间介电体21b以形成通路孔，且向该通路孔填充导电材料，由此形成通路(图2A和2C中的24)。
接着，如图3B所示，在第二层间介电体21b的顶部上形成第二金属线22b。形成第二金属线22b的方法和形成第一金属线22a的方法相同。交替地形成第二金属线22b和第一金属线22a，使其布置在不同的层上。这种情况下，通过形成在第二层间介电体21b内的通路将第二金属线22b连接到第一金属线22a。
接着，如图3C所示，形成上保护膜23，以完全覆盖电感器金属线22。
如前所述，本发明提供了一种电感器及其制造方法，其中，第一金属线和第二金属线交替地形成在不同的层间介电体上，由此实现了双层电感器金属线，其中，形成在相同层上的金属线不相互毗邻。相应的，本发明的优点为由于与所有电感器金属线布置在相同层上的情形相比，电感器金属线之间的间隔加宽，寄生电容减小，且自谐振频率增大，因此可以扩展可用频带。
尽管已经结合优选实施例描述和示出了本发明，并已经使用了明确的术语，但为了容易地描述本发明的技术内容并便于对本发明的理解，而非旨在限制本发明的范围，该优选实施例和所述明确术语仅在其一般意义上使用。本领域技术人员将会理解，在不背离由所附权利要求书所界定的本发明的精神和范围的情况下，可以进行各种变化和修改。
权利要求
1.一种用于半导体器件的电感器，包括第一层间介电体，其形成在硅衬底的顶部上；至少一个第一金属线，其形成在该第一层间介电体的顶部上；第二层间介电体，其形成在该第一层间介电体的顶部上，以覆盖所述第一金属线；至少一个第二金属线，其形成在该第二层间介电体的顶部上，并连接所述第一金属线；以及上保护膜，其形成于该第二层间介电体的顶部上，以覆盖所述第二金属线；其中，所述第一金属线和第二金属线交替布置并形成为螺旋形结构。
2.如权利要求1所述的电感器，其中该第二层间介电体的厚度大于所述第一金属线的厚度。
3.如权利要求1所述的电感器，其中该第二层间介电体包括至少一个通路，以用于将所述第一金属线连接到所述第二金属线。
4.如权利要求1所述的电感器，其中所述第一金属线和所述第二金属线不在同一平面上。
5.一种用于半导体器件的电感器的制造方法，包括在硅衬底的顶部上形成第一层间介电体；在该第一层间介电体的顶部上形成至少一个第一金属线；在该第一层间介电体的顶部上形成第二层间介电体，以覆盖所述第一金属线；在该第二层间介电体的顶部上形成至少一个第二金属线，使所述第二金属线连接到所述第一金属线；以及在所述第二层间介电体的顶部上形成上保护膜，以覆盖所述第二金属线，其中，交替地布置所述第一金属线和第二金属线并形成螺旋形结构。
6.如权利要求5所述的制造方法，其中所述第二层间介电体的厚度大于所述第一金属线的厚度。
7.如权利要求5所述的制造方法，其中形成所述第二层间介电体包括形成至少一个通路，以用于将所述第一金属线连接到所述第二金属线。
全文摘要
本发明提供了一种用于半导体器件的电感器，包括第一层间介电体，其形成在硅衬底的顶部上；至少一个第一金属线，其形成在该第一层间介电体的顶部上；第二层间介电体，其形成在该第一层间介电体的顶部上，以覆盖所述第一金属线；至少一个第二金属线，其形成在该第二层间介电体的顶部上，并连接着所述第一金属线；以及上保护膜，其形成于该第二层间介电体的顶部上，以覆盖所述第二金属线；其中，所述第一金属线和第二金属线交替布置并形成为螺旋形结构。
文档编号H01F41/00GK1992270SQ20061017243
公开日2007年7月4日 申请日期2006年12月27日 优先权日2005年12月29日
发明者金南柱 申请人:东部电子股份有限公司