专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法。其中晶体管具有通过局部硅氧化(LOCOS)法或浅沟槽隔离(STI)法限定位于器件区中的栅极、源极和漏极。
背景技术：
一般地，晶体管具有如图1所示的结构。晶体管包括在衬底200上形成的栅电极220，其中在该衬底200中形成STI层210。在栅电极220两侧的衬底中形成源电极230和漏电极240。
以下将描述制造图1中的晶体管的制造方法。首先在半导体衬底上形成栅极绝缘层，其中在该半导体衬底中形成STI层。将多晶硅沉积在该栅极绝缘层上。所述STI层用于电隔离地分开在半导体衬底中形成的多个晶体管或其它器件，从而防止所述多个器件之间的故障。
在该栅极绝缘层和该多晶硅层上进行光蚀刻处理以形成栅电极。之后，在所述STI层之间形成栅电极。然后，利用栅电极作为掩模，离子注入装置将高浓度杂质离子注入到半导体衬底的露出的有源区中，从而在该栅电极的两侧处形成源极结区(junction region)和漏极结区。
集成度较高的半导体器件可增加集成到一个衬底上的晶体管数目。随着半导体器件小型化，栅电极的临界尺寸(critical dimension，简写为CD)可变得较小。较小的栅电极临界尺寸会导致位于栅电极下方的沟道长度变短。可通过利用栅电极作为掩模形成源电极和漏电极并对源电极和漏电极退火从而注入的离子会横向扩散。离子的横向扩散会缩短沟道长度。如果沟道长度缩短，则晶体管的阈值电压Vth会降低且漏电流会增加。
发明内容
本发明涉及一种沟道长度较长的晶体管。在本发明中，沟道长度较长的晶体管具有较高的性能。本发明还涉及一种制造沟道长度较长的晶体管的方法。
根据本发明，提供一种半导体器件，该半导体器件包括半导体衬底，在该半导体衬底中形成有多个隔离阱且该半导体衬底的在处于隔离阱之间的区域中具有沟槽。在所述沟槽内形成栅极绝缘层，且在该栅极绝缘层上形成栅电极，所述栅电极填充所述沟槽。在处于所述栅电极和所述隔离阱之间的衬底上形成源电极和漏电极。
根据本发明，一种半导体器件的制造方法包括在衬底中形成沟槽，其中在该衬底中形成多个隔离阱；在所述沟槽内形成栅极绝缘层；在该栅极绝缘层上形成填充所述沟槽的栅电极；以及在所述栅电极和所述隔离阱之间的衬底上形成源电极和漏电极。
图1示出了半导体器件的截面图。
图2示出了根据本发明一实施例的半导体器件的截面图。
图3至图13是说明根据本发明的上述实施例的半导体器件的制造方法的截面图。
图14示出了根据本发明另一实施例的半导体器件的截面图。
图15至图22是说明根据本发明该另一实施例的半导体器件制造方法的截面图。
具体实施例方式
为了使多个层和多个区域清楚，放大了图中所述层的尺寸。在整个说明书中，相同的附图标记表示相同的部件。当说到将任一部分如层、膜、区域或板等设置在另一部分上时，这意味着该部分直接在另一部分上或者是至少具有一个中间部分地位于在另一部分上方。另一方面，如果说到将任一部分直接设置在另一部分上，则意味着在两个部分之间没有中间部分。
如图2所示，在衬底100中形成多个隔离阱110。所述隔离阱110用于使得在衬底100中形成的多个单独晶体管彼此电隔离。
在所述隔离阱110之间的衬底100中形成沟槽122。在沟槽122上形成栅极氧化物层120。在栅极氧化物层120上形成栅电极131。栅电极131填充衬底100中的沟槽122。栅电极131的表面与衬底100的未形成栅电极131的区域的表面共面。
在所述隔离阱110和栅电极131之间的区域上形成源电极145和漏电极146。根据该实施例，该源电极145和该漏电极146不是形成在衬底100中而是如上所述地形成在衬底100上。
如上所述并参考图2，半导体器件包括将衬底100中的沟槽122填充的栅电极131和在栅电极131侧旁的衬底100上形成的源电极145和漏电极146。
如上所述，该栅电极131形成在衬底100中。因此，在栅电极131下方的沟道长度可由其内形成栅电极131的沟槽122的深度和宽度来控制。
如上所述，该栅电极131形成在该衬底100中，且该源电极145和该漏电极146形成在该衬底100上。因此，当源电极145和漏电极146形成时，可以在对注入的离子进行退火处理中有效地防止离子扩散到形成该栅电极的区域中。
以下将参考图3至图13描述半导体器件的制造方法。参考图3，在衬底100中形成多个隔离阱110。为了形成隔离阱110，在衬底100中形成沟槽，然后用绝缘材料将所述沟槽填充。
接着参考图4，在形成有所述多个隔离阱110的衬底100上制备掩模121，并留出将形成栅电极的区域。利用所述掩模121蚀刻衬底100，从而在衬底100中形成其内将形成栅电极的沟槽122，如图5所示。沟槽122可形成为U形或V形。
参考图6，去除所述掩模121并在衬底100的整个表面上沉积栅极氧化物层120。如图7所示，在该栅极氧化物层120上沉积多晶硅层130。可选择地，采用外延生长法可在该栅极氧化物层120上沉积单晶硅层而不是多晶硅层130。
之后，通过化学机械抛光(CMP)法平坦化其上形成有栅极氧化物层120和多晶硅层130的衬底100。现在，栅电极131仅填充衬底100中的沟槽122，如图8所示。在此，栅电极131的表面所处的高度与衬底100的围绕栅电极131的区域的高度近似相同。
接下来，如图9所示，在衬底100的整个表面上沉积多晶硅层140。然后，如图10所示，在将形成源电极和漏电极的区域上制备掩模141。利用所述掩模141进行蚀刻，从而形成源电极145和漏电极146的所需图案，如图11所示。然后去除所述掩模141。
如图12所示，在源电极145和漏电极146周围的衬底100上制备具有与所述掩模141的图案反向(inverse)的图案的掩模151。然后利用所述掩模151将杂质离子仅注入到源电极145和漏电极146中。
之后，如图13所示，使用所述掩模151对其中注入了杂质离子的源电极145和漏电极146的图案进行退火，从而完成如图2所示的源电极145和漏电极146。
在该实施例中，在形成了源电极145和漏电极146的图案之后，利用掩模通过离子注入和退火完成源电极145和漏电极146。本领域技术人员应当知晓制造半导体器件的其它方法。
在这些方法的实施例中，可首先形成将衬底100的沟槽122填充的栅电极131。然后在衬底100上方形成多晶硅层140。将杂质离子注入到层叠的多晶硅层140的整个表面中。在退火之后，可制备掩模141且掩模141用于蚀刻出源电极145和漏电极146的图案。
如果像如上所述的那样用栅电极填充衬底中形成的沟槽，则在位于栅电极两侧且处于源极区和漏极区之间的沟道被限定在栅电极的下方。因此，根据每个半导体器件的特征尺寸，沟道长度可由其内形成栅电极的沟槽的深度和宽度来控制。
此外，如果在衬底中形成的沟槽内形成栅电极、且在栅电极两侧的衬底上形成源电极和漏电极，则可以有效地防止注入到源电极和漏电极中的杂质离子向着栅电极的方向横向扩散。根据这些实施例，可防止由于所述杂质离子的横向扩散所导致的沟道长度减小，且不会改变晶体管的特性。
图14是根据另一实施例的半导体器件的截面图。如图14所示，在衬底100中形成多个隔离阱110。所述隔离阱110用于使形成在衬底100中的多个单独晶体管彼此电隔离。
在所述隔离阱110之间的衬底100中形成沟槽122。在沟槽122上形成栅极氧化物层120。在栅极氧化物层120上形成栅电极131。栅电极131填充衬底100中的沟槽122。栅电极131的表面与衬底100的未形成栅电极131的区域的表面共面。
在位于所述隔离阱110之间的且在填充沟槽122的栅电极131两侧的衬底100中形成源电极140a和漏电极140b。如果在衬底100中形成栅电极131且在栅电极131的两侧形成源极区140a和漏极区140b，则在沟槽122下方的区域限定为沟道区。因此，在栅电极131下方的沟道长度可通过控制容置栅电极131的沟槽122的深度和宽度来控制。
而且，在衬底中形成栅电极131的情况下，在形成源极区140a和漏极区140b时，可防止注入的杂质离子在对杂质离子进行退火期间向栅电极方向横向扩散。
以下将参考图15至图22描述根据该另一实施例的半导体器件制造方法。图15至图22示出的半导体器件的制造方法的部分与图3至图13示出的相同。因此，为了简明扼要起见，不再重复描述与图3至图13所示的那些工艺重复的图15至图20所示的工艺。
现在参考图21，利用在衬底100中形成的栅电极131和多个隔离阱110作为掩模，将杂质离子注入到位于栅电极131两侧的衬底100中。然后如图22所示，对其内注入杂质离子的衬底进行退火，从而完成图14所示的源极区140a和漏极区140b。
如上所述，根据每个半导体器件的特征尺寸，在栅电极下方区域中的沟道长度可通过控制其内形成栅电极的沟道的形状、深度和宽度来制作得足够长。
而且，即使在退火处理中，也可防止在形成源电极和漏电极时注入的杂质离子向栅电极方向横向扩散。因此，可以防止由于杂质离子横向扩散所导致的沟道长度减小，而并不会改变半导体器件中晶体管的特征尺寸。
本领域技术人员明白，对于本发明可作出各种改进和变化。由此，本发明旨在覆盖落入所附权利要求范围之内的各种修改和变型。
权利要求
1.一种半导体器件，包括沟槽，形成在半导体衬底中；栅电极，形成在该沟槽中；栅极绝缘层，形成在该沟槽中，其中该栅电极形成在该栅极绝缘层上方；以及至少两个隔离阱，形成在该半导体衬底中，其中该沟槽位于所述至少两个隔离阱之间。
2.如权利要求1所述的半导体器件，其中在该栅电极和所述至少两个隔离阱之间形成源电极和漏电极。
3.如权利要求1所述的半导体器件，其中在该半导体衬底中形成源电极区和漏电极区。
4.如权利要求3所述的半导体器件，其中该源电极区和该漏电极区形成在该栅电极和所述至少两个隔离阱之间。
5.如权利要求3所述的半导体器件，其中，形成有该栅电极的区域和未形成有该栅电极的区域抛光成相同的高度。
6.如权利要求1所述的半导体器件，其中该栅电极包括多晶硅。
7.如权利要求1所述的半导体器件，其中该栅电极包括单晶硅。
8.如权利要求1所述的半导体器件，其中该沟槽为V形。
9.如权利要求1所述的半导体器件，其中该沟槽为U形。
10.一种制造半导体器件的方法，包括在半导体衬底中形成沟槽；在该沟槽中形成栅电极；在该沟槽中形成栅极绝缘层，其中该栅电极形成在栅极绝缘层上方；以及在该半导体衬底中形成多个隔离阱。
11.如权利要求10所述的方法，其中所述方法还包括在该半导体衬底上方形成源电极和漏电极。
12.如权利要求11所述的方法，其中所述形成源电极和漏电极包括在该栅电极和所述至少两个隔离阱之间形成源电极和漏电极。
13.如权利要求11所述的方法，其中所述形成源电极和漏电极包括在该半导体衬底上方沉积多晶硅层；采用第一掩模蚀刻该多晶硅层，以形成源电极区和漏电极区的互连的多晶硅层；通过采用具有与第一掩模的图案反向的图案的第二掩模，将杂质离子注入到该多晶硅层的源电极区和漏电极区中；以及利用该第二掩模对该源电极区和该漏电极区进行退火。
14.如权利要求11所述的方法，其中所述形成源电极和漏电极包括在该半导体衬底上沉积多晶硅层；将杂质离子注入到该多晶硅层中；对注入杂质离子的该多晶硅层进行退火；以及采用掩模对退火的多晶硅层进行蚀刻，以形成源电极和漏电极。
15.如权利要求10所述的方法，其中所述方法还包括在该半导体衬底中形成源电极区和漏电极区。
16.如权利要求15所述的方法，其中该栅电极和所述隔离阱通过离子注入和退火形成。
17.如权利要求10所述的方法，其中所述形成栅电极包括沉积多晶硅层。
18.如权利要求10所述的方法，其中所述形成栅电极包括通过外延生长方法形成单晶硅层。
19.如权利要求10所述的方法，其中该沟槽形成为U形。
20.如权利要求10所述的方法，其中该沟槽形成为V形。
全文摘要
本发明涉及一种半导体器件及其制造方法。其中该半导体器件的半导体衬底包括多个隔离阱，形成于该衬底中并在所述隔离阱之间的区域中具有沟槽；栅极绝缘层，形成在该沟槽内；栅电极，形成在填充该沟槽的栅极绝缘层上；以及源电极和漏电极，形成在该栅电极和所述隔离阱之间的衬底上。
文档编号H01L21/336GK1992348SQ20061017277
公开日2007年7月4日 申请日期2006年12月26日 优先权日2005年12月29日
发明者朴茔泽 申请人:东部电子股份有限公司