专利名称：金属氧化物半导体场效应晶体管的制作方法
技术领域：
本实用新型涉及一种金属氧化物半导体场效应晶体管，尤其涉及一种具有应变层的金属氧化物半导体场效应晶体管。
背景技术：
金属氧化物半导体场效应晶体管由于具有高可靠度、低能量消耗及低成本等优势，已成为集成电路中的最重要元件。典型的金属氧化物半导体场效应晶体管是建构在硅基底上，包括一栅极、源极与漏极区以及位于栅极与基底之间的栅介电层。随着通讯等电子设备的进步，金属氧化物半导体场效应晶体管的运作速度必须愈来愈快。然而，因为受限于电子与空穴在硅中的移动速度，金属氧化物半导体场效应晶体管的应用范围也受到限制。
现有技术已提出一种金属氧化物半导体场效应晶体管，利用硅锗外延等材料来作为源极与漏极区，以提高电子与空穴的移动速度。与硅相比，锗具有较小的电子有效质量(electron effective mass)及空穴有效质量(holeeffective mass)，因此以硅锗为材料可以提高源极与漏极区的电子迁移率与空穴迁移率。再者，因为锗的晶格常数大于硅，因此硅锗外延具有应变层(strained layer)的功能，进一步提高了金属氧化物半导体场效应晶体管的效能。
然而，以硅锗外延为源极与漏极区的金属氧化物半导体场效应晶体管容易产生结构的缺陷。请参照图1，图1是现有一种金属氧化物半导体场效应晶体管的剖面示意图。此金属氧化物半导体场效应晶体管包括基底100、栅极102、栅介电层104、源极与漏极区106及金属硅化物层108。其中，金属硅化物层108是图1的结构中最后制造的部分。金属硅化物层108的制造方法包括自对准金属硅化物工艺(Self-aligned Silicide Process，SALICIDProcess)，此工艺容易在源极与漏极区106及隔离结构110的交界处112产生尖峰现象(Spiking)，使金属硅化物层108与基底100接触，因而造成结漏电(Junction Leakage)。
实用新型内容有鉴于此，本实用新型的目的是提供一种金属氧化物半导体场效应晶体管，以避免金属硅化物层与基底连接，换言之，能够避免结漏电的问题。
本实用新型提出一种金属氧化物半导体场效应晶体管，此金属氧化物半导体场效应晶体管是由基底、数个隔离结构、栅极结构、源极与漏极层及间隙壁所构成。隔离结构配置于基底中。栅极结构配置于隔离结构之间的基底上。源极与漏极层位于栅极结构两侧与隔离结构之间的基底中，且源极与漏极层的顶表面高于隔离结构的顶表面。间隙壁位于栅极结构的侧壁，以及源极与漏极层的侧壁与隔离结构上。
在本实用新型的一实施例中，上述的源极与漏极层的结构例如是外延。
在本实用新型的一实施例中，上述的源极与漏极层的材料例如是硅锗。
在本实用新型的一实施例中，上述的源极与漏极层的材料例如是硅碳。
由于在源极与漏极层的侧壁与隔离结构上配置有间隙壁，因此能够防止金属硅化物层与基底连接，从而避免结漏电。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
图1是现有一种金属氧化物半导体场效应晶体管的剖面示意图；图2A至图2E是本实用新型的第一实施例的金属氧化物半导体场效应晶体管的制造流程剖面图；图2E’是图2E的金属氧化物半导体场效应晶体管在经过本实用新型另一实施例的制造流程所得到的结构；图3A至图3D是本实用新型的第二实施例的金属氧化物半导体场效应晶体管的制造流程剖面图；图4A至图4F是本实用新型第三实施例的互补式金属氧化物半导体场效应晶体管的制造流程剖面图。
主要元件符号说明100、200、300、400基底
102、204、304、404栅极结构104、204a、304a、404a栅介电层106、216、312、416源极与漏极层108、220、318、424金属硅化物层110、202、302、402隔离结构112交界处204b、304b、404b栅极206、306、406沟道区208a、304c、408补偿间隙壁208b第一间隙壁408介电层212、308、412干式蚀刻工艺214、310、416凹陷218第二间隙壁217、314、418半导体层216、420间隙壁410帽盖层411图案化光致抗蚀剂层422源极与漏极区具体实施方式
第一实施例图2A至图2E是本实用新型的第一实施例的金属氧化物半导体场效应晶体管的制造流程剖面图。
首先，请参照图2A，首先提供一基底200。基底200例如是硅基的(silicon based)基底。基底200上已形成数个隔离结构202。隔离结构202的材料例如是氧化硅。隔离结构202之间的基底200上已形成有栅极结构204。栅极结构204是由栅介电层204a及栅极204b所构成。其中栅介电层204a的材料例如是氧化硅，栅极204b的材料例如是掺杂多晶硅。此外，栅极结构204下方的基底200是作为此金属氧化物半导体场效应晶体管的沟道区206。
接着，请参照图2B，于栅极结构204两侧形成一层补偿间隙壁208a，并于补偿间隙壁208a的表面形成一层第一间隙壁208b。补偿间隙壁208a的材料例如是氮化硅，且第一间隙壁208b的材料例如是氧化硅或氮化硅。补偿间隙壁208a与第一间隙壁208b的形成方法例如是先于栅极204b表面以及基底200上沉积一层氮化硅层(未绘示)，于栅极结构204及基底200上覆盖一层绝缘层(未绘示)，然后进行一各向异性蚀刻工艺，直到暴露栅极204b及基底200，而形成之。
然后，请参照图2C，以栅极结构204、间隙壁208a、间隙壁208b及隔离结构202为掩模，进行干式蚀刻工艺212，以移除间隙壁208b两侧与隔离结构202之间的部分基底200，而形成凹陷214。干式蚀刻工艺212例如是反应性离子蚀刻(reactive ion etching，RIE)工艺，且干式蚀刻工艺212的反应气体例如是六氟化二碳(C2F6)及氦气。值得注意的是，在进行干式蚀刻工艺212时，栅极结构204的栅极204b也会被移除一部分。
继之，请参照图2D，于凹陷214中沉积源极与漏极层216，其中源极与漏极层216的顶表面例如是高于隔离结构202的顶表面。在一优选实施例中，此金属氧化物半导体场效应晶体管的工艺还包括于沟道区206与凹陷214之间形成一轻掺杂(lightly doped)的源极与漏极延伸区(source/drainextension)，以避免发生短沟道效应(short channel effect)。源极与漏极延伸区的形成方法例如是倾斜角离子注入法。
在一实施例中，此金属氧化物半导体场效应晶体管为PMOS，源极与漏极层216的材料例如是硅锗。硅锗的组成结构通常以SiXGe1-X来表示，或直接以SiGe来表示。其中X的范围是介于0至1。此外，源极与漏极层216的结构例如是外延。源极与漏极层216的形成方法例如是选择性外延沉积工艺(selective epitaxial deposition)，以使硅锗仅在硅上生长，而不会在氧化硅或氮化硅上生长。换言之，硅锗仅会在凹陷214上生长，而不会在隔离结构202、补偿间隙壁208a、第一间隙壁208b及介电层210上生长。因此，于进行选择性外延工艺时，会同时在栅极204b上形成与源极与漏极层216相同材料的半导体层217。选择性外延沉积工艺例如是气相外延工艺(vapor phase epitaxy)，其包括减压化学气相沉积外延沉积法(reducedpressure chemical vapor deposition epitaxial deposition)、常压化学气相沉积外延法(atmosphere chemical vapor deposition epitaxy)以及超高真空化学气相沉积外延法(ultra high vacuum chemical vapor deposition epitaxy)。此外，源极与漏极层216例如含有P型掺杂剂。P型掺杂剂例如是在形成源极与漏极层216时进行原位(in-situ)掺杂而注入。当然，P型掺杂剂也可以在形成源极与漏极层216之后进行非原位的掺杂而注入。另外，P型掺杂剂例如是硼离子。
此外，请继续参照图2D。在另一实施例中，此金属氧化物半导体场效应晶体管为NMOS，则源极与漏极层216的材料例如是硅碳。硅碳的组成结构通常以SiXC1-X来表示，或直接以SiC来表示。其中X的范围是介于0至1。此外，源极与漏极层216的结构例如是外延。源极与漏极层216的形成方法例如是选择性外延沉积工艺，以使硅碳仅在硅上生长，而不会在氧化硅或氮化硅上生长。换言之，硅碳仅会在凹陷214上生长，而不会在隔离结构202、补偿间隙壁208a、第一间隙壁208b及介电层210上生长。因此，于进行选择性外延工艺时，会同时在栅极204b上形成与源极与漏极层216相同材料的半导体层217。另外，源极与漏极层216例如含有N型掺杂剂。N型掺杂剂例如是在形成源极与漏极层216时进行原位掺杂而注入。当然，N型掺杂剂也可以在形成源极与漏极层216之后进行非原位的掺杂而注入。另一方面，N型掺杂剂例如是磷离子或砷离子。
随后，请参照图2E，于源极与漏极层216两侧与隔离结构202上形成一层第二间隙壁218。第二间隙壁218的材料例如是氧化硅或氮化硅，而第二间隙壁218的形成方法例如是先于图2D的所有结构上形成一层绝缘层(未绘示)，然后，进行一各向异性蚀刻工艺，直到暴露隔离结构202、半导体层217及源极与漏极层216，而于隔离结构202和源极与漏极层216的交界处形成第二间隙壁218。
接着，于半导体层217及源极与漏极层216上形成一层金属硅化物层220，以降低后续形成的接触窗(contact)与源极与漏极层216的接触电阻。金属硅化物层220的材料例如是镍硅化物或钴硅化物，而金属硅化物层220的形成方法例如是自对准金属硅化物工艺(salicide process)。
值得一提的是，本实用新型可以在形成第二间隙壁218之前，先移除隔离结构202的一部分厚度，以使隔离结构202的顶表面及源极与漏极层216的顶表面的高度差变大。而藉由使隔离结构202的顶表面及源极与漏极层216的顶表面的高度差变大，在形成第二间隙壁218的工艺中，将可以完全去除第一间隙壁208b表面的绝缘层，而留下源极与漏极层216两侧的绝缘层。因为第一间隙壁208b的表面没有形成第二间隙壁218，所以会增加源极与漏极层216所暴露的面积，以利于在源极与漏极层216上形成接触窗时，能够有较大的工艺裕度(process window)，如图2E’所示。
本实用新型的金属氧化物半导体场效应晶体管由于在源极与漏极层的两侧以及隔离结构上形成有第二间隙壁，以阻挡金属硅化物层在隔离结构和源极与漏极层的交界处生长，因此能够防止金属硅化物层与基底连接，从而避免结漏电。
第二实施例图3A至图3D是本实用新型的另一实施例的金属氧化物半导体场效应晶体管的制造流程剖面图。
首先，请参照图3A，提供基底300，且基底300上例如已形成有隔离结构302与栅极结构304。栅极结构304位于隔离结构302之间的基底300上。栅极结构304是由栅介电层304a、栅极304b及补偿间隙壁304c所构成。其中栅介电层304a位于栅极304b及基底300之间，而补偿间隙壁304c位于栅极304b的两侧。栅介电层304a的材料例如是氧化硅，栅极304b的材料例如是掺杂多晶硅，补偿间隙壁304c的材料例如是氮化硅。此外，栅极结构304下方的基底300是作为此金属氧化物半导体场效应晶体管的沟道区306。
接着，请参照图3B，进行干式蚀刻工艺308，而移除部分基底300，以于栅极结构304两侧与隔离结构302之间的基底300中形成凹陷310。干式蚀刻工艺308例如是反应性离子蚀刻，且干式蚀刻工艺308的反应气体例如是六氟化二碳(C2F6)及氦气。值得注意的是，在进行干式蚀刻工艺308时，栅极结构304的栅极304b也会被移除一部分。
继之，请参照图3C，于凹陷310中沉积源极与漏极层312。在一优选实施例中，此金属氧化物半导体场效应晶体管的工艺还包括于沟道区306与凹陷310之间形成一轻掺杂的源极与漏极延伸区，以避免发生短沟道效应。源极与漏极延伸区的形成方法例如是倾斜角离子注入法。
在一实施例中，此金属氧化物半导体场效应晶体管为PMOS，源极与漏极层312的材料例如是硅锗。此外，源极与漏极层312的结构例如是外延。源极与漏极层312的形成方法例如是选择性外延沉积工艺，以使硅锗仅在硅上生长，而不会在氧化硅上生长。换言之，硅锗仅会在栅极304b及凹陷310上生长，而不会在隔离结构302或补偿间隙壁304c上生长。因此，于进行选择性外延工艺时，会同时在栅极304b上形成与源极与漏极层312相同材料的半导体层314。此外，源极与漏极层312例如含有P型掺杂剂。P型掺杂剂例如是在形成源极与漏极层312时进行原位(in-situ)掺杂而注入。当然，P型掺杂剂也可以在形成源极与漏极层312之后进行非原位的掺杂而注入。另外，P型掺杂剂例如是硼离子。
此外，请继续参照图3C。在另一实施例中，此金属氧化物半导体场效应晶体管为NMOS，则源极与漏极层312的材料例如是硅碳。此外，源极与漏极层312的结构例如是外延。源极与漏极层312的形成方法例如是选择性外延沉积工艺，以使硅碳仅在硅上生长，而不会在氧化硅上生长。换言之，硅碳仅会在栅极304b及凹陷310上生长，而不会在隔离结构302及补偿间隙壁304c上生长。因此，于进行选择性外延工艺时，会同时在栅极304b上形成与源极与漏极层312相同材料的半导体层314。另外，源极与漏极层312例如含有N型掺杂剂。N型掺杂剂例如是在形成源极与漏极层312时进行原位掺杂而注入。当然，N型掺杂剂也可以在形成源极与漏极层312之后进行非原位的掺杂而注入。另一方面，N型掺杂剂例如是磷离子或砷离子。
之后，请参照图3D，于栅极结构304两侧及源极与漏极层312两侧与隔离结构302上形成间隙壁316。间隙壁316的材料例如是氧化硅或氮化硅，而间隙壁316的形成方法例如是于图3C的结构上覆盖一层绝缘层(未绘示)，然后进行一各向异性蚀刻工艺，直到暴露源极与漏极区312及半导体层314。而于源极与漏极层312及隔离结构302的交界处形成间隙壁316。此外，部分间隙壁316也会形成于栅极结构304的两侧。
值得一提的是，在间隙壁316形成之前，可以先移除隔离结构302的一部分厚度，以使隔离结构302的顶表面及源极与漏极层312的顶表面的高度差变大。从而确保间隙壁316能够同时形成于栅极结构304的两侧以及源极与漏极层312与隔离结构302的交界处上。
随后，于源极与漏极层312及半导体层314上形成一层金属硅化物层318，以降低后续形成的接触窗与源极与漏极层312的接触电阻。金属硅化物层318例如是镍硅化物或钴硅化物，而金属硅化物层318的制造方法例如是自对准金属硅化物工艺。
本实用新型的金属氧化物半导体场效应晶体管由于在源极与漏极层的两侧与隔离结构上形成有间隙壁，以阻挡金属硅化物层在隔离结构和源极与漏极层的交界处生长，因此能够防止金属硅化物层与基底连接，从而避免结漏电。
以下说明上述两种制造方法所制作的金属氧化物半导体场效应晶体管结构。请同时参照图2E及图3D，因为第一实施例是先于栅极结构204两侧制作第一间隙壁208b，再形成源极与漏极层216；第二实施例是先在栅极结构304两侧形成源极与漏极层312，再形成间隙壁316，所以，大体而言，图2E与图3D为具有不同制造程序的相似结构。因此，以下仅就图3D的结构进行说明。此外，图2E与图3D的结构并不限于以上述的制造方法来制作。
请参照图3D，本实用新型的金属氧化物半导体场效应晶体管包括基底300、隔离结构302、栅极结构304、源极与漏极层312、半导体层314、间隙壁316及金属硅化物层318。基底300例如是硅基的基底。栅极结构304配置于基底300上，包括栅介电层304a、栅极304b及补偿间隙壁304c。间隙壁316位于栅极结构304的侧壁上，以及位于源极与漏极层312的侧壁与隔离结构302上，且间隙壁316的材料例如是氧化硅或氮化硅。金属硅化物层318位于源极与漏极层312及半导体层314上，且金属硅化物层318的材料例如是镍硅化物及钴硅化物。
源极与漏极层312位于栅极结构304两侧的基底300中，并且源极与漏极层312的顶表面高于隔离结构302的顶表面，半导体层314位于栅极304b上。源极与漏极层312及半导体层314的结构例如是外延。在一实施例中，若此金属氧化物半导体场效应晶体管为PMOS，源极与漏极层312及半导体层314的材料例如是硅锗，且可以含有P型掺杂剂。在另一实施例中，若此金属氧化物半导体场效应晶体管为NMOS，源极与漏极层312及半导体层的材料例如是硅碳，且可以含有N型掺杂剂。
由上述可知，本实用新型由于在源极与漏极层侧壁以及隔离结构上设置有间隙壁，因此在制造过程中，金属硅化物层不会于源极与漏极层与隔离结构的交界处生长，从而防止金属硅化物层与基底连接，避免结漏电的问题。
第三实施例图4A至图4F是本实用新型一实施例的互补式金属氧化物半导体场效应晶体管的制造流程剖面图。
请参照图4A，提供基底400，且基底400上例如已形成有隔离结构402与栅极结构404。基底400可分为第一元件区400a及第二元件区400b。在本实施例中，后续的工艺是在第一元件区400a上形成NMOS，并于第二元件区400b上形成PMOS。栅极结构404是由栅介电层404a、及栅极404b所构成。其中栅介电层404a位于栅极404b及基底400之间，且栅介电层404a的材料例如是氧化硅，栅极404b的材料例如是掺杂多晶硅。此外，栅极结构404下方的基底400是作为此互补式金属氧化物半导体场效应晶体管的沟道区406。
接着，请参照图4B，于栅极结构404的侧壁上形成补偿间隙壁408，并接着于基底400上覆盖一层帽盖层410。其中补偿间隙壁408的材料例如是氮化硅，而帽盖层410的材料例如是氧化硅。随后，于第一元件区400a上覆盖一层图案化光致抗蚀剂层411。
接着，请参照图4C，以图案化光致抗蚀剂层411为掩模，进行一湿式蚀刻工艺，而移除第二元件区400b的帽盖层410。之后，以帽盖层410为掩模，进行一干式蚀刻工艺412，而移除部分基底400，以于第二元件区的栅极结构404两侧与隔离结构402之间的基底400中形成凹陷414。干式蚀刻工艺412例如是反应性离子蚀刻，且干式蚀刻工艺412的反应气体例如是六氟化二碳及氦气。
继之，请参照图4D，于凹陷414中沉积源极与漏极层416。在一优选实施例中，此互补式金属氧化物半导体场效应晶体管的工艺还包括于第二元件区400b的沟道区406与凹陷414之间形成一轻掺杂的源极与漏极延伸区，以避免发生短沟道效应。源极与漏极延伸区的形成方法例如是倾斜角离子注入法。
源极与漏极层416的材料例如是硅锗。此外，源极与漏极层416的结构例如是外延。源极与漏极层416的形成方法例如是选择性外延沉积工艺，以使硅锗仅在硅上生长，而不会在氧化硅上生长。换言之，硅锗仅会在栅极404b及凹陷414上生长，而不会在隔离结构402或补偿间隙壁408上生长。因此，于进行选择性外延工艺时，会同时在第二元件区400b的栅极404b上形成与源极与漏极层416相同材料的半导体层418。此外，源极与漏极层416例如含有P型掺杂剂，此P型掺杂剂例如是硼离子。P型掺杂剂例如是在形成源极与漏极层416时进行原位掺杂而注入。当然，P型掺杂剂也可以在形成源极与漏极层416之后进行非原位的掺杂而注入。
继之，请参照图4E，移除第一元件区400a的帽盖层410，此处值得注意的是，在移除第一元件区400a的帽盖层410的同时，将会同时移除第二元件区400b的隔离结构402的部分厚度，以使得隔离结构402的顶表面及源极与漏极层416的顶表面的高度差变大，有利于后续间隙壁的形成。接着，于第一元件区400a的补偿间隙壁408的侧壁、第二元件区400b的补偿间隙壁408的侧壁以及源极与漏极层416的侧壁与隔离结构402上形成间隙壁420。
继之，请参照图4F，于第二元件区400b上覆盖一层图案化光致抗蚀剂层(未绘示)，并进行一离子注入工艺，以于第一元件区400a的间隙壁420两侧的基底400中形成源极与漏极区422。源极与漏极区422的掺杂剂例如是磷离子或砷离子。接着，移除这层图案化光致抗蚀剂层。在一优选实施例中，此互补式金属氧化物半导体场效应晶体管的工艺还包括于第一元件区400a的源极与漏极区422与沟道区406之间形成一轻掺杂的源极与漏极延伸区，以避免发生短沟道效应。源极与漏极延伸区的形成方法例如是倾斜角离子注入法。
然后，于第一元件区的栅极404b、源极与漏极层416、半导体层418以及源极与漏极区422上形成一层金属硅化物层424。金属硅化物层424的材料例如是镍硅化物或钴硅化物，且金属硅化物层424的形成方法例如是自对准金属硅化物工艺。由于在第二元件区400b的源极与漏极层416两侧及隔离结构402上形成有间隙壁420，因此金属硅化物层424不会在源极与漏极层416与隔离结构402的交界处生长，从而避免结漏电。
另一方面，在另一实施例的互补型金属氧化物半导体场效应晶体管中，NMOS是形成于第二元件区400b，而PMOS是形成于第一元件区400a。此互补型金属氧化物半导体场效应晶体管的源极与漏极层416的材质例如是硅碳、其结构例如是外延，且源极与漏极层416例如掺有磷离子或砷离子等N型掺杂剂。再者，源极与漏极区422例如掺有硼离子。除此之外，此互补型金属氧化物半导体场效应晶体管的制造方法与上述的工艺类似，因此不再重复说明此另一实施例。
显而易见，在又一实施例中，此互补型金属氧化物半导体场效应晶体管的NMOS及PMOS的源极与漏极层的材质例如分别是硅碳及硅锗。源极与漏极层的结构例如均是外延，且例如掺有N型掺杂剂与P型掺杂剂。换言之，NMOS及PMOS可以均以第二元件区400b的工艺来制作。
综上所述，由于在源极与漏极层的两侧及隔离结构上形成有间隙壁，因此能够防止金属硅化物层在源极与漏极层和隔离结构的交界处生长，避免金属硅化物层与基底连接，而可以防止结漏电的问题。
虽然本实用新型已以优选实施例揭露如上，然其并非用以限定本实用新型，任何本领域技术人员，在不脱离本实用新型的精神和范围的前提下，可作些许的更动与润饰，因此本实用新型的保护范围当视所附权利要求所界定者为准。
权利要求1.一种金属氧化物半导体场效应晶体管，其特征在于，包括基底；多个隔离结构，配置于该基底中；栅极结构，配置于该些隔离结构之间的该基底上；源极与漏极层，位于该栅极结构两侧与该些隔离结构之间的该基底中，其中该源极与漏极层的顶表面高于该些隔离结构的顶表面；以及间隙壁，位于该栅极结构的侧壁，以及该源极与漏极层的侧壁与该些隔离结构上。
2.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，该源极与漏极层的结构包括外延。
3.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，该源极与漏极层的材料包括硅锗。
4.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，该源极与漏极层的材料包括硅碳。
专利摘要一种金属氧化物半导体场效应晶体管，此金属氧化物半导体场效应晶体管是由基底、数个隔离结构、栅极结构、源极与漏极层及间隙壁所构成。隔离结构配置于基底中。栅极结构配置于隔离结构之间的基底上。源极与漏极层位于栅极结构两侧与隔离结构之间的基底中，且源极与漏极层的顶表面高于隔离结构的顶表面。间隙壁位于栅极结构的侧壁，以及源极与漏极层的侧壁与隔离结构上。
文档编号H01L29/66GK2929966SQ20062012945
公开日2007年8月1日 申请日期2006年7月24日 优先权日2006年7月24日
发明者张子云, 蔡振华, 刘珀玮, 蔡成宗 申请人:联华电子股份有限公司