专利名称：具有应力缓冲圈的贯穿硅的过孔的形成方法及所得器件的制作方法
技术领域：
所公幵的实施例大体涉及集成电路器件的制备，更具体地，涉
及具有应力缓冲圈(stress buffer collar)的贯穿硅的过孔 (through-silicon via)的形成。
背景技术：
过孔是集成电路(IC)器件的构造中常规使用的结构。作为例 子，可以将过孔用于形成IC管芯的互连结构中的不同导体层之间的
电连接。作为进一步的例子，也可以将过孔形成为从ic管芯的背侧
延伸到有源侧或前侧，这种过孔通常被称为"贯穿硅的过孔"。例如， 贯穿硅的过孔可以用于形成一对键合晶片的背侧互连，该键合晶片 形成最终切成许多叠置管芯的晶片叠层。此外，贯穿硅的过孔也可
以用于MEMS (微电机系统)器件。
可以用铜或其它导电材料填充贯穿硅的过孔，以便从管芯(或 晶片)的背侧为电路提供电连接。铜，以及其它的导电金属具有高 于硅的热膨胀系数(CTE)。例如，铜具有大约为16.5ppro/'C的CTE, 而硅具有大约为2.6 ppm厂C的CTE。在沉积铜之后以及在任何随后 的温度周期变化(例如，如在回流焊过程中、测试过程中或使用过 程中可能发生的那样)过程中，这种CTE失配可能在硅和铜(或其 它的导电材料)中导致显著的应力。而且，当过孔被相对紧密地间 隔在一起、使得其应力场相互作用时，则这些应力可以被进一步放 大。上述的CTE失配可能产生的应力可以导致许多问题，包括薄膜 脱层、硅裂纹以及晶体管性能降低(其中任何一种都可以导致较低 的产量和可靠性失效)。
己提出许多用于缓解导电填充的贯穿硅的过孔中的CTE失配效 应的解决方案。 一种方案是使得过孔的直径更小，以便减小来自每 一单独的过孔的应力。另一个方案是将过孔设置成彼此远离，从而 限制相邻过孔之间的应力场的相互作用。进一步的方案是将过孔设 置在远离任何有源电路的位置，以便确保应力场不会穿过邻近有源 电路的区域。如果应力场穿过邻近有源电路的区域，载流子迁移率 将会减小且晶体管性能将会降低。
图l是示出具有应力缓冲圈的过孔的形成方法的实施例的方框
图2A-2L是示出图1中所示的方法的实施例的示意图； 图3是示出晶片的实施例的示意图，可以根据所公开的实施例在
盖晶片上形成具有应力缓冲圈的过孔；
图4是示出计算机系统的实施例的示意图，其可以包括根据所公
开的实施例形成的部件。
具体实施例方式
现在参考图1，其示出具有应力缓冲圈的过孔的形成方法100 的实施例。图1中所示的方法100的实施例在示意2A到图2L 中进一步示出，且如下文中所调用的那样将引用这些附图。
参考图1中的方框105，在衬底中形成一个或多个过孔。这在图 2A和图2B中示出。首先参考图2A，其示出衬底200，该衬底包括基 底层210。在一个实施例中，基底层210包括硅(Si);然而，应该 理解，衬底可以包括任何其它合适的材料或材料的组合。可以将衬 底的基底层210视为具有"前侧"211和"背侧"212 (在这些图中 衬底200被示为面朝下)。然而，应该理解，标记"前侧"和"背 侧"是随意的，而且衬底200的各个表面可以按照任何适当的规定 来进行标记。在一个实施例中，基底层的前侧211上己形成电路， 且该集成电路可以包括一套电路元件216，诸如晶体管、二极管、电 容器和电阻器，以及将这些不同的电路元件进行互连的信号线和其 它导体。
在一个实施例中，如图中所示，互连结构220己形成在基底层 210的前侧211上。互连结构220包括多级金属化部分，每一级金属 化部分包括一层电介质材料，该电介质材料中己经形成许多导体(例 如，迹线)。图2A-2L示出这些导体225中的一些。任何给定金属
化级中的导体通过电介质材料与相邻级的导体隔离，并且相邻级的 导体通过延伸在这些级之间的导电过孔电互连。导体和过孔可以包 括任何合适的导电材料，诸如铜(Cu)、铝(Al)、金(Au)、银 (Ag)或者这些金属和其它金属的合金。电介质材料可以包括任何 合适的电介质或绝缘材料，诸如二氧化硅(Si02) 、 SiOF、掺杂碳的 氧化物(CD0)、玻璃或聚合物材料。
在一个实施例中，衬底200包括半导体晶片，其上己经(或将 要)形成用于许多管芯的集成电路。半导体晶片可以包括任何合适 的材料，诸如硅(如上所提及)、绝缘体上硅(SOI)、砷化镓(GaAs) 或其它材料或材料的组合。在一个实施例中，形成过孔之前已对晶 片的背侧212进行减薄。根据一个实施例，所减薄的晶片具有25， 到150〃w之间的厚度。
现在参考图2B，衬底200中已形成了一个或多个过孔230。在 一个实施例中，如图中所示，至少某些过孔230从衬底的背侧212 延伸并穿过基底层210到达前侧211。在进一步的实施例中，如也在 图中所示的那样，至少某些过孔230延伸到互连结构220中的导体 225中的一个。根据一个实施例，过孔230包括贯穿硅的过 孔。在另一实施例中，衬底200包括将要键合在一起以形成晶片叠 层的两个晶片中的一个，而过孔230可以用来形成用于叠层晶片(以
及将要从键合晶片切下的叠层管芯)的背侧连接。根据另一实施例， 过孔230将用于在衬底200上形成MEMS器件。
参考图1，如方框110中所述，可以在衬底上沉积或形成绝缘层 (和/或钝化层)。这在图2C中示出，其中已将绝缘层(和/或钝化 层)240沉积或形成在衬底200的背侧212之上以及过孔230的壁上。 在一个实施例中，绝缘层240用于将过孔230与基底层210 (例如， 硅)电隔离。绝缘层(和/或钝化层)240可以包括任何合适的材料， 诸如Si02、 Si具或聚合物材料。根据一个实施例，利用任何合适的 表层沉积(blanket exposition)技术，例如化学气相沉积(CVD) 等来沉积绝缘层240。应该理解，单个材料层可以既作用为绝缘层也 作用为钝化层，而在其他实施例中，则可以分别沉积绝缘层和钝化 层。也应该理解，在某些实施例中，未沉积绝缘层(和/或钝化层)。
在形成过孔(并且可能是沉积绝缘层和/或钝化层)之后，在过 孔中沉积缓冲材料。每一过孔中的缓冲材料将在基底层材料(例如， 硅)和将沉积在过孔中的材料(例如，诸如铜等导电金属)之间形 成应力缓冲圈。在一个实施例中，该应力缓冲圈可以吸收热引起的 应力，所述热引起的应力是作为基底层(例如，硅)和沉积在过孔 中的材料(例如，铜)之间的CTE失配的结果而产生的。
在一个实施例中，利用旋涂工艺沉积缓冲材料，其充满过孔， 然后穿过每一过孔中的缓冲材料形成孔。这由图1中的方框115和 方框120以及图2D和图2E示出。根据另一实施例，利用保形涂覆 工艺沉积缓冲材料，并且将缓冲材料从每一过孔的底部移除。这由 图1中的方框125和方框130以及图2F和图2G示出。以下依次说
明这些实施例中的每一个。
参考图1中的方框115，利用旋涂工艺(或其它工艺)在衬底上 以及过孔内沉积缓冲材料，其充满过孔。这在图2D中示出，其中缓 冲材料250已沉积在衬底200上。如方框120所述，然后穿过缓冲 材料形成孔。这在图2E中示出，其中已穿过过孔230内的缓冲材料 250形成孔255。在一个实施例中，孔255与过孔230是基本上同心 的。在进一步的实施例中，至少某些孔255向下延伸到导体225或 位于导体225上的绝缘层240。可以利用任何合适的技术形成该孔。 在一个实施例中，利用激光烧蚀形成孔255，而在另一实施例中利用 蚀刻工艺形成孔。在其中使用了平板印刷可图案化缓冲材料的进一 步的实施例中，可以通过使用平板印刷工艺(例如，光刻、电子束 刻蚀，等等)形成孔。在另一实施例中，可以通过研磨工艺形成孔， 例如离子研磨或颗粒喷砂。
参考图1中的方框125，缓冲材料的保形(或覆盖)层沉积在衬
底上以及过孔内。这在图2F中示出，其中缓冲材料的保形层250已 形成在衬底200上和过孔230的壁上。任何合适的表层沉积技术都 可以用于沉积缓冲材料层250，例如CVD。注意缓冲材料层250的一 部分253将沉积在过孔230的底部。如方框130中所述，而后可以 将过孔底部的缓冲材料253去除。这在图2G中示出，其中已将缓冲 材料从过孔230的底部去除，从而形成由缓冲材料层250环绕且向 下延伸到绝缘层240或导体225的孔255。
应该注意的是，无论缓冲层250以何种方式沉积，所得的结构 都将是相似的(注意图2E和图2G是相似的)，尽管在其它的实施例 中所得的结构可以是不同的。可以采用任何上述的实施例以及任何 其它合适的工艺来形成缓冲层250。因此，应该理解，所公开的用于
形成应力缓冲圈的工艺的实施例仅作为示例性实施例提出，进一步 地，所公开的应力缓冲圈不限于任何特定的制备技术。
缓冲材料250可以包括任何合适的材料。在一个实施例中，缓 冲材料包括能够吸收应力的材料，所述应力是由基底层110的材料 (例如，硅)和将要沉积在过孔230内的导电材料(例如，铜)或 其它材料之间的CTE失配所引起的。在一个实施例中，缓冲材料250 具有与将要沉积在过孔230 (或孔255)内的材料(例如，铜)的CTE 基本上相同的CTE。在另一个实施例中，缓冲材料250具有大致等于 基底层材料的CTE和将要沉积在过孔230内的材料的CTE的平均数 的CTE。例如，在基底层210包括硅，且将在过孔230 (以及孔255) 内沉积铜的情况下，缓冲材料250可以包括具有在大约9一11 ppm/ 'C的范围内的CTE的材料。
在一个实施例中，缓冲材料250包括相对柔顺(compliant)的 材料(与基底层和过孔材料相比)。例如，硅具有大约47GPa的弹性 模量，而铜具有大约130GPa的弹性模量。假设基底层210包括硅且 铜沉积在过孔230内，则在一个实施例中缓冲材料250可以包括具 有在大约0.001到lOGPa范围内的弹性模量的材料。根据一个实施 例，利用与周围材料(例如，硅和铜)相比柔顺的缓冲材料将有助 于对应力的吸收，所述应力是由周围材料之间的热膨胀率的不同而引起的。使用相对柔顺的缓冲层也可以提供其它作用(例如，起到 缓和应力的作用、将应力集中点最小化、防止裂纹的产生和传播， 等等)。
在另一实施例中，缓冲材料250包括可以利用旋涂工艺沉积的
材料。例如，可以旋涂的缓冲材料包括硅酮、丙烯酸酯、聚甲基丙
烯酸甲酯(PMMA)、聚酰亚胺、苯并环丁烯(BCB)以及多种环氧树 脂。在进一步的实施例中，缓冲材料250包括可以利用表层沉积工 艺(例如，CVD)沉积的材料。例如，可以用CVD沉积的缓冲材料包 括聚对二甲苯(也称为parylene)、例如聚四氟乙烯(PTFE)等的碳 氟化合物以及例如聚二甲基硅氧烷(PDMS)等的有机硅材料。其它 合适的缓冲材料包括聚酯和聚烯烃。根据另一实施例，缓冲材料250 包括可利用激光烧蚀去除的材料，而在另一实施例中，缓冲材料包 括可利用蚀刻工艺去除的材料。在一个实施例中，缓冲材料250包 括可平板印刷图案化的材料，而在进一步的实施例中，缓冲材料包 括可利用研磨工艺去除的材料。
在沉积缓冲材料250之后，绝缘材料240的一部分243可能留 在孔255的底部。因此，在一个实施例中，如方框135中所述，从 过孔的底部去除绝缘层(和/或钝化层)。这在图2H中示出，其中已 将绝缘材料从孔255的底部去除。在一个实施例中，利用蚀刻工艺 去除绝缘层(和/或钝化层)。根据另一实施例，在从孔255的底部 去除绝缘层(和/或钝化层)之后，至少在某些孔255的底部导体225 被暴露出来。在另一实施例中，未沉积绝缘(和/或钝化)材料层， 因而无需此去除工艺。
如方框140中所述，可以在衬底上以及过孔内沉积晶种层(和/ 或阻挡层)。这在图2I中示出，其中已在衬底200的背侧212上以 及孔255 (过孔230内)的壁上沉积或形成了晶种层(和/或阻挡层) 260。在一个实施例中，晶种层260包括使得在孔255 (和过孔230) 内能够电镀导电金属的材料。晶种层(和/或阻挡层)260可以包括 任何合适的材料，诸如Ta、 TaN、 Ti、 TiN、 Ni、 NiV、 Cr、 Al、 Cu 以及这些元素和/或其它元素的合金。根据一个实施例，利用任何合 适的表层沉积技术沉积晶种层260，诸如溅射、CVD，等等。应该理 解的是，单个材料层可以既作为晶种层也作为阻挡层，而在其它实 施例中则可以沉积单独的晶种层和阻挡层。也应该理解，在某些实 施例中，不沉积晶种层(和/或阻挡层)。
参考图1中的方框145，可以沉积一层光刻胶并对其进行构图。 这在图2J中示出，其中已在衬底200上沉积了一层光刻胶270，并 对其进行构图以形成暴露出孔255 (和过孔230)的孔口 275。在一 个实施例中，孔口 275大于孔255，而在另一实施例中孔口 275基本 上与孔255同心。在另一实施例中，孔口 275可以用于形成导电键 合焊盘，如以下将描述的那样。光刻胶材料270可以包括任何合适 的光刻胶材料，且该材料可以利用任何合适的技术(例如，旋涂工 艺)沉积。可以利用任何合适的光刻和蚀刻工艺对光刻胶层270进 行构图。而且，应该理解的是，在某些实施例中，不沉积光刻胶材 料。
如方框150中所述，在过孔内沉积导电材料。这在图2K中示出， 其中已在孔255 (以及过孔230)内沉积了导电材料280。在一个实 施例中，导电材料包括导电金属，诸如铜或铜与其它金属的合金。 其它合适的导电金属包括金、银、铝以及这些金属与其它金属的合 金。在进一步的实施例中，沉积在孔255 (以及过孔230)内的材料 包括非导电材料。可以通过任何合适的工艺来沉积导电材料280。在 一个实施例中，利用电镀工艺来沉积导电材料。在另一实施例中， 另一非电镀工艺沉积导电材料。在进一步的实施例中，利用表层沉 积技术沉积材料，例如溅射、蒸发、喷射气相沉积、旋涂、丝网印 刷、浸渍或拾取放置/回流工艺(其中任何一种都可以跟随有平面化 工艺，例如化学机械抛光(CMP)或蚀刻工艺)。
参考方框155，可以去除光刻胶和晶种层(和/或阻挡层)的暴 露部分。这在图2L中示出，其中已去除光刻胶层270，也已去除了 部分晶种(和/或阻挡)层260 (例如，位于光刻胶之下的那些部分)。 可以采用任何合适的工艺来去除光刻胶和晶种(和/或阻挡)层。而 且，在某些实施例中，可以不沉积晶种(和/或阻挡层)和/或光刻 胶层，因而可无需该去除工艺。
虽然为了简化说明，图2A到图2L中示出的衬底200仅包括两 个过孔230，而且仅包括少量电路元件216，但是应该理解的是，所 公开的形成具有应力缓冲圈的过孔的方法的实施例通常是在晶片级 实施的，并且这样的晶片可以包括用于许多管芯的集成电路。这在 图3中进一步示出，其示出晶片300的平面图。
参考图3，晶片300包括衬底305 (例如，Si、 SOI、 GaAs，等 等)，在衬底305上已形成了用于许多管芯390的集成电路，而晶片 300最终被切割成这些分离的管芯390。根据一个实施例，衬底305 包括具有根据所公开的任一实施例形成的应力缓冲圈的过孔(例如， 在一个实施例中，衬底305可以与衬底200相同或相似)。实际上， 每一管芯390可以包括数百个具有应力缓冲圈的过孔，且晶片300 总体上可以包括数千个这种过孔。进一步，每一管芯390可以包括 无数个电路元件(例如，晶体管等)。而且，在另一实施例中，晶片 300可以键合到第二晶片上，从而形成晶片叠层，该晶片叠层最终被 切割成许多叠置的管芯，每一叠置管芯可能包括数百个具有应力缓 冲圈的过孔。此外，应该再次强调的是，所公开的实施例不限于在 硅中形成过孔，并且所公开的实施例可以应用于任何合适的衬底材 料或材料的组合。
参考图4，其示出计算机系统400的实施例。计算机系统400 包括总线405，各种部件耦合到总线405上。总线405旨在代表对系 统400的部件进行互连的一种或多种总线的集合，例如系统总线、 外围部件接口 (PCI)总线、小型计算机系统接口 (SCSI)总线，等 等。为方便理解，将这些总线表示为单个总线405，并且应该理解， 系统400不限于此。本领域一般技术人员将理解，计算机系统400 可以具有任何合适的总线架构且可以包括任意数量的总线以及总线 的组合。
与总线405耦合的是处理设备(或多个设备)410。处理设备410 可以包括任何合适的处理设备或系统，包括微处理器、网络处理器、 专用集成电路(ASIC)或现场可编程门阵列(FPGA)或类似设备。
应该理解的是，虽然图4示出了单个处理设备410，但是计算机系统 400可以包括两个或更多的处理设备。
计算机系统400还包括与总线405耦合的系统存储器420，该系 统存储器420包括，例如，任何合适类型和数量的存储器，诸如静 态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、同步DRAM
(SDRAM)或双倍数据速率DRAM (DDRDRAM)。在计算机系统400运行 过程中，在系统存储器420中可以驻留操作系统或其它应用程序。 计算机系统400可以进一步包括与总线405耦合的只读存储器
(ROM) 430。 R0M430可以存储用于处理设备610的指令。系统400 还可以包括与总线405耦合的存储设备(或多个设备)440。存储设 备440包括任何合适的非易失性存储器，例如硬盘驱动器。操作系 统和其它程序可以存储在存储设备440中。此外，用于访问可移除 的存储介质(例如软盘驱动器或CDROM驱动器)的设备450可以与 总线405耦合。
计算机系统400还可以包括耦合到总线405的一个或多个I/O (输入/输出)设备460。普通的输入设备包括键盘、例如鼠标等的 点击设备以及其它的数据输入设备，而普通的输出设备包括视频显 示器、打印设备和音频输出设备。应该理解的是，这些只是可能会 耦合到计算机系统400的I/O设备的种类的一些实例。
计算机系统400可以进一步包括耦合到总线405的网络接口 470。网络接口 470包括任何合适的能够将系统400耦合到网络的硬 件、软件或硬件和软件的结合(例如，网络接口卡)。网络接口470 可以通过任何合适的支持通过任何合适的协议(例如，TCP/IP (传 输控制协议/网际协议)、HTTP (超文本传输协议)以及其它协议) 交换信息的介质(例如无线、铜导线、光纤或其组合)与一个(或 多个)网络建立连接。
应该理解，图4中所示的计算机系统400旨在表示这种系统的 一个示例性实施例，进一步地，该系统可以包括许多附加的部件， 这里为了清楚和便于理解起见将其省去。例如，系统400可以包括 DMA (直接存储器存取)控制器、与处理设备410关联的芯片组、附
加的存储器(例如，高速缓冲存储器)以及附加的信号线和总线。
而且，应该理解，计算机系统400可以不包括图4中所示的所有部 件。计算机系统400可以包括任何种类的计算设备，诸如台式计算 机、膝上型计算机、服务器、手持计算设备(例如，个人数字助理 或PDA)、无线通信设备、娱乐系统，等等。
在一个实施例中，计算机系统400包括含有一个或多个具有应 力缓冲圈的过孔的部件。例如，系统400的处理设备410可以包括 含有具有应力缓冲圈的过孔的管芯。然而，应该理解，系统400的 其它部件(例如，网络接口 470等)可以包括含有具有应力缓冲圈 的过孔的器件。
以上的详细描述和附图仅为说明性的而非限制性的。它们主要 是为了清楚且全面地理解所公开的实施例而提供的，不应将其理解 为不必要的限制。在不脱离所公开的实施例的精神实质和所附权利 要求书的范围的情况下，本领域技术人员可以对这里所介绍的实施 例作出许多添加、删除和修改以及可替换的设置。
权利要求
1、一种方法，包括在衬底中形成过孔，所述衬底包括第一材料；在所述过孔中沉积一层缓冲材料；以及在所述过孔内将第二材料沉积在所述缓冲层上，其中所述缓冲层能够吸收由所述第一和第二材料之间的热膨胀失配所引起的应力。
2、 如权利要求l所述的方法，其中所述第一材料包括硅而所述第 二材料包括铜。
3、 如权利要求2所述的方法，其中所述缓冲材料的热膨胀系数 (CTE)近似等于铜的CTE。
4、 如权利要求2所述的方法，其中所述缓冲材料的CTE近似等于 硅的CTE和铜的CTE的平均数。
5、 如权利要求2所述的方法，其中所述缓冲材料包括与硅和铜相 比相对柔顺的材料。
6、 如权利要求l所述的方法，其中所述缓冲材料包括从包括硅酮、 丙烯酸酯、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、碳氟化合 物、聚烯烃、聚酯以及环氧树脂的组中选择的材料。
7、 如权利要求l所述的方法，其中所述衬底包括硅晶片，所述硅 晶片具有形成在前侧上的电路和相反的背侧，且其中形成过孔包括从 所述晶片背侧形成过孔，所述过孔延伸到邻近所述晶片前侧的导体。
8、 如权利要求l所述的方法，其中沉积一层缓冲材料包括.-沉积一层所述缓冲材料以填充所述过孔；以及 在所述缓冲材料中形成孔，所述孔延伸到邻近所述过孔的底部。
9、 如权利要求8所述的方法，其中利用选自包括激光烧蚀、蚀亥ij、 平版印刷和研磨的组的工艺形成所述孔。
10、 如权利要求8所述的方法，其中利用旋涂工艺沉积所述缓冲 材料层。
11、 如权利要求l所述的方法，其中沉积一层所述缓冲材料包括: 在所述过孔中沉积所述缓冲材料的保形层；以及 从所述过孔的底部去除一部分所述缓冲层。
12、 如权利要求ll所述的方法，其中利用化学气相沉积(CVD) 工艺沉积所述缓冲材料层。
13、 如权利要求l所述的方法，还包括在沉积所述缓冲层之前在 所述过孔中沉积绝缘层和钝化层中的至少一个。
14、 如权利要求13所述的方法，还包括从所述过孔的底部去除所 述至少一层的一部分。
15、 如权利要求l所述的方法，还包括在沉积所述第二材料之前 在所述缓冲层上沉积晶种层和阻挡层中的至少一个。
16、 一种方法，包括在衬底中形成过孔，所述衬底包括具有第一热膨胀系数(CTE) 的第一材料；在所述过孔中沉积一层第二材料，所述第二材料具有第二CTE;以及在所述过孔内将第三材料沉积在所述第二材料层上，所述第三材 料具有第三CTE;其中所述第二CTE处在所述第一CTE和所述第三CTE之间的范围内。
17、 如权利要求16所述的方法，其中所述第二CTE近似等于所述 第三CTE。
18、 如权利要求16所述的方法，其中所述第二CTE近似等于所述 第一CTE和所述第三CTE的平均值。
19、 如权利要求16所述的方法，其中所述第一材料包括硅而所述 第三材料包括铜。
20、 如权利要求19所述的方法，其中第二材料包括从包括硅酮、 丙烯酸酯、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、碳氟化合 物、聚烯烃、聚酯以及环氧树脂的组中选择的材料。
21、 如权利要求16所述的方法，其中所述第二材料包括与第一 和第三材料相比相对柔顺的材料。
22、 一种器件，包括 由第一材料构成的管芯； 延伸到所述管芯内的过孔； 设置在所述过孔中的一层缓冲材料；以及 在所述过孔内设置在所述缓冲层上的第二材料； 其中所述缓冲层能够吸收由所述第一和第二材料之间的热膨胀失配所引起的应力。
23、 如权利要求22所述的器件，其中所述管芯包括前侧和相对 的背侧，且其中在所述管芯前侧上形成电路并在所述管芯前侧上设 置互连结构。
24、 如权利要求23所述的器件，其中所述过孔从所述管芯背侧 延伸到所述互连结构中的导体，且其中所述第二材料包括导电材料。
25、 如权利要求24所述的器件，其中所述导电材料包括铜且所 述管芯包括硅。
26、 如权利要求24所述的器件，其中所述管芯键合到第二管芯。
27、 一种方法，包括在衬底中形成过孔，所述衬底包括第一材料； 在所述过孔中沉积一层缓冲材料；以及 在所述过孔内将第二材料沉积在所述缓冲层上； 其中所述缓冲材料包括与所述第一和第二材料相比相对柔顺的 材料。
28、 如权利要求27所述的方法，其中所述第一和第二材料中的 每一个都具有大于约40 GPa的弹性模量。
29、 如权利要求28所述的方法，其中所述缓冲材料具有小于约 10 GPa的弹性模量。
30、 如权利要求29所述的方法，其中所述缓冲材料具有大于约 0.001 GPa的弹性模量。
31、 如权利要求27所述的方法，其中所述第一材料包括硅且所 述第二材料包括铜，且其中所述缓冲材料具有在约0.001GPa和10 GPa之间的范围内的弹性模量。
32、如权利要求27所述的方法，其中所述缓冲材料具有在近似 为所述第一材料的CTE和所述第二材料的CTE之间的范围内的热膨 胀系数(CTE)。
全文摘要
一种具有应力缓冲圈(250)的过孔(230)的形成方法，其中所述应力缓冲圈可以吸收由周围材料的热膨胀系数的失配所引起的应力。介绍了其他的实施例并要求其权利。
文档编号H01L21/768GK101199049SQ200680021348
公开日2008年6月11日 申请日期2006年6月28日 优先权日2005年6月28日
发明者C·古鲁默西, D·纳特卡, L·阿拉纳, M·纽曼 申请人:英特尔公司