专利名称：具有低电感和低噪声的引线结合的半导体器件的制作方法
具有低电感和低噪声的引线结合的半导体器件发明领域0001本发明一般涉及半导体器件和工艺领域；且更具体地，涉及高 性能引线结合的半导体器件。
背景技术：
0002高性能半导体器件通常基于金属回流元件比如焊球，使用倒装 芯片工艺装配。倒装芯片组装为电源和地提供短的、低电感、低电阻的 通路，导致更低的电噪声水平。进一步地，倒装芯片组装可以在芯片上 几乎任何地方提供高性能的电源连接和连地。尤其重要的是具有将低噪 声的电源和地传送到集成电路的逻辑功能和存储功能集中的芯片中央的 能力。0003另一方面，因为金属丝的较高电阻和较高电感，引线结合器件 在理论上也不能实现得这么好。因为金属丝通常只附连在芯片外围的周 围，所以用于核心工艺的电源和地必须使用在晶片制造过程中形成的薄 且窄的铝或铜镀金属，由总线从芯片的外围传送到核心。这些总线加入 了相当大的电阻和电感，引起以电源和接地噪声的形式表示的更大电压 降。0004虽然现有的倒装芯片组装器件提供良好的电源和地通路，但是 它们一般比引线结合器件更昂贵。产品经理要求倒装芯片组装产品的较 高性能，但他们也要求引线结合器件的较低成本。发明内容0005本发明解决了对于结合了引线结合组装的低成本优点和优良技 术特性优点的半导体器件的需求，诸如传送到最需要它们的地方即芯片 的中央的电感和噪声最小-高速的先决条件。0006依照本发明的原理，所描述的实施方式提供平面导体对结构，
一个用于接地， 一个用于电源，它们彼此临近。在示例的实施例中，一 个或更多个厚的铜导体位于电源总线上面，有钝化层提供电隔离。钝化 层在常规半导体晶片制造完成后被施加。0007本发明的一种实施方式是包括半导体芯片的半导体器件，所述 半导体芯片具有外围和被组织在核心部分和外围部分的集成电路。所述 集成电路具有从外围部分到核心部分互连的镀金属轨迹的顶层；轨迹由具有外围窗口以露出结合焊盘的绝缘外涂层覆盖。电路在绝缘外涂层之上还有至少一层金属线；所述线从芯片外围引导至芯片核心，其中每根 线基本与绝缘外涂层下面的轨迹中的一个轨迹平行，并且与之垂直地对 齐。在将芯片组装到有接触点的支座上面之后，结合引线(bond wire) 将结合焊盘和金属线与接触点连接起来。0008各对线和轨迹大致在它们的整体长度上是平行的，并垂直地对齐；每对可操作用于从芯片的外围部分向核心部分传送电流。因为在各 个线和轨迹之间的绝缘外涂层的厚度只有0.1pm到1.0Mm，所以在相应的线和轨迹之间的有效电感(因而和噪声)被消除。电流的示例包括电源和地、信号和地。0009在附加的绝缘层用于隔离多于一层金属线的实施方式中，它们 的厚度也优选在0.1pm到l.(^m的范围内。在常规的前端晶片工艺完成之 后生产这些绝缘层和相应的金属线。0010通过从器件的边缘结合到器件衬底或引线框架的接触点，可能 提供最短的多个引线结合，这可以使电感额外地降低。另外，可以在装 置中使用多个引线结合以利用电源到地线的耦连。0011本发明的技术优点是它的简单性和低成本，这样它可以容易地 被采纳到任何集成电路中。0012本发明的另一个技术特征是它的普遍应用性，尤其用于高速集 成电路。0013当与附图和附加权利要求中阐明的新颖性特征一起考虑时，通 过下面对本发明的优选实施例的描述，由本发明的某些实施例表示的技 术优点将更为明显。
0014图l描述了安装在引线框架芯片结合焊盘上的集成电路芯片的示 意性俯视图，有一些结合焊盘引线被结合到引线框架片段。0015图2是本发明的一种实施方式的示意性透视图。0016图3是本发明的另一种实施方式的示意性透视图。0017图4显示了基于本发明有多个电源连接和接地的芯片外围的一部 分的示意性透视图。0018图5说明了用引线结合组装在引线框架的芯片的一部分，所述芯 片显示了依据本发明的特征。
具体实施方式
0019图1的示意性俯视图说明了安装在金属引线框架的芯片焊盘102 上的典型的现代半导体集成电路芯片101。芯片101具有外围101a并由两 个电路部分组成103是核心部分，其包括大多数的逻辑、开关和存储器 电路，而104是外围部分，其主要由缓冲器和输入/输出电路组成。芯片IOI 还具有多个结合焊盘(bond pad) 105，它们一般沿芯片外围对齐以简化 自动化的引线结合工艺。在图1中，显示的结合焊盘105用以将电源和地 以及信号提供给核心芯片部分103。显示的另外多个结合焊盘120提供缓 冲芯片部分。0020图1还显示了多个引线框架片段106;引线结合107用作结合焊 盘105和引线框架片段106之间的互连。在图1中，只显示了几个引线 结合，它们全部连接到那些结合焊盘105a，这些结合焊盘105a用作到核 心芯片部分103的电源和地的电源接线端。因为金属丝107 —般是直径 大约为2(Him到25pm的金丝，所以如果不将它们保持较短，则引入相当 大的电阻和电感。0021为了简单起见，从结合焊盘105到核心芯片部分103的金属电源 总线110以直线表示；在实际的芯片布局中，它们可能遵循多种图案和轮 廓。如示意l表示的，电源总线的长度可以较大地变化，由核心电路部分中实际需要电源的位置决定。因为电源总线iio—般由在晶片制造过程中形成的薄且窄的铝或铜镀金属制成，所以显然它们增加了相当大的 电阻和电感，产生以电源和接地噪声的形式表示的相当大的电压降。0022图2示意性地说明了本发明的一种实施方式。通常制成硅或硅锗 的半导体芯片201具有粗略地集合到核心部分和外围部分的集成电路(IC)。芯片201的IC还具有至少一层互连的镀金属；在多数电路中可能 需要若干垂直互连的金属层。优选的金属包括厚度范围从大约0.5pm到 l.Opm的铝或铜或者其合金。图2只显示了上层金属层202，其被制成互连 轨迹的图案。图2明确地显示了互连轨迹202a，其从外围芯片部分延伸到 核心芯片部分。0023IC和互连的镀金属的上层202被绝缘外涂层203覆盖。优选地， 外涂层203由大约O. 1 pm到1.0,厚度范围的氮化硅、氮氧化硅或者碳化硅 制成。在一些器件中，外涂层203使用聚酰亚胺或者绝缘体层的堆叠。图 2显示了外涂层203中的窗口204，其露出适于作为结合焊盘的镀金属202 的区域202b。作为上层镀金属202的一部分，结合焊盘202b优选地由铝或 铜或其合金组成。0024露出的结合焊盘由插塞金属(plug metal) 205覆盖。依赖于结合 焊盘202b的金属，插塞金属205可以包括铜、镍、钴、铬、钼、钛、钨及 其合金。金属层206的焊盘206c为插塞金属205的顶部，金属层206优选为 厚度范围从lpm到5nm的铜。如果没有插塞205，那么金属层206的焊盘 206c可能覆盖围绕窗口204的外涂层的斜坡并直接接触结合焊盘金属 202b。因为金属丝球， 一般是金的，必须被附连到焊盘206c，所以焊盘 206c的最外面的表面必须是可焊接的；因此，它优选地由金或者钯的薄 层组成。0025在绝缘外涂层203之上的金属层206被制成线206a的图案，以便 优选地在轨迹202a的整个长度上，它们基本与绝缘外涂层203下面的一个 轨迹202a平行地延伸，并与轨迹202a垂直地对齐。优选地，线206a的宽度 206d与轨迹202a的宽度相同，但也可能与其偏离。靠近线206a的端点211 至少有一个金属填充的通孔(图2中未显示)通过绝缘体203用于连接到 下面的IC。因而每对轨迹202a和线206a可操作用于从外围的芯片部分向 核心芯片部分传输电流；实施例包括电源和地、信号和地。因为在各个 线和轨迹之间的绝缘外涂层203很薄，所以在相应的线和轨迹之间的有效
电感(因而和噪声)被减少。0026金属206在适于作为结合焊盘的区域206b终止。优选地，结合 焊盘206b以自动化焊接机设备的引线结合规则所允许的靠近焊盘206c(间距210是中心到中心的)。因为金属丝球， 一般是金的，必须被附 连到焊盘206b，所以焊盘206b的最外面的表面必须是可焊接的；因此， 它优选由金或者钯的薄层组成。0027图3描述了本发明的一种实施方式，它与图2中讨论的实施方式 紧密相关。在外涂层303之上的金属层306 (例如，铜)比IC镀金属的顶 部金属层302厚得多，更进一步减小了电源输送的电阻。层306的优选厚 度在大约20Mm到卯pm的范围内。此外，镀金属302的区域302c直接地在 结合焊盘306a之下；区域302c的大小与结合焊盘区域302b的大小相似。0028在图4的实施方式的示意性透视图中，说明了多个平面导体对结 构401、 402和403，它们强调了本发明的灵活性，例如将电源和地从IC的 外围部分连接到核心部分。在所有的实施例中，IC钝化外涂层410提供导 体之间的电隔离，并且金属填充的通孔在每对端点处穿过外涂层(图4中 未显示)。0029在结构401中，顶部IC镀金属的轨迹411有由电路布局强加的 需求，以形成至少一个弯曲412目的是使电源送到核心IC部分的指定地 点。外涂层410之上的金属线416基本在包括417处的至少一个弯曲的 整个轮廓上是平行的并且与轨迹411垂直地对齐。0030在结构402中，顶部IC镀金属的轨迹421有由电路布局强加的 需求，使长度422伸长目的是使电源从外围IC部分到核心IC部分。长 度422的数值可以从大约10(Vm到大约4000pm。外涂层410之上的金 属线426在整个长度上基本与轨迹422平行并且与之垂直地对齐。0031在结构403中，顶部IC镀金属的轨迹431被设计为提供电源到 轨迹432、 433在到核心部分的路线中的另外的IC地点。外涂层410之 上的金属线436基本与完整的边界线437和438平行并与之垂直地对齐。 在每个侧线端点处是通过外涂层410的导电通孔(图4中未显示)。0032说明本发明的灵活性的另一个特征包括附加的钝化层，它们在 完成常规半导体晶片制造后被施加，且附加的金属层在这些钝化层之上。 这些附加的金属层被制作成线形的图案，它们与绝缘钝化层下面的轨迹 中的一个轨迹基本平行并且与之垂直地对齐。附加的绝缘层的厚度优选地在O.l拜至lj l.Onm的范围内。0033虽然优选相应的线和轨迹具有相等的宽度(见图2中206d)， 但是另一个特征说明了本发明的灵活性，即相应的线和轨迹可能有不相 等的宽度。在后一种情况，线的宽度常常大于轨迹的宽度。0034图5说明了通过提供短的多个引线结合502来实现对等的轨迹 510和线511对的电感额外降低的芯片501的组装。在图5中，显示了一 种采用引线框架组装的器件；芯片501被附连到芯片安装焊盘503。焊球 502a被分别附连到结合焊盘510a和511a。金属丝针脚502b被附连到靠 近芯片焊盘的各个引线框架片段504的末端504a。优选为金属丝环保持 尽可能的短。在其他器件中，芯片501被附连到衬底，并且金属丝跨越 结合焊盘和衬底接触点之间的空间。而且，优选地保持金属丝环尽可能 的短。在一些器件中，设计结合焊盘使得许多这样的引线结合可以用在 利用电源到地线耦连的装置中。0035使用引线结合和安装的自动焊接机设备允许器件组装以比倒装 芯片组装更低的成本运行，同时由于进入IC核心部分的低电感、低噪声 因而充分利用了比传统的引线结合器件更高的性能。0036虽然已经参考说明性实施方式对本发明进行了描述，但是这种 描述并不被认为是限制意义的。本领域技术人员参考该描述，说明性实 施方式以及本发明其他实施方式的各种改动和结合将是明显的。因此旨 在所附的权利要求涵盖任何这样的改动或实施方式。
权利要求
1.一种半导体器件，其包括具有集成电路的半导体芯片，该集成电路具有外围部分和核心部分；所述集成电路具有从所述外围部分到所述核心部分的互连的镀金属轨迹的上层；所述轨迹被具有外围窗口以露出结合焊盘的绝缘外涂层覆盖；和在所述绝缘外涂层之上的至少一层金属线；所述线从所述芯片的外围部分引导到所述芯片的核心部分；所述线中的至少部分基本与所述轨迹平行，并与所述轨迹垂直对齐。
2. 根据权利要求1所述的器件，进一步包括具有用于安置所述芯片的位置的支座，所述位置被多个支座接触点 围绕；和将所述芯片结合焊盘和金属线与所述支座接触点连接起来的结合引线。
3. 根据权利要求1所述的器件，其中金属线的所述层被绝缘体层隔幵。
4. 根据权利要求1所述的器件，其中各对线和轨迹大致在它们的整 体长度上是平行的且垂直地对齐，这样每对线和轨迹可操作用于从所述 外围部分向所述核心部分提供电连接。
5. 根据权利要求4所述的器件，其中所述电连接包括电源连接和接地。
6. 根据权利要求1或权利要求5所述的器件，其中逻辑功能和存储 功能形成于所述核心部分中，而缓冲功能形成于所述外围部分中。
全文摘要
一种半导体器件具有半导体芯片，该半导体芯片具有外围和被组织在核心部分和外围部分的集成电路。该集成电路有从外围部分到核心部分的互连的金属轨迹(510)的上层；轨迹被具有外围窗口以露出结合焊盘的绝缘外涂层(520)覆盖。该电路在绝缘外涂层之上还有至少一层金属线(511)；所述线从芯片外围引导到芯片核心，其中每根线基本与绝缘外涂层下面的轨迹中的一个轨迹平行，并且与之垂直地对齐。在将芯片装配到有片段(504)的引线框架上之后，结合引线(502)将结合焊盘(510a)和金属线(511a)与片段连接起来。
文档编号H01L23/52GK101213664SQ200680023529
公开日2008年7月2日 申请日期2006年5月1日 优先权日2005年4月29日
发明者H·R·特斯特 申请人:德克萨斯仪器股份有限公司