鳍片型场效应晶体管的制作方法

专利名称：鳍片型场效应晶体管的制作方法
技术领域：
本发明通常涉及鳍片(fin)型场效应晶体管(鳍片FET)，更具体而 言，涉及一种改善的鳍片FET结构，其中分别地增加栅极与漏极区域之间 的电阻以减小栅极与漏极区域之间的米勒(Miller)效应电容或增加栅极 与源极和漏极区域之间的电阻以镇流(ballast)鳍片FET。
背景技术：
随着晶体管设计的改善和发展，不同类型的晶体管的数量不断增加。 鳍片型场效应晶体管(鳍片FET)是一种具有鳍片的晶体管，其包括沟道 区域以及源极和漏极区域。双选通鳍片FET是一种在鳍片的侧壁上具有第 一和第二栅极导体的鳍片FET。该栅极导体覆盖鳍片的沟道区域，而鳍片 的源极和漏极区域延伸超过覆盖的该栅极导体。在Hu等人的美国专利 6,413,802中(以下简称"Hu，，)，详细讨论了鳍片FET，将其并入到这里 作为参考。归因于鳍片FET的结构，在鳍片FET的串联电阻与栅极-源极 /漏极电容之间存在固有的折衷。例如，随着鳍片离开栅极，可以扩展鳍片 的宽度以降低串联电阻，具体而言，就是降低源极与栅极之间的电阻，对 于数字电路而言该电阻可以引起会显著降低器件驱动的反馈。然而，加宽 栅极与漏极区域之间的鳍片，不仅减小了栅极与漏极之间的电阻，而且增 加了电容。尽管对于数字电路漏极电阻对器件驱动影响很小，但是归因于 米勒效应，栅极与漏极之间的电容对电路延迟产生的影响通常可以达到栅 极与源极之间的电容所产生的影响的三倍。
在相关问题中，在非常高的电压下，鳍片FET可以进入一种称为骤回 (snap-back)的模式，其中在晶体管最热的区域中的热失控(thermalrun-away)可以损坏FET。在包括多个鳍片的鳍片FET中，如果一个鳍 片进入击穿条件，热失控便会发生，其会导致鳍片传导所有的附加的电流 并最终损坏鳍片FET。本发明通过提供改善的鳍片FET结构及制造这些 结构的相关方法来解决这些问题，其中分别增加栅极与单独的漏极区域之 间的鳍片电阻以减小斥册极与漏极区域之间的米勒效应电容或者增加栅极与 源极和漏极区域之间的鳍片电阻以镇流鳍片FET。

发明内容
本发明提供一种改善的鳍片FET结构的实施例以及制造所述结构的 实施例的相关方法。在一个实施例中，通过不对称地配置所述鳍片FET减 小栅极与源极区域之间的鳍片电阻并减小栅极与漏极区域之间的电容来优 化鳍片FET驱动电流。具体而言，增加在栅极与源极区域和栅极与漏极区 域之间的鳍片的电阻，以便鳍片FET可以在在预定的最大电压下操作。当 以序列的形式形成本发明的多个镇流的鳍片FET时，镇流防止了 一个鳍片 中的早期失控，该失控可以使鳍片FET损坏。
更具体而言，本发明的鳍片FET结构的一个实施例包括，在衬底上的 平行半导体平面，该平行半导体平面形成源极区域和漏极区域。另一半导 体平面(即鳍片)从源极区域延伸到漏极区域。栅极位于源极与漏极区域 之间的鳍片上。具体而言，在源极与漏极区域之间的鳍片的相对的侧壁上 形成栅极介质层。在栅极介质层上形成栅极导体。非对称地配置鳍片FET 结构，使源极区域与栅极导体之间的半导体鳍片的第 一电阻小于栅极导体 与漏极区域之间的半导体鳍片的第二电阻和使源极区域与栅极导体之间的 第一电容大于栅极导体与漏极区域之间的笫二电容。例如，在鳍片上设置 栅极导体更接近源极区域而不是漏极区域。设置栅极导体更接近源极区域， 可以保证栅极导体与源极区域之间的第 一 电阻小于栅极导体与漏极区域之 间的第二电阻。设置栅极导体远离漏极区域，可以降低栅极与漏极区域之 间的电容。可选地，可以在与源极和漏极区域等距的位置处设置栅极，并 通过栅极导体任一侧的鳍片的尺寸来获得不对称性。例如，可以配置鳍片具有在栅极导体与源极区域之间的第一部分和在栅极导体与漏极区域之间 的第二部分。第一部分和第二部分可以包括邻近栅极导体的内部部分和外
部部分。内部部分可以比外部部分窄(即内部部分具有小于外部部分的第 二宽度的第一宽度)。如果在栅极与漏极区域之间的鳍片的第二部分的内 部部分比在栅极与漏极区域之间的鳍片的第一部分的内部部分长，便可以 提供在栅极与所述漏极区域之间的减小的电容、在栅极与源极区域之间的 减小的电阻。具体而言，如果第一部分的内部部分具有近似等于第一宽度 (即内部部分的宽度)的第一长度和如果第二部分的内部部分具有大于近
似三倍的所述第一宽度的第二长度，就可以获得最优的电阻和电容。
本发明的鳍片FET结构的另一实施例同样包括在衬底上的平行半导 体平面，该平行半导体平面形成源极区域和漏极区域。另一半导体平面(即 鳍片)从源极区域延伸到漏极区域。在鳍片上的距源极和漏极区域等距的 位置处设置栅极。具体而言，在源极与漏极区域的鳍片的相对的侧壁上形 成栅极介质层。在栅极介质层上形成栅极导体。可以镇流所述实施例的鳍 片FET结构以防止在高电压下损坏。例如，如果在栅极导体与源极/漏极 区域之间的半导体鳍片的长度大于半导体鳍片的宽度的约三到五倍，可以 在半导体鳍片内提供足够的电阻，从而使晶体管在预定的最大电压下是可 操作的。如果配置半导体鳍片具有比源极/漏极区域的浓度低的浓度的源极 /漏极掺杂剂(即n型掺杂剂或者p型掺杂剂)，并且在鳍片的顶表面上没 有硅化物层，便可以提供用于镇流的附加的电阻。可选地，半导体鳍片可 以包括在源极区域与栅极导体之间的第 一部分和在漏极区域与栅极导体之 间的第二部分。第一和第二部分两者包括邻近栅极导体的具有相同的宽度 (即第一宽度)和相同的长度(即第一长度)的内部部分。每一个第一和 第二部分还包括在内部部分与源极/漏极区域之间的外部部分。如果内部部 分的长度(即第一长度)大于内部部分的宽度(即第一宽度)的约三到五 倍，就可以实现镇流。具体而言，内部部分的长度提供鳍片的电阻，以便 晶体管在预定的最大电压下是可操作的。如果内部部分具有比源极/漏极区 域的浓度低的浓度的源极/漏极掺杂剂(即n型掺杂剂或者p型掺杂剂)，和内部部分没有邻近其对应的顶表面的硅化物层，就可以提供用于镇流的 附加电阻。
制造鳍片型场效应晶体管具体而言不对称的鳍片FET的方法的实施 例包括形成源极区域、漏极区域以及半导体鳍片，所述半导体鳍片从源极 区域延伸到漏极区域。在衬底上将源极和漏极区域形成为平行半导体平面。 由从源极区域延伸到漏极区域的另一半导体平面形成鳍片。然后，例如， 通过在鳍片的相对的侧壁上形成栅极介质层以及在栅极介质层上形成栅极 导体，以在源极区域与漏极区域之间邻近半导体鳍片形成栅极。不对称地 形成所述晶体管，具体而言，非对称形成半导体鳍片和栅极导体，以使源 极区域与栅极导体之间的半导体鳍片的第 一电阻小于栅极导体与漏极区域 之间的半导体鳍片的第二电阻和使源极区域与栅极导体之间的第 一 电容大 于栅极导体与漏极区域之间的第二电容。例如，可以邻近半导体鳍片形成 栅极导体，以便使栅极导体更接近源极区域而不是漏极区域，以减小在源 极区域与栅极导体之间的鳍片的电阻，并减小在栅极导体与漏极区域之间 的电容。
可选地，在距源极区域和漏极区域等距离的位置处邻近半导体鳍片形 成栅极导体。分别调整在栅极导体与源极区域之间的鳍片的第一部分的尺 寸和在栅极导体与漏极区域之间的鳍片的第二部分的尺寸以改变第一和第 二电阻。分别形成每一个第一和笫二部分以具有邻近栅极导体的内部部分 和在栅极导体与源极或者漏极区域之间的较宽的外部部分。内部部分每一 个具有相同的宽度(即第一宽度)，而外部部分每一个具有相同的宽度(即 第二宽度)。如果在栅极导体与漏极区域之间的第二部分的内部部分长于 第一部分的内部部分，则可以得到不对称性。由此，减小了源极区域与栅 极导体之间的鳍片的电阻，并且还减小了栅极导体与漏极区域之间的电容。 如果形成第一部分的内部部分具有近似等于内部部分的宽度的长度(即第 一长度)，并且形成第二部分的内部部分具有大于第一宽度的约三到五倍 的长度(即第二长度)，则可以得到最优的不对称性。 一旦形成源极/漏极 区域、鳍片以及栅极，就可能进行附加的处理步骤以完成鳍片FET。为了调整鳍片的第一和第二部分的尺寸，如上所述，在形成栅极导体 之后，在栅极导体的侧面，在鳍片的第一部分之上(例如，在鳍片的顶表 面和相对的侧壁上)紧邻所述栅极导体形成第一间隔物并相似地在第二部 分上形成第二间隔物。可以初始以相同的厚度形成第一和第二间隔物。所 述厚度可以大于笫一宽度(即鳍片的窄部分的宽度)的约三至五倍，并且 应该是这样的，将鳍片的第一部分的第一暴露的部分保留在第一间隔物与 源极区域之间和将鳍片的第二部分的第二暴露的部分保留在第二间隔物与 漏极区域之间。在形成间隔物之后，减小第一间隔物的尺寸(即厚度)。 一种用于减小第一间隔物的厚度的技术包括掩蔽第二间隔物，然后各向同 性蚀刻第一间隔物。所述蚀刻工艺不仅回蚀刻第一间隔物的顶表面，还回 蚀刻第一间隔物的暴露的侧壁，由此，减小了间隔物的厚度。另一用于减 小第一间隔物的厚度的技术包括以朝向向第一间隔物的小于卯度的角注
入惰性种(species)(例如硅、氩、氙等等)，以^更栅极导体遮蔽第二间 隔物，由此使第 一间隔物接受较高浓度的惰性材料以提高第 一间隔物的蚀 刻速率。然后，进行蚀刻工艺以便以比第二间隔物快的速率蚀刻具有较高
浓度的惰性种的第一间隔物。同样，蚀刻工艺不仅回蚀刻间隔物的顶表面， 还蚀刻第一间隔物的暴露的侧壁，由此减小间隔物的厚度。 一旦减小了第 一间隔物的厚度(例如，使其近似等于鳍片的宽度(即第一宽度))，在 第一和第二暴露的部分上形成附加的半导体材料以分别形成第一和第二外
部部分。这样，内部部分就是那些分别保留在第一和第二间隔物之下的鳍 片的部分。
制造鳍片型场效应晶体管具体而言镇流的鳍片FET的方法的实施例 包括形成源极区域、漏极区域以及半导体鳍片，所述半导体鳍片从源极区 域延伸到漏极区域。在衬底上将源极和漏极区域形成为平行半导体平面。 使用从源极区域延伸到漏极区域的另一半导体平面形成鳍片。然后，例如， 通过在鳍片的相对的側壁上形成栅极介质层并在栅极介质层上形成栅极导 体，在距源极区域和漏极区域等距离的位置处邻近半导体鳍片形成栅极。 通过形，之间的鳍片的长度大于半导体鳍片的宽度的约三到五倍，便可以获得镇流。 该长度增加了半导体鳍片的电阻，以便晶体管在预定的最大电压下是可操 作的。
一旦形成源极/漏极区域、鳍片以及栅极，可以进行附加的处理步骤
来完成鳍片FET。通过形成半导体鳍片具有比源极/漏极区域的浓度低的浓 度的源极/漏极掺杂剂(例如，通过防止N +区域或者P +区域注入到鳍片 中)，和通过形成在顶表面上没有珪化物的鳍片(例如，通过防止在鳍片 的顶表面上形成硅化物)，可以提供用于镇流的附加电阻。
可选地，通过在距源极/漏极区域等距离的位置处形成栅极导体以及通 过调整在栅极导体的任一侧的鳍片的尺寸来优化电阻，便可以获得镇流， 从而使晶体管在预定的最大电压下是可操作的。例如，可以将邻近源极/ 漏极区域的鳍片的外部部分形成为比邻近栅极导体的内部部分更宽。可以 形成内部部分以使其长度大于其宽度的约三倍。为了形成内部部分和外部 部分，在鳍片之上(例如，在鳍片的顶表面和相对的侧壁上)紧邻近栅极 导体的两侧形成间隔物。可以以这样的厚度形成间隔物，所述厚度大于初 始形成的鳍片的宽度(即鳍片的内部部分的宽度)的大约三到五倍，并且 应该是这样的，将鳍片的暴露的部分保留在间隔物与源极/漏极区域之间。 一旦形成间隔物，在鳍片的暴露部分上形成附加的半导体材料以形成较宽 的外部部分。因而，较窄的内部部分就是那些保留在间隔物之下的鳍片的 部分。同样， 一旦形成源极/漏极区域、鳍片以及栅极，可以进行附加的处 理步骤以完成鳍片FET。如果形成内部部分而没有硅化物层在其对应的顶 表面上和如果源^l/漏极区域中的源极/漏极掺杂剂浓度(例如n型掺杂剂 或者p型掺杂剂)大于鳍片的内部部分中的掺杂剂浓度，便可以得到用于 镇流的附加电阻。
当结合下列描述和附图考虑时，将会更好地了解和理解本发明的这些 和其他的方面以及目标。然而，应该理解，虽然下列描述指出了本发明的 实施例及其许多的具体细节，但却是以示例的方式给出下列描迷而不是限 制。在本发明范围之内可以进行许多的改变和4务改而并不背离本发明的精 神，并且本发明包括所有这样的修改。


通过下列详细的描述并参考附图，将会更好地理解本发明，其中
图l是本发明的鳍片FET100的示意图2是本发明的鳍片FET200的示意图3a是本发明的鳍片FET300的示意图3b是鳍片FET300的侧视示意图3c是鳍片FET300的序列的示意图4a是本发明的鳍片FET400的示意图4b是鳍片FET400的侧视示意图4c是鳍片FET400的序列的示意图5是示意性流程图，示例了制造鳍片FET100的方法；
图6是示意性流程图，示例了制造鳍片FET200的方法；
图7是部分完成的鳍片FET200的示意图8是部分完成的鳍片FET200的示意图9是部分完成的鳍片FET200的示意图IO是部分完成的鳍片FET200的示意图ll是示意性流程图，示例了制造鳍片FET300的方法；
图12是示意性流程图，示例了制造鳍片FET400的方法；以及
图13是部分完成的鳍片FET400的示意图。
具体实施例方式
参考示例于附图中的非限定的实施例以及下列详细描述，可以更全面 地解释本发明及其各种特征和优点。应当注意，在附图中示出的特征不必 按比例绘制。略去了对于公知的元件以及工艺技术的描述，以便不会不必 要地模糊本发明。这里使用的实例仅仅旨在有利于方法的理解，通过理解 方法可以实践本发明并进一步使本领域的技术人员能够实践本发明。因此， 不应该将实例解释为限制本发明的范围。这里公开了改善的鳍片型场效应晶体管(鳍片FET)结构以及制造该 结构的相关方法。在一个实施例中，通过不对称地配置鳍片FET以降低栅 极与源极区域之间的鳍片电阻并降低栅极与漏极区域之间的电容，来优化 鳍片FET驱动电流。在另一实施例中，通过镇流(ballast)鳍片FET来 防止器件在高电压下损坏。具体而言，在鳍片内优化栅极与源极区域和栅 极与漏极区域之间的电阻(例如通过增加鳍片长度，通过使鳍片免受源极/ 漏极注入，以及通过防止在鳍片的顶表面上形成硅化物)，以便鳍片FET 在预定的最大电压下是可操作的。当以序列的形式形成本发明的多个镇流 的鳍片FET时，该镇流可以防止会损坏序列中的所有鳍片FET的连锁反 应。
参考图1和2，在本发明的结构的一个实施例中，设计鳍片FET100、 200在源极101、 201与漏极102、 202区域之间具有不对称性。例如，设 置栅极具体而言栅极导体120、 220更邻近这样的点，在该点处鳍片150、 250并入到源极带(参见图1中的条目101)，或者在该点处鳍片150、 250 在栅极导体与源极带之间的宽度增加(参见图2中的条目271)。对比地， 设置栅极导体120、 220远离这样的点，在该点处鳍片在栅极导体与漏极带 之间的宽度增加(参见图2中的条目272)或者鳍片并入到漏极带(参见 图l中的条目102)。更具体而言，参考图1和2，本发明的鳍片FET结 构(100， 200)的一个实施例包括形成源极区域101、 201以及漏极区域 102、 202的衬底上的平行半导体平面。另一半导体平面(即3-40nm的 宽度的鳍片150、 250)从源极区域IOI、 201延伸到漏极区域102、 202。 栅极在源极IOI、 201与漏极区域102、 202之间并位于鳍片150、 250上。 具体而言，在源极和漏极区域之间的鳍片的相对的侧壁上形成栅极介质层。 在栅极介质层上形成栅极导体120、220。非对称地配置鳍片FET结构100、 200，使在源极区域IOI、 201与栅极导体120、 220之间的半导体鳍片150、 250的第一电阻小于在栅极导体120、 220与漏极区域102、 202之间的半 导体鳍片150、 250的第二电阻并使在源极区域IOI、 201与栅极导体120、 220之间的第一电容大于在栅极导体120、 220与漏极区域102、 202之间的第二电容。
例如，参考图1,在鳍片150上设置栅极导体120更邻近源极区域101 而非漏极区域102。设置栅极导体更邻近源极区域以确保栅极导体与源极 区域之间的第 一电阻小于栅极导体与漏极区域之间的第二电阻。设置栅极 导体远离漏极区域以降低栅极与漏极区域之间的电容。
可选地，参考图2，可以在距源极201和漏极202的距离283、 286相 等的位置处设置栅极导体。可以配置鳍片250具有在栅极导体220与源极 区域201之间的第一部分251以及在栅极导体220与漏极区域202之间的 第二部分252。第一部分251和第二部分252两者分别包括邻近栅极导体 220的内部部分261、 262以及邻近内部部分261、 262 (即在内部部分261 与源极区域201之间以及在内部部分262与漏极区域202之间)的外部部 分271、 272。内部部分261、 262可以具有相同的宽度(例如，约3 - 40nm 的第一宽度287)。外部部分271、 272同样可以具有相同的宽度(例如， 约9-200nm的第二宽度288)，该宽度大于内部部分261、 262的第一宽 度287。如果第二部分252的内部部分262比第一部分251的内部部分261 长，那么可以提供在栅极导体220与漏极区域202之间的降低的电容以及 在栅极导体220与源极区域201之间的降低的电阻。通过增加第一宽部分 271与栅极导体220的接近程度，来减小栅极导体220与源极区域201之 间的电阻。具体而言，如果内部部分261具有近似等于第一宽度287的第 一长度284，以及如果内部部分262具有约大于三倍的第一宽度287的第 二长度282,便可以得到最优的电阻和电容。
参考图3a-c和4a-c,本发明的另一个实施例的鳍片FET结构300、 400包括形成源极区域301、 401以及漏极区域302、 402的衬底上的平行 半导体平面。另一个半导体平面(即3-40nm的宽度的鳍片350、 450 ) 从源极区域301、 401延伸到漏极区域302、 402。在鳍片350、 450上的距 源极区域301、 401和漏极区域302、 402的距离383、 483相等的位置处设 置栅极(例如，包括栅极介质层和栅极导体320、 420)。结构300、 400 还可以包括在栅极导体320、 420的相对的侧壁上的形成在鳍片350、 450之上的间隔物311-312、 411-412。该实施例的鳍片FET结构300、 400
被镇流以防止在高电压下损坏。如上所述，在非常高的电压下，鳍片FET 可以进入一种称为骤回的模式，其中由于在晶体管沟道的最热区域产生电 流失控而造成FET的损坏。具有多个鳍片的并联的鳍片FET组会发生该 情况，其中最热的鳍片会热失控，传导所有的附加的电流并最终造成鳍片 FET的损坏。本发明的结构300、 400提供镇流的鳍片FET，以便可以将 施加到并联的多个鳍片FET的最大电压/电流增加至预定的最大值。
例如，参考图3a-b，分别在栅极导体320与源极区域301之间以及 在栅极导体320与漏极区域302之间的半导体鳍片350的相等的长度383 约大于半导体鳍片350的宽度388的三至五倍(例如，9-200nm)。该长 度383可以在半导体鳍片350内提供足够的电阻，以便晶体管300在预定 的最大电压下是可操作的。如果配置半导体鳍片350具有比源极/漏极区域 301、 302内的掺杂剂浓度低的半导体鳍片中的掺杂剂浓度，那么可以提供 用于镇流的附加电阻。如果半导体鳍片的顶表面395没有硅化物层外1， 同样可以提供附加电阻。例如，如在图3b中所示例的，可以注入源极/漏 极区域301、 302形成 +区域392以及顶上的珪化物391;然而，在制造 工艺期间，可以防止在鳍片350中形成硅化物391和N +区域392。参考 图3c，如果以并联组3卯的形式形成镇流的鳍片FET300a-c，镇流单个 的FET (300a-c)防止具有最低击穿电压的鳍片进入热失控并防止其传 导所有的过载电流，以及防止其最终使并联组3卯中的所有鳍片FETHOOa -c损坏。
可选地，参考图4a-b，半导体鳍片450可以包括在源极区域401与 栅极导体420之间的第一部分451以及在栅极导体420与漏极区域402之 间的第二部分452。第一部分451和第二部分452包括内部部分461、 462, 该内部部分461、 462具有相同的宽度例如3-4011111 (即第一宽度487)和 相同的长度例如9 - 200nm (即第 一长度482 )。紧邻栅极导体420设置内 部部分461、 462。每一个笫一部分451和第二部分452还可以包括在内部 部分461、 462与源极/漏极区域401、 402之间的外部部分471、 4"宽部分。如果内部部分的长度(即第一长度482)大于其宽度(即第一宽度487) 的约三到五倍，那么可以实现镇流。具体而言，长度482的窄内部部分461、 462在鳍片450内提供电阻，以便晶体管400在预定的最大电压下是可操 作的。如果配置内部部分461、 462具有比源极/漏极区域401、 402的浓度 低的源极/漏极掺杂剂(即p型或n型掺杂剂)浓度以及如果内部部分461、 462的顶表面495没有邻近的硅化物层，便可以提供用于镇流的附加电阻。 例如，如在图4b中所示例的，可以注入源极/漏极区域401、 402以及外部 部分471、 472形成N十区域492和顶上的硅化物491;然而，在制造工艺 期间，间隔物411、 412可以防止在内部部分461内形成珪化物491和N十 区域492。参考图4c，如果以并联组390的形式形成镇流的鳍片FET400a -c，镇流单个的FET (400a-c)防止具有最低击穿电压的鳍片进入热失 控并防止其传导所有的过载电流，并防止其最终使并联组490中的所有鳍 片FET400a-c损坏。
结合图l参考图5，制造鳍片型场效应晶体管的方法的实施例，具体 而言，不对称的鳍片FET100使用常规的绝缘体上硅(SOI)鳍片FET处 理技术。该方法包括，形成源极/漏极区域101、 102 (500)并形成约3-40nm的半导体鳍片150，该半导体鳍片150从源极区域101延伸到漏极区 域102 (502)。具体而言，可以光刻构图源极/漏极区域和鳍片并将源极/ 漏极区域和鳍片蚀刻到SOI珪片的硅层中，以便将源极/漏极区域形成为平 行的平面和使鳍片在源极区域与漏极区域之间延伸。在蚀刻之前，在硅层 之上淀积硬掩模。
通过邻近半导体鳍片150形成栅极(例如栅极介质层和栅极导体120 )， 提供不对称性，以便栅极导体120更接近源极区域101而非漏极区域102 (504)。为了形成栅极，可以在鳍片上具体而言在鳍片暴露的硅表面以及 源极/漏极区域上生长牺牲氧化物，然后剥离牺牲氧化物以去除任何的不规 则。然后，可以在鳍片的侧壁和顶表面上生长或者淀积栅极介质层。在形 成栅极介质层之后，可以在鳍片之上淀积导电材料例如多晶硅，光刻构图 并蚀刻导电材料。在该实施例中，形成的栅极导体的位置接近源极区域。在源极与漏极区域之间设置栅极导体120时所产生的不对称性，导致在源 极区域101与栅极导体120之间的半导体鳍片150的第一电阻小于在栅极 导体120与漏极区域102之间的半导体鳍片150的第二电阻。该不对称性 还导致源极区域101与栅极导体120之间的笫一电容大于在栅极导体120 与漏极区域102之间的第二电容。因而，邻近半导体鳍片150形成栅极导 体120以便栅极导体120更接近源极区域101而不是漏极区域102，由此 降低在源极区域IOI与栅极导体120之间的鳍片150的电阻，并且降低栅 极导体120与漏极区域102之间的电容。可以进行附加的处理以完成鳍片 FET100 (506)。该附加的处理包《^，但不限于通过定向反应离子蚀刻 工艺剥离可选的硬掩模；注入源极/漏极扩展(即在栅极导体与源极/漏极 区域之间注入鳍片的部分)；形成晕圏；形成鳍片间隔物；在栅极侧壁上 形成间隔物；将N+注入到源极/漏极区域中；如果使用多晶硅材料形成栅 极导体并没有帽，在鳍片的顶表面上、源极/漏极区域的顶表面上、和/或 栅极导体的顶表面上形成硅化物层(例如钴、镍等等)；淀积并平坦化附 加的介质层，形成栅极接触，形成源极/漏极接触等等。应当注意，可以使 用相同的处理步骤同时形成多个晶体管100，其中多个半导体鳍片共享相 同的源极/漏极带。
结合图2参考图6，制造不对称的鳍片FET200的方法的可选的实施 例同样使用了常规的绝缘体上硅(SOI)鳍片FET处理技术。如上所述， 该方法包括形成源极/漏极区域201、 202(600 )以及形成窄半导体鳍片250, 该窄半导体鳍片250从源极区域201延伸到漏极区域202 (602)。然而， 在本发明的该实施例中，可以在距源极区域201和漏极区域202的距离283 相等的位置处邻近半导体鳍片250形成栅极(包括栅极导体220 ) ( 604 )。 在工艺(604)处形成栅极之后，调整栅极导体的任一侧的鳍片的尺寸(例 如，在栅极导体与源极区域之间，以及在栅极导体与漏极区域之间)，以 改变在栅极导体与源极区域之间的鳍片的第一部分的第一电阻、和在栅极 导体与漏极区域之间的鳍片的第二部分的第二电阻(605)。具体而言，可 以调整第一部分251的尺寸以便邻近栅极导体220设置具有第一宽度287(例如3-40nm)的第一内部部分261;以及在第一内部部分261与源极 区域201之间设置具有比第一宽度287大的第二宽度288的第一外部部分 r71。相似地，可以调整第二部分252的尺寸以形成第一内部部分262和第 二外部部分272。每一个内部部分可以具有相同的宽度287，以及外部部分 可以具有相同的宽度288。如果笫二内部部分262比第一内部部分262长， 那么可以获得不对称性，从而减小在源极区域201与栅极导体220之间的 鳍片250的电阻，并减小在漏极区域201与栅极导体220之间的电容。如 果形成第一内部部分261具有近似等于第一宽度287 (例如3-40nm)的 第一长度284，并且形成第二内部部分262具有大于约三到五倍的第一宽 度287 (例如9 - 200nm )的第二长度282，那么可以得到最优的不对称性。 如上所述，为了在工艺(605)处调整鳍片的尺寸，在工艺(604)处 形成包括栅极导体220的栅极之后，分别在鳍片250的笫一部分251和第 二部分252之上在栅极导体220的侧面221、222上同时地直接形成第一间 隔物211和第二间隔物212 ( 606，参见图7 )。例如，通过在栅极导体220 的侧面221、 222上生长或者淀积约9 - 200nm厚度的二氧化珪层，来形成 间隔物211、 212。初始可以以相同的厚度282形成间隔物211、 212。该厚 度282应大于初始形成的鳍片的宽度287 (即笫一宽度)(例如3 - 40nm ) 的约三至五倍。因而，每一个间隔物211、 212的厚度约9-200nm。此外， 应该形成间隔物211、212以便将鳍片250的第一部分251的第一暴露的部 分276保留在第一间隔物211与源极区域201之间，以及将鳍片250的第 二部分252的第二暴露的部分275保留在第二间隔物212与源极区域202 之间。在工艺(606)处形成间隔物211、 212之后，减小了第一间隔物211 的尺寸(即厚度282)以使间隔物211具有近似等于第一宽度287的另一 厚度284 (608，参见图2)。用于减小第一间隔物的厚度的一个技术包括 掩蔽277第二间隔物212 (610,参见图8)，然后各向同性蚀刻第一间隔 物(612，参见图8)。蚀刻工艺不仅回蚀刻第一间隔物211的顶表面213， 还回蚀刻第一间隔物211的暴露的侧壁215，由此减小间隔物的厚度。一 旦减小了第一间隔物211的厚度，便去除掩模277 (614)。用于减小第一间隔物的厚度的另一技术包括，以朝向第一间隔物211的角216 (<卯 度)将惰性种(species) 217 (例如，硅、氩、氙等等)注入到二氧化硅间 隔物211、 212中，以便通过栅极导体220遮蔽(即部分地阻挡)第二间隔 物212的注入。由此，第一间隔物211接收了较高浓度的惰性材料217， 该惰性材料217提高了第一间隔物211的蚀刻速率(616，参见图9)。然 后，进行蚀刻工艺以^>乂比第二间隔物212快的速率蚀刻具有较高浓度的 惰性种217的第一间隔物211 (618，参见图10)。同样，蚀刻工艺(618) 不仅回蚀刻第一间隔物211的顶表面213，而且回蚀刻第一间隔物211的 暴露的侧壁215，由此，减小间隔物厚度。
一旦在工艺(608)处减小了第一间隔物211的厚度，在第一暴露的部 分276和第二暴露的部分275上形成附加的半导体材料(例如硅、硅锗、 硅锗碳化物等等)(620,例如参见图8和10)。通过在鳍片250的暴露 的部分275、 276上以及在硅源极/漏极区域上选择性地生长硅、硅锗或硅 锗碳化物，可以完成形成附加的半导体材料的工艺(620)。该工艺(620) 形成第一和第二外部部分271、 272 (参见图2)。这样，第一和第二内部 部分261、 262就是分别保留在第一211和第二212间隔物之下的鳍片250 的那些部分。如上所述，进行附加的处理以完成鳍片FET200(图6中622)。 应当注意，可以使用相同的处理步骤同时形成多个晶体管200，其中多个
半导体鳍片共享相同的源极/漏极带。
结合图3a参考图11,制造鳍片型场效应晶体管具体而言镇流的鳍片 FET300的方法的实施例包括使用如上所述的常规的鳍片FET处理技术 (1100- 1102 )形成源极/漏极区域301、 302和形成半导体鳍片350。邻近 半导体鳍片形成包括栅极介质层和栅极导体320的栅极，以便栅极导体320 与源极区域301和漏极区域302相距相等的距离383 (1104，参见上述栅 极形成工艺的详细描述)。通过形成栅极可以实现镇流，以便在栅极导体 320与源极区域301之间或者在栅极导体320与漏极区域302之间的鳍片 350的长度383约大于三倍的半导体鳍片350的宽度388。该长度383在半 导体鳍片350内提供了增加的电阻，以便晶体管300在预定的最大电压下是可操作的。 一旦形成了源极/漏极区域301、 302、鳍片350以及包括栅 极导体320的栅极，可能进行附加的处理步骤以完成鳍片FET (1106，参 见以上详细的描述)。通过形成具有比源极/漏极区域低的浓度的源极/漏 极掺杂剂的半导体鳍片350 (1108)(例如，通过在工艺1106处防止N十 区域392注入到鳍片350中，参见图3b )以及不在鳍片350的顶表面395 上形成硅化物层(1110 )(例如，通过在工艺1106处防止硅化物391形成 在鳍片350的顶表面395上，参见图3b)，可以提供用于镇流的附加的电 阻。应当注意，可以使用相同的处理步骤同时形成多个晶体管300，其中 多个半导体鳍片共享相同的源极/漏极带(参见图3c)。
可选地，参考图12并结合图4a，制造镇流的鳍片FET400的方法的 实施例包括使用常规的鳍片FET处理技术(1200-1202，参见以上详细的 描述)形成源极/漏才及区域401、 402和形成窄半导体鳍片450。邻近半导 体鳍片450形成包括栅极介质层和栅极导体420的栅极，以便栅极导体420 与源极区域401和漏极区域402相距相等的距离483 (1204,参见以上详 细描述)。在工艺(1204)处形成栅极之后，可以调整鳍片的尺寸以优化 电阻，以便晶体管在预定的最大电压下是可操作的(1205)。通过形成邻 近源极/漏极的鳍片的外部部分，该外部部分比邻近栅极导体的鳍片的内部 部分宽，便可以调整鳍片的尺寸。具体而言，可以调整在源极区域401与 栅极导体420之间延伸的栅极导体420未覆盖的鳍片450的第一部分451 和在栅极导体420与漏极区域402之间延伸的第二部分452的尺寸。可以 调整尺寸以便邻近栅极导体设置具有相同的宽度487 (即第一宽度487 )和 相同的长度(即第一长度482)的内部部分461、 462。此外，可以调整尺 寸以便邻近源极/漏极区域设置具有相同的宽度488 (即第二宽度)和相同 的长度481 (即第二长度)的外部部分471、 472。形成外部部分471、 472 以便其宽度488大于内部部分461、 462的宽度487。通过形成内部和外部 部分使内部部分461、 462的长度482大于约三倍的鳍片的初始宽度(即 第一宽度487),就可以实现镇流，由此，在第一和第二内部部分461、 "2 内提供足够的电阻以便晶体管400在预定的最大电压下是可操作的。为了在工艺(1205 )处调整鳍片的尺寸以形成内部部分461、 462和外 部部分471、 472，如上所述，在鳍片450的第一和第二部分451、 452之 上(例如在鳍片450的顶表面和相对的侧壁上)紧邻栅极导体420的侧面 421、 422形成间隔物411、 412 (1206，参见图13)。可以以厚度482形 成间隔物411、 412(例如，通过生长或者淀积二氧化硅)，该厚度大于笫 一宽度487 (即在工艺(1202 )处初始形成的鳍片的宽度(例如3 - 40nm )) 的约三倍到五倍。还应该形成间隔物以便将鳍片450的第一和第二暴露的 部分476、 475保留在间隔物411、 412与源极/漏极区域401、 402之间。 一旦形成间隔物411、 412，在鳍片的暴露的部分475、 476上形成附加的 半导体材料(例如硅、硅锗、硅锗碳化物等等)，以形成第一和第二外部 部分471、 472 (1208，参见图4a )。这样，第一和第二内部部分461、 462 是保留在间隔物411、 412之下的鳍片450的那些部分。内部部分的长度是 间隔物的厚度的函数。如上所述，同样， 一旦形成源极/漏极区域401、 402、 鳍片450以及包括栅极导体420的栅极，可能进行附加的处理步骤以完成 鳍片FET(1210)。通过形成具有比源极/漏极区域低的浓度的源极/漏极 掺杂剂的半导体鳍片450的第一和笫二内部部分461、 462 ( 1212)(例如， 通过在工艺1210处阻挡N+区域注入到鳍片450中，参见图4b)以及通 过形成没有石圭化物层(1214 )的内部部分(例如，在工艺1210处通过防止 硅化物层491形成在鳍片450的顶表面495上，参见图4b)，可以提供用 于镇流的附加的电阻。应当注意，可以使用相同的处理步骤同时形成多个 晶体管400，其中多个半导体鳍片共享相同的源极/漏极带(参见图4c)。
因此，以上公开了一种改善的鳍片型场效应晶体管(鳍片FET)结构 以及制造该结构的相关的方法。在一个实施例中，通过非对称地配置鳍片 FET来优化鳍片FET驱动电流以减小栅极与源极区域之间的鳍片电阻以 及减小栅极与漏极区域之间的电容。由于同时具有低源极-栅极电阻和低 漏极-栅极电容，该不对称的鳍片FET可以提供具有较高的切换速度和减 小的功率的电路。由于较少的鳍片可以提供等同的速度，这还可以解释为 物理上的较小电路，因此是低成本电路。在另一实施例中，通过镇流鳍片FET来防止高电压下的器件损坏。具体而言，优化在栅极与源极和漏极区 域之间的鳍片的电阻(例如，通过增加鳍片长度，通过使鳍片免受源极/ 漏极注入，以及通过阻止在鳍片的顶表面上形成珪化物)，以便鳍片FET 在预定的最大电压下是可操作的。这样的镇流的鳍片FET在较高的操作电 压下提供较高的可靠性，并且可以避免特定的、昂贵的处理步骤，要不然 则需要该特定的、昂贵的处理步骤以将特定的高电压晶体管增加到电路。 虽然根据实施例描述了本发明，但本领域的技术人员将认识到可以在所附 权利要求的精神和范围内修改地实践本发明。
权利要求
1. 一种鳍片型场效应晶体管，包括源极区域；漏极区域；半导体鳍片，从所述源极区域延伸到所述漏极区域；以及栅极导体，在所述源极区域与所述漏极区域之间邻近所述半导体鳍片，其中在所述源极区域与所述栅极导体之间的所述半导体鳍片的第一电阻小于在所述栅极导体与所述漏极区域之间的所述半导体鳍片的第二电阻，以及其中在所述源极区域与所述栅极导体之间的第一电容大于在所述栅极导体与所述漏极区域之间的第二电容。
2. 根据权利要求l的晶体管，其中所述栅极导体更接近所述源极区域 而不是所述漏极区域。
3. 根据权利要求l的晶体管，其中所述栅极导体距所述源极区域和所 述漏极区域的距离相等。
4. 根据权利要求3的晶体管，其中所述半导体鳍片还包括 第一部分，在所述栅极导体与所述源极区域之间；以及 第二部分，在所述栅极导体与所述漏极区域之间，其中所述笫一部分和所述第二部分中的每一个包括 内部部分，邻近所述栅极导体；以及 外部部分，邻近所述内部部分， 其中所述内部部分比所述外部部分窄并且其中所述笫二部分的所述内 部部分比所述笫一部分的所述内部部分长。
5. 根据权利要求4的晶体管，其中所述第二部分的所述内部部分的长度是至少约三倍的所述第一部分的所述内部部分的长度。
6. —种鳍片型场效应晶体管，包括 源极区域；漏极区域；半导体鳍片，从所述源极区域延伸到所述漏极区域；以及 栅极导体，在所述源极区域和所述漏极区域之间邻近所述半导体鳍片， 其中所述半导体鳍片包括第一部分，在所述源极区域与所述栅极导体之间，以及 第二部分，在所述栅极导体与所述漏极区域之间，其中所述第一部分和所述第二部分每一个包括邻近所述栅极导体的内 部部分，所述内部部分具有相同的宽度和相同的长度，以及其中所述相同的长度大于约三倍的所述相同的宽度并在所述内部部分 内提供电阻以便所述晶体管可以在预定的最大电压下是可操作的。
7. 根据权利要求6的晶体管，其中所述内部部分每一个具有对应的顶 表面，所述顶表面没有邻近的硅化物层。
8. 根据权利要求6的晶体管，还包括在所述源极区域、所述漏极区域 以及所述半导体鳍片中的掺杂剂，其中在所述源极区域和所述漏极区域中 的所述掺杂剂的浓度比在所述半导体鳍片中的所述掺杂剂的浓度高。
9. 根据权利要求6的晶体管，其中所述第一部分和所述第二部分每一 个还包括邻近所述内部部分的外部部分，其中所述外部部分比所述内部部 分宽。
10. 根据权利要求6的结构，还包括在所述源极区域与所述漏极区域 之间的多个所述半导体鳍片，其中所述半导体鳍片中的每一个半导体鳍片 的所述电阻保护所述结构不会热失控和损坏。
11. 一种制造鳍片型场效应晶体管的方法，所述方法包括以下步骤 形成源极区域和漏极区域；形成半导体鳍片，所述半导体鳍片从所述源极区域延伸到所述漏极区 域；以及在所述源极区域与所述漏极区域之间邻近所述半导体鳍片形成栅极导体，其中形成所述半导体鳍片和所述栅极导体使在所述源极区域与所述栅极导体之间的所述半导体鳍片的第一部分的第一电阻小于在所述栅极导体 与所述漏极区域之间的所述半导体鳍片的第二部分的第二电阻和所述源极 区域与所述栅极导体之间的第 一 电容大于所述栅极导体与所述漏极区域之 间的第二电容。
12. 根据权利要求ll的方法，其中邻近所述半导体鳍片形成所述栅极
13. 根据权利要求ll的方法，其中在距所述源极区域和所述漏极区域 的距离相等的位置处邻近所述半导体鳍片形成所述栅极，以及其中所述方 法还包括调整所述第一部分和所述第二部分的尺寸以改变所述笫一电阻 和所述第二电阻。
14. 根据权利要求13的方法，其中调整所述尺寸包括形成所述第一部分，所述第一部分具有邻近所述栅极导体的第一 内部 部分和在所述第一内部部分与所述源极区域之间的第一外部部分；以及形成所述第二部分，所述第二部分具有邻近所述栅极导体的第二内部 部分和在所述第二内部部分与所述漏极区域之间的第二外部部分，其中形成所述第二内部部分比所述第一内部部分更长，其中以第一宽度形成所述第一内部部分和所述第二内部部分和以第二宽度形成所述第一外部部分和所述第二外部部分，以及 其中所述笫二宽度大于所述第一宽度。
15. 根据权利要求14的方法，其中形成所述第一部分和形成所述第二 部分的所述工艺包括在所述半导体鳍片之上邻近所述才册极导体形成第一间隔物和第二间隔 物以便所述笫 一 间隔物和所述第二间隔物具有大于约三倍的所述笫 一 宽 度的厚度，和以便在所述笫一间隔物与所述源极区域之间保留第一暴露的 部分和在所述第二间隔物与所述漏极区域之间保留笫二暴露的部分；减小所述第一间隔物的所述厚度；以及在所述第一暴露的部分和所述第二暴露的部分上形成附加的半导体材料。
16. 根据权利要求15的方法，其中减小所述第一间隔物的所述厚度包 括下列中的一个掩蔽所述第二间隔物并各向同性蚀刻所述第一间隔物；以及 以朝向所述第一间隔物的小于90度的角注入惰性种，以便所述第一间 隔物与所述第二间隔物相比接收更高浓度的所述惰性材料，并进行蚀刻工 艺，其中以归因于所述较高浓度的所述惰性种的较快的速率蚀刻所述第一 间隔物。
17. —种制造鳍片型场效应晶体管的方法，包括以下步骤 形成源极/漏极区域；形成半导体鳍片，所述半导体鳍片在所述源极/漏极区域之间延伸；以及在所述源极/漏极区域之间邻近所述半导体鳍片形成栅极导体； 调整在所述栅极导体与所述源极/漏极区域之间的所述半导体鳍片的 尺寸来优化电阻以便所述晶体管在预定的最大电压下是可操作的。
18. 根据权利要求17的方法，其中调整所述尺寸包括形成邻近所述源 极/漏极区域的所述半导体鳍片的外部部分，所述外部部分比邻近所述栅极 导体的所述半导体鳍片的内部部分宽。
19. 根据权利要求18的方法，其中调整所述尺寸还包括形成所述内部 部分以便所述内部部分的长度大于约三倍的所述内部部分的宽度。
20. 根据权利要求19的方法，其中这样形成比所述内部部分宽的所述 外部部分在所述半导体鳍片上邻近所述栅极导体形成间隔物以便所述间隔物的 厚度大于约三倍的所述半导体鳍片的宽度，并在所述间隔物与所述源极/ 漏极区域之间保留暴露的部分；以及在所述暴露的部分上形成附加的半导体材料。
全文摘要
这里公开了改善的鳍片型场效应管(鳍片FET)结构(100)以及制造所述结构的相关方法。在一个实施例中，通过非对称地配置所述鳍片FET(100)来减小栅极(120)与源极区域(101)之间的电阻和减小栅极(120)与漏极区域(102)之间的电容，来优化鳍片FET驱动电流。在另一实施例中，通过镇流鳍片FET(300)，来避免器件在高电压下损坏。具体而言，优化栅极(320)与源极区域(301)和漏极区域(302)两者之间的鳍片(350)的电阻(例如，通过增加鳍片长度(383)，通过使鳍片(350)免受源极/漏极注入，以及通过防止在鳍片的顶表面(395)上形成硅化物)，以便鳍片FET(300)在预定的最大电压下是可操作的。
文档编号H01L29/76GK101443912SQ200680028575
公开日2009年5月27日 申请日期2006年7月21日 优先权日2005年8月3日
发明者E·J·诺瓦克 申请人:国际商业机器公司