洗涤方法以及半导体装置的制备方法

专利名称：洗涤方法以及半导体装置的制备方法
技术领域：
本发明涉及洗涤方法以及半导体装置的制备方法，更具体地，涉及形成 由铜配线和低介电常数绝缘膜构成的配线结构时的洗涤方法，以及使用了该 洗涤方法的半导体装置的制备方法。
背景技术：
近年来，伴随着半导体装置的高集成化，形成回路时所要求的配线的加 工尺寸追求微细化的路线，并且配线的多层化也有进展。另外，高集成化的 同时，对低消耗功率化以及工作的高速化等也有要求。由配线的微细化以及 配线间距的縮小化引起的配线电阻以及配线容量的增大，会导致半导体装置 的工作速度的劣化以及消耗功率的增大。从而，为了满足高集成化、低消耗 功率化以及工作高速化的要求，将电阻低的铜作为配线材料、将低介电常数 膜作为层间绝缘膜的多层配线是必不可少的。由此，作为配线间绝缘膜或配线层间绝缘膜的绝缘材料，代替用现在广泛使用的化学气相沉积(Chemical Vapor Deposition (CVD))法或旋转涂布 法成膜的氧化硅膜，研究使用比含氟氧化硅膜、含碳氧化硅膜、氢化硅倍半 氧烷(hydrogen silsequioxane， HSQ)、甲基硅倍半氧烷(methylsilsesquioxane， MSQ)、聚芳醚(PAE)、纳米聚类硅石(Nano Clustering Silica)等上述氧化 硅膜的介电常数还低的低介电常数材料。以下，由这样的低介电常数材料形 成的绝缘膜称为低介电常数绝缘膜(Low—k膜)。另外，对于配线材料，从现在广泛使用的以铝为主要成分的铝配线，研 究使用以电阻低的铜为主要成分的铜配线。由于铜配线在蚀刻加工方面比铝 配线难，可以用称为金属镶嵌法的技术来加工。金属镶嵌法大体分为单嵌入式工艺和双嵌入式工艺。单嵌入式工艺是形成单层的配线时主要适用的工艺，为预先在绝缘膜上 形成所定的配线图的配线沟，接着，以填埋配线沟的状态，在绝缘膜上形成导电层，然后，用化学机械研磨(Chemical Mechanical Polishing (CMP))法等公知的研磨方法研磨导电层，露出绝缘膜，并且通过使绝缘膜面平坦化 形成填埋配线的技术。例如，如图6 (a)所示，在由晶体管等元件形成的半导体基板11上形 成基底绝缘膜12，接着依次形成蚀刻抑制层13、低介电常数绝缘膜14、以 及盖绝缘膜15。另外，该图中省略了在形成蚀刻抑制层13前，在基底绝缘 膜12上形成到达基板11的状态的接触塞(contactplug)(图示省略)。接着，通过光刻蚀法处理以及蚀刻加工，蚀刻盖绝缘膜15以及低介电 常数绝缘膜14，形成配线沟16。接着，以覆盖配线沟16的内壁的状态，在 盖绝缘膜15上依次堆积绝缘膜17和由铜形成的电镀用的晶种层(图示省 略)。接着，用电镀法以填埋配线沟16的状态在铜晶种层上堆积由铜形成的 导电层(图示省略)。接着，用CMP法等研磨导电层(包括晶种层)以及绝 缘膜17，在配线沟16内形成铜填埋配线(下层配线)18。另外，双嵌入式工艺适用于形成由下层配线和上层配线形成的多层配线 结构。通过干刻与下层配线连接的接触孔和与该接触孔连通的配线沟，形成 绝缘膜，接着，用导电层填埋接触孔和配线沟。研磨导电层，同时形成与填 埋了接触孔的下层配线连接的接触塞和填埋了配线沟的上层配线。例如，如图6 (b)所示，在由单镶嵌法形成的下层配线18上，依次形 成蚀刻抑制层19、低介电常数绝缘膜20、蚀刻抑制层21、低介电常数绝缘 膜22以及盖绝缘膜23。接着，蚀刻盖绝缘层23、低介电常数绝缘膜22、蚀 刻抑制层21、低介电常数绝缘膜20，开口成接触孔24;进一步蚀刻盖绝缘 膜23以及低介电常数绝缘膜22，开口成配线沟25。随后，蚀刻并除去蚀刻抑制层19，露出下层配线18。接着，如图6(c)所示，以覆盖配线沟25以及接触孔24的内壁的状态， 在盖绝缘膜23上依次堆积绝缘膜26和由铜形成的电镀用的晶种层(图示省 略)。进一步，以填埋配线沟25和接触孔24的状态，在晶种层上堆积由铜 形成的导电层(图示省略)。接着，用CMP法等，除去导电层(包含晶种层)、 绝缘膜26，直至露出盖绝缘膜23的表面，在接触孔24上形成由铜形成的接 触塞28的同时，在配线沟25上形成铜填埋配线(上层配线)29。然而，在上述嵌入式工艺中，蚀刻图6 (b)所示的蚀刻抑制层19后露 出的、构成下层配线18的铜被氧化并喷溅后飞散。并且，由该铜氧化物(铜 化合物)形成的飞散物作为蚀刻残渣，残留在构成接触孔24或配线沟25的 侧壁的(低介电常数)绝缘膜和下层配线18的表面。如果不除去由该铜化 合物形成的残渣，如图6(c)所示，形成上层配线29以及接触塞28时，上 层配线29以及下层配线18的电阻值高，且铜从铜化合物中扩散到低介电常 数绝缘膜20、 22中，同一配线层的配线间的漏电流增加。另外，在配线沟25以及接触孔24的内壁上形成绝缘膜26，填埋由铜形 成的导电层后，为了除去剩余的导电层，用CMP法研磨，但是在盖绝缘膜 23以及上层配线29的表面上残留有研磨残渣以及研磨粉(料浆)。微粒子状 的研磨粉可以用纯水喷射或冲洗洗涤除去，但是由氧化铜(CuO)或氢氧化 铜(CuOH)等铜化合物形成的研磨残渣不容易除去。与上述蚀刻残渣残留 时一样，这些研磨残渣的残留是上层配线29的电阻值的上升和同一配线层 的配线间的漏电流增加的原因。特别是，盖绝缘膜23由低介电常数绝缘膜 形成时，因为铜易于从铜化合物中扩散，所以漏电流的增加显著。因此，为了除去这些蚀刻残渣或研磨残渣，使用由碱性或酸性水溶液形 成的洗漆液(以下称为水溶液系洗涤剂)，进行除去上述蚀刻残渣或上述研 磨残渣的洗涤处理。但是，如图7 (a)所示，用水溶液系洗涤剂洗涤露出下层配线18的状 态的配线沟25以及接触孔24时，在配线沟25或接触孔24的侧壁上露出的 低介电常数绝缘膜20、 22容易被水溶液系洗涤剂侵蚀并蚀刻。这样，在配 线沟25以及接触孔24的侧壁上露出的低介电常数绝缘膜20、 22如箭头符 号A所示的那样后退，配线沟25以及接触孔24成为具有帽檐儿形状的侧壁 的状态。
并且，如图7 (b)所示，以覆盖该状态的配线沟25以及接触孔24的内 壁的状态形成绝缘膜26时，作为以防止铜的扩散为目的的绝缘膜26的可达 范围不够。另外，在该绝缘膜26上形成的晶种层的可达范围也不够。由于 该缺陷，通过电镀在配线沟25和接触孔24上填埋由铜形成的导电层时，发 生填埋不良的现象，生成空隙V。另外，因为绝缘膜26的可达范围不够， 所以铜向低介电常数绝缘膜20、 22扩散。而且，存在配线图的加工尺寸发 生变化、上下左右的邻接的配线间发生短路等不好的情况。另外，低介电常 数绝缘膜的吸湿性提高且介电常数上升了。鉴于上述问题，有必要对水溶液 系洗涤剂的选择、使用条件作详细的研究。
另外，从进一步的低介电常数化的要求来看，近年来，因为低介电常数 绝缘膜的多孔质化，用水溶液系洗涤剂处理该多孔质低介电常数绝缘膜时， 水溶液系洗涤剂的水分吸收到膜上，所以开始发生膜的介电常数上升，因表 面张力而水溶液系洗涤剂不能进入微细孔中，导致微细孔中的污染不能除去 等问题。
因此，关于使用表面张力低、且常温、常压下成为气体的超临界二氧化 碳流体的洗涤的研究很热。例如，特开平10-99806号以及特开平10-135170 号中公开了，事先将无机污染物利用酸、碱、螯合剂、配位剂、含卤素剂， 将污染物质转换成可以溶解于超临界二氧化碳的物质，使之溶解于超临界二 氧化碳中而除去的方法。但是，在这样的洗涤方法中，因为超临界二氧化碳流体是非极性(疏水 性)，所以水溶液中使用的一般的酸、碱、螯合剂难溶于超临界二氧化碳流 体。另外，存在一般的酸、碱、螯合剂中的多数在水溶液中起作用，而在超 临界二氧化碳流体中不起作用的问题。
特别是，该洗涤方法用于具有铜配线和低介电常数绝缘膜的配线结构的 洗涤时，将酸、碱、螯合剂等添加剂与超临界二氧化碳分离后，只有添加剂 在铜配线和低介电常数绝缘膜的表面析出，添加剂以高浓度的状态接触铜配 线和低介电常数绝缘膜，所以存在铜配线和低介电常数绝缘膜被侵蚀的问 题。另外，将分离后的添加剂不从铜配线和低介电常数绝缘膜的表面完全除 去(冲洗)，也存在会造成污染的问题。而且，在这些专利文献中作为例子 列举的P-二酮中，虽然可以除去铜氧化物(CuO)，但是因为未氧化的金属 铜也蚀刻了，所以存在在洗涤中连下层配线的铜也被侵蚀而由此形成空隙的 问题。
另外，在特开2004-249189号中公开了，根据有机胺化合物和超临界二 氧化碳的反应性，在超临界二氧化碳中作为溶解助剂添加有机胺化合物，该 有机胺化合物中叔胺最适合。
另外，该特开2004-249189号中作为叔胺的例子公开的2-(二乙氨基)乙 醇、l-(二甲氨基)-2-丙醇、三乙胺等，在水溶液中溶解铜化合物，但是在超 临界二氧化碳流体中不溶解铜化合物。

发明内容
从上述情况来看，本发明的目的是在使用超临界二氧化碳流体的洗涤方 法中，提供一种能够相对于配线材料选择性地除去由金属化合物、特别是由 铜化合物形成的蚀刻残渣或研磨残渣的洗涤方法以及半导体装置的制备方 法。本发明的发明人为了达到上述目的经过深入研究后，结果发现，在除去 基体的表面上附着的金属化合物的洗涤方法中，通过在基体的表面上供给含 有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临界二氧化碳流体并进行 洗涤，可以达到该目的，从而完成本发明。
即本发明提供了以下的洗涤方法以及半导体装置的制备方法。
1、 一种洗涤方法，该方法为除去基体表面上附着的金属化合物的洗涤 方法，其特征在于，该方法包括对基体表面供给含有三烯丙基胺和三(3-氨丙 基)胺中的至少一种的超临界二氧化碳流体并进行洗涤。
2、 一种半导体装置的制备方法，其特征在于，该方法包括(A)在表面
侧上设置有导电层的基板上形成绝缘膜的工序；(B)通过蚀刻，在绝缘膜上 形成到达导电层的凹部的工序；以及(C)通过在绝缘膜上设置有凹部的状 态的基板表面上供给含有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临 界二氧化碳流体并进行洗涤，除去含有来自于导电层的金属化合物的蚀刻残 渣的工序。
3、 上述2所述的半导体装置的制备方法，其特征在于，所述绝缘膜具 有由介电常数低于氧化硅的材料形成的低介电常数绝缘膜，并且在凹部的侧 壁上露出该低介电常数绝缘膜。
4、 上述2所述的半导体装置的制备方法，其中，所述导电层是由含铜 材料形成的，并且所述金属化合物是由铜化合物形成的。
5、 一种半导体装置的制备方法，其特征在于，该方法包括(A')在基 板上设置的绝缘膜上形成凹部的工序；(B，)以填埋凹部的状态在绝缘膜上 形成导电层的工序；(C')通过研磨将导电层一直除去到与绝缘膜的表面实 际上为同一面为止的工序；以及(D，)通过对导电层露出在实际上与绝缘膜 的表面为同一面上的状态下的基板表面供给含有三烯丙基胺和三(3-氮丙基) 胺中的至少一种的超临界二氧化碳流体并进行洗涤，除去由来自于导电层的金属化合物形成的研磨残渣的工序。
6、 上述5所述的半导体装置的制备方法，其中，所述绝缘膜具有由介 电常数低于氧化硅的材料形成的低介电常数绝缘膜，并且绝缘膜的表面侧是 由该低介电常数绝缘膜形成的。
7、 上述5所述的半导体装置的制备方法，其中，所述导电层是由含铜
材料形成的，并且所述金属化合物是由铜化合物形成的。


图1是说明关于本发明的半导体装置的制备方法的第1实施方式的制备 工序剖面图(之一)。
图2是说明关于本发明的半导体装置的制备方法的第1实施方式的制备
工序剖面图(之二)。
图3是说明关于本发明的半导体装置的制备方法的第1实施方式的制备
工序剖面图(之三)。
图4是说明关于本发明的半导体装置的制备方法的第2实施方式的制备 工序剖面图。
图5是说明关于本发明的半导体装置的制备方法的第2实施方式的变形 例1的制备工序剖面图。
图6是表示以往的半导体装置的制备方法的制备工序剖面图。
图7是说明以往的半导体装置的制备方法的问题的制备工序剖面图。
附图标记说明
11:基板、18:下层配线(第l导电层)、22，22:低介电常数绝缘膜、 23:盖绝缘膜、24:接触孔、25:配线沟、28:接触塞、29:上层配线、18，,27， 金属化合物、S,S':基体
具体实施例方式
首先，本发明的洗漆方法为除去基体表面上附着的金属化合物的洗涤方 法，该方法包括对基体表面供给含有三烯丙基胺和三(3-氨丙基)胺中的至少 一种的超临界二氧化碳流体并进行洗涤。
通过这样的洗涤方法可以使超临界二氧化碳流体中含有列举的有机胺 化合物中的至少一种，因此能提高该有机胺化合物的对金属化合物中的金属 的螯合作用。由此可以形成该有机胺化合物与金属的金属络合物，有效除去 金属化合物。
另外，本发明的第l半导体装置的制备方法具有以下的工序。
(A) 在表面侧设置有导电层的基板上形成绝缘膜的工序；
(B) 通过蚀刻，在绝缘膜上形成到达导电层的凹部的工序；
(C) 通过对绝缘膜上设置有凹部的状态的基板表面供给含有三烯丙基 胺和三(3-氨丙基)胺中的至少一种的超临界二氧化碳流体并进行洗涤，除去 含有来自于导电层的金属化合物的蚀刻残渣的工序。
该实施方式是使用本发明的洗涤方法的半导体装置的制备方法的实施 方式的一个例子，涉及双镶嵌结构的形成。以下使用图1-图3的制备工序剖 面图说明本发明的第1实施方式。
首先，在(A)工序中，如图1 (a)所示，在晶体管等元件形成的半导 体基板(基板)11上，通过例如由Si02形成的基底绝缘膜12，形成例如由 SiC或SiCN形成的蚀刻抑制层13。接着，将由低介电常数绝缘膜14与盖绝 缘膜15形成的层压膜作为配线间绝缘膜而成膜，该低介电常数绝缘膜14是 由例如无机系的低介电常数材料MSQ、即含碳氧化硅(SiOC)形成的，该 盖绝缘膜15是由Si02形成的。另外，此图省略了在形成蚀刻抑制层13前， 在基底绝缘膜12上形成到达基板11的状态的接触塞(图示省略)。
接着，通过光刻蚀法处理以及蚀刻加工，蚀刻盖绝缘膜15以及低介电常数绝缘膜14，形成配线沟16。接着，以覆盖配线沟16的内壁的状态，在盖绝缘膜15上依次堆积例如由TaN形成的绝缘膜17和由铜形成的电镀用晶 种层(图示省略)。接着，用电镀法，以填埋配线沟16的状态在晶种层上堆 积由铜形成的导电层(图示省略)。接着，通过CMP法，除去导电层(包括 晶种层)以及绝缘膜17，直至露出盖绝缘膜15的表面，在配线沟16内形成 铜填埋配线(下层配线)18。接着，在下层配线18上以及在盖绝缘膜15上，形成例如由SiC或SiCN 形成的蚀刻抑制层19。接着，在蚀刻抑制层19上形成作为配线层间绝缘膜 的、由SiOC形成的低介电常数绝缘膜20。接着，在低介电常数绝缘膜20 上再次形成例如由SiC或SiCN形成的蚀刻抑制层21后，将由低介电常数绝 缘膜22与盖绝缘膜23形成的层压膜作为配线间绝缘膜而成膜，该低介电常 数绝缘膜22是由例如有机系的低介电常数材料聚芳醚(PAE)等形成的，该 盖绝缘膜23是由Si02形成的。另外，在此，以盖绝缘膜23为由Si02形成 的例子进行说明，盖绝缘膜23也可以为由SiOC形成的。接着，在盖绝缘膜23上，形成例如由丙烯酸聚合物形成的防止反射涂 膜31后，在防止反射涂膜31上形成具有指定的接触孔图形的抗蚀膜32。接着，在(B)工序中，如图1 (b)所示，从抗蚀膜32上蚀刻防止反 射涂膜31、盖绝缘膜23、低介电常数绝缘膜22、蚀刻抑制层21以及低介电 常数绝缘膜20，开口成接触孔24，在蚀刻抑制层19的表面停止蚀刻。然后， 通过打磨处理剥离抗蚀膜32时，抗蚀残渣P残留在盖绝缘膜23上的同时， 蚀刻气体与抗蚀膜32的反应生成物、即聚合物残渣P'附着在接触孔24的内 壁上。接着，如图1 (c)所示，除去盖绝缘膜23上的上述抗蚀残渣P (参照 所述图1 (b))和接触孔24的内壁上附着的聚合物残渣p，(参照所述图1 (b))。接着，如图2(d)所示，为了使配线沟加工时蚀刻抑制层19不被蚀刻、以填埋接触孔24的状态在盖绝缘膜23上形成抗蚀层33后形成配线沟，在 抗蚀层33上形成具有配线沟图的抗蚀膜34。接着，如图2 (e)所示，通过从抗蚀膜34上蚀刻抗蚀层33，在盖绝缘 膜23上形成具有配线沟图的抗蚀膜33'。接着，如图2 (f)所示，从抗蚀膜34上蚀刻盖绝缘膜23以及低介电常 数绝缘膜22，在蚀刻抑制层21上停止，在接触孔24的上部开口成连通的配 线沟25。然后，在接触孔24上蚀刻除去填埋了的抗蚀层33 (参照所述图2 (e))，在蚀刻抑制层19的表面上停止蚀刻。接着，通过打磨处理剥离抗蚀 膜34、 33，(参照所述图2(e))，抗蚀残渣P残留在盖绝缘膜23上的同时， 蚀刻气体与抗蚀膜32的反应生成物即聚合物残渣P'附着在配线沟25的侧壁 以及接触孔24的内壁上。然后，如图3 (g)所示，除去盖绝缘膜23上的上述抗蚀残渣P (参照 所述图2 (f))和附着在配线沟25的侧壁以及接触孔24的内壁上的聚合物 残渣P'(参照所述图2 (f))。接着，如图3 (h)所示，将蚀刻抑制层21掩膜，将蚀刻抑制层19蚀刻， 使接触孔24与下层配线18连通。此时，构成露出的下层配线18的铜被氧 化，铜氧化物(金属化合物)18，飞散，产生了附着在接触孔24的侧壁上露 出的在低介电常数绝缘膜20和下层配线18的表面上的蚀刻残渣。接着，通过(C)工序，在接触孔24的底部露出下层配线18的状态的 基板11上，进行本发明的洗涤处理。在此，该状态的基板11为基体S。具 体地说，在基体S的表面上供给含有三烯丙基胺和三(3-氨丙基)胺中的至少 一种的超临界二氧化碳流体并洗涤。此时，首先，在进行洗涤处理的处理室内收容基体S，在处理室内成为 密闭状态后，将超临界二氧化碳流体导入处理室内。在气体状态下供给该超临界二氧化碳流体，调节处理室内的温度以及压力，使处理室内的超临界二 氧化碳流体不变成液体。此时，处理室内的温度调节为35-80°C，压力调节为10-30 MPa的范围。另外，相对于这样供给到处理室内的超临界二氧化碳流体，添加上述列 举的三烯丙基胺和三(3-氨丙基)胺中的至少一种，使之溶解于超临界二氧化 碳流体中。这些有机胺化合物(叔胺)可以单独添加或者组合多种添加到超 临界二氧化碳流体中。作为上述有机胺化合物的添加浓度，优选在35°C、 10MPa的超临界二 氧化碳流体中为0.5-5容量％的范围。通过使有机胺化合物的浓度设定在0.5 容量％以上，可以完全除去由上述金属化合物形成的蚀刻残渣。另外，通过 使有机胺化合物的浓度设定在5容量％以下，使有机胺化合物完全溶解于超 临界二氧化碳流体中，没有相分离。如上所述，将添加了上述有机胺化合物的超临界二氧化碳流体供给到基 体S的表面并洗涤。从而，如图3 (i)所示，通过上述有机胺化合物的螯合 作用形成金属化合物18'(参照图3 (h))中的金属与上述有机胺化合物的 络合物，除去金属化合物18'。此时，下层配线18未被侵蚀，可选择性地除 去金属化合物18'。然后，用未添加有机胺化合物的超临界二氧化碳流体置 换处理室内的添加了有机胺化合物的超临界二氧化碳流体。从而，进行上述 基体S的表面的冲洗处理。通过这样的洗涤方法和半导体装置的制备方法，使超临界二氧化碳流体 中含有列举的有机胺化合物中的至少一种，从而对于构成下层配线18的铜，可选择性地高效地除去金属化合物18'。因此，可以防止因金属化合物18' 的残留引起的下层配线18以及上层配线29的高电阻化的同时，可以防止因 金属从金属化合物18，特别是扩散到低介电常数绝缘膜20、 22上引起的漏电 流的增加。从而，可以提高配线可靠性，并且可以提高半导体装置的成品率。另外，用非液体、超临界二氧化碳流体洗涤，可以防止在配线沟25以及接触孔24的侧壁上露出的低介电常数绝缘膜20、 22的吸湿，因此，低介 电常数绝缘膜20、 22可以维持在介电常数低的状态。从而，可以防止配线 间容量的增大。而且，因为可以防止低介电常数绝缘膜20、 22被侵蚀、被 蚀刻，所以能够以良好加工可控性形成配线图。接着，本发明的第2半导体装置的制备方法具有以下的工序。 (A，)在基板上设置的绝缘膜上形成凹部的工序。 (B')以填埋凹部的状态在绝缘膜上形成导电层的工序。 (C，)通过研磨将导电层一直除去到与所述绝缘膜的表面实际上为同一 面为止的工序。(D')通过对导电层露出在实际上与绝缘膜的表面为同一面上的状态下 的基板表面供给含有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临界二 氧化碳流体并进行洗涤，除去由来自于导电层的金属化合物形成的研磨残渣 的工序。在该第2实施方式中，通过用图l至图3说明的制备工序，完成(A') 工序后，通过(B')工序和(C')工序，形成连通于下层配线18的接触塞 与上层配线时，对适用本发明的洗涤方法的场合加以说明。首先，在(B')工序中，如图4 (j)所示，例如通过喷溅法，以覆盖配 线沟25以及接触孔24的内壁的状态，在盖绝缘膜23上，依次形成由例如 TaN形成的绝缘膜26与由例如Cu形成的电镀用的晶种层(图示省略)。接 着，例如通过电镀法，以填埋配线沟25以及接触孔24的状态，在晶种层上 堆积由例如铜形成的导电层27。接着，在(C')工序中，如图4 (k)所示，例如通过CMP法除去导电 层27 (包括晶种层)和绝缘膜26，直至露出盖绝缘膜23的表面、使上述导 电层27 (参照所述图4 (j))与盖绝缘膜23的表面实际上为同一面。从而，在接触孔24上形成由铜形成的接触塞28的同时，在配线沟25上形成铜填 埋配线(上层配线)29。另外，此时，由铜氧化物或铜氢氧化物形成的金属 化合物27'作为研磨残渣产生在盖绝缘膜23的表面以及上层配线29的表面。然后，通过(D')工序，在与盖绝缘膜23的表面实际上为同一面上露 出上层配线29的状态的基板11的表面上，用与第1实施方式中说明的洗涤 处理相同的方法进行洗涤处理。即，该状态的基板11为基体S，时，在基体 S，的表面上供给含有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临界二 氧化碳流体并洗涤。因此，如图4 (1)所示，上层配线29未被侵蚀，确实可以除去由金属 化合物27'(参照图4 (k))形成的研磨残渣。然后，反复进行从形成图1 (a)的蚀刻抑制层19到用图4 (1)说明的工序，完成多层配线结构。通过这样的洗漆方法和半导体装置的制备方法，可以使超临界二氧化碳 流体中含有三烯丙基胺和三(3-氨丙基)胺中的至少一种，从而可以对于构成 上层配线29的铜选择性地、高效地除去金属化合物27'。因此，可以防止因 金属化合物27，的残留引起的上层配线29的高电阻化。另外，可以防止因金 属从金属化合物27'扩散到盖绝缘膜23上引起的漏电流的增加。从而，可以 提高配线可靠性，并且提高半导体装置的成品率。并且，在此，对于用Si02形成盖绝缘膜23的例子的说明，盖绝缘膜23 是由例如SiOC等低介电常数材料形成的情况下，金属化合物27'残留时， 金属化合物27，中的金属容易扩散。但是，因为进行上述洗涤工序确实可以 除去金属化合物27'，所以漏电流的增加的防止效果显著。而且，盖绝缘膜 23是由低介电常数材料形成的情况下，用非液体、超临界二氧化碳流体洗涤 时，可以防止盖绝缘膜23的吸湿，因此可以维持在介电常数低的状态。从 而，可以防止配线间容量的增大。另外，作为第2实施方式的变形例1，在用图4 (k)说明的CMP工序中，如图5所示，即使局部削去盖绝缘膜23，部分露出低介电常数绝缘膜22时，与盖绝缘膜23是由例如SiOC等低介电常数材料形成的情况相同， 金属化合物27'残留时，金属化合物27'中的金属容易扩散；但是因为进行上 述洗涤工序确实可以除去金属化合物27'，所以漏电流的增加的防止效果显 著。另外，可以使低介电常数绝缘膜22维持在介电常数低的状态，因此可 以防止配线间容量的增大。此外，在上述实施方式中，作为下层配线18、接触塞28以及上层配线 29的材料，以使用铜的例子进行了说明，关于配线以及接触塞的构成材料没 有特别的限定。但是，作为上述构成材料，使用铜、或铜合金等含铜导电材 料时，上述有机胺化合物的螯合效果好，可以更高效率地确实除去由铜化合 物形成的蚀刻残渣或研磨残渣，因此是优选的。另外，在上述实施方式中，对在配线间绝缘膜以及配线层间绝缘膜中含 有低介电常数绝缘膜的例子进行了说明，即使不含低介电常数绝缘膜，本发 明也适用。但是，在配线间绝缘膜以及配线层间绝缘膜中含有低介电常数绝 缘膜时，本发明的效果更显著，因此可以适当使用本发明的半导体装置的制 备方法。作为本发明中适用的低介电常数绝缘膜，除本实施方式中使用的 SiOC (MSQ)、 PAE以外，也可以适当使用SiOF、 HSQ、或纳米聚类硅石、 或者将这些低介电常数膜以及Si02膜多孔质化后的多孔膜。此外，在上述实施方式中，以双嵌入式配线结构的制备方法作为例子进 行了说明，但是也可以适用单嵌入式配线结构。实施例对本发明的洗涤方法以及使用该洗涤方法的半导体装置的制备方法的 实施例作具体的说明。但是本发明并不限定于以下的实施例。[第1实施方式的实施例] 实施例1在蚀刻除去如图3 (h)所示的蚀刻抑制层19后的基体S的表面上，在35°C、 10MPa下，供给添加有2容量％的三烯丙基胺的超临界二氧化碳流体， 进行10分钟的洗涤处理。接着，仅用超临界二氧化碳流体冲洗10分钟。实施例2除在实施例1中供给添加有2容量％的三(3-氨丙基)胺的超临界二氧化 碳流体以外，在与实施例l相同的条件下进行洗涤处理和冲洗。实施例3除在实施例1中供给添加有1容量％的三烯丙基胺和1容量％的三(3-氨丙基)胺的超临界二氧化碳流体以外，在与实施例1相同的条件下进行洗 涤处理和冲洗。比较例1除在实施例1中供给添加有2容量％的13-二酮的超临界二氧化碳流体以 外，在与实施例1相同的条件下进行洗涤处理和冲洗。比较例2除在实施例1中供给添加有2容量％的二乙胺基乙醇的超临界二氧化碳 流体以外，在与实施例1相同的条件下进行洗涤处理和冲洗。比较例3除在实施例1中供给添加有2容量％的l-二甲胺基-2-丙醇的超临界二氧 化碳流体以外，在与实施例1相同的条件下进行洗涤处理和冲洗。比较例4除在实施例1中供给添加有2容量％的三乙胺的超临界二氧化碳流体以 外，在与实施例1相同的条件下进行洗涤处理和冲洗。比较以上的实施例1-3的洗涤处理后的基体S以及比较例1-4的洗涤处 理后的基体S后可以确认，在实施例1-3的洗涤处理后的基体S中，低介电 常数绝缘膜的介电常数未上升，另外，配线沟25以及接触孔24的开口幅度 未扩大，在图3中，确实可以从接触孔24的侧壁上露出的低介电常数绝缘 膜20的表面以及下层配线18的表面上除去由金属化合物18，形成的蚀刻残 渣。另一方面，在比较例1的基体S中，洗涤处理后，由金属化合物18，形 成的蚀刻残渣基本完全除去了，但是下层配线18的表面被侵蚀了。另外， 在比较例2-4的基体S中，由金属化合物18'形成的蚀刻残渣几乎未被除去。[第2实施方式的实施例] 实施例4在如图4 (k)所示的CMP后的基体S，的表面上，在35。C、 10MPa下， 供给添加有2容量％的三烯丙基胺的超临界二氧化碳流体，进行10分钟的 洗涤处理。接着，仅用超临界二氧化碳流体冲洗10分钟。此外，本实施例 中用由SiOC形成的低介电常数绝缘膜构成盖绝缘膜23。实施例5除在实施例4中供给添加有2容量％的三(3-氨丙基)胺的超临界二氧化 碳流体以外，在与实施例4相同的条件下进行洗涤处理和冲洗。实施例6除在实施例4中供给添加有1容量％的三烯丙基胺和1容量％的三(3-氨丙基)胺的超临界二氧化碳流体以外，在与实施例4相同的条件下进行洗涤处理和冲洗。比较例5除在实施例4中供给添加有2容量Q^的fi-二酮的超临界二氧化碳流体以 外，在与实施例4相同的条件下进行洗涤处理和冲洗。比较例6除在实施例4中供给添加有2容量％的二乙胺基乙醇的超临界二氧化碳 流体以外，在与实施例4相同的条件下进行洗涤处理和冲洗。比较例7除在实施例4中供给添加有2容量％的1-二甲胺基-2-丙醇的超临界二氧 化碳流体以外，在与实施例4相同的条件下进行洗涤处理和冲洗。比较例8除在实施例4中供给添加有2容量％的三乙胺的超临界二氧化碳流体以 外，在与实施例4相同的条件下进行洗涤处理和冲洗。比较以上的实施例4-6的洗涤处理后的基体S，以及比较例5-8的洗涤处 理后的基体S'后可以确认，在实施例4-6的洗涤处理后的基体S，中，由SiOC 形成的盖绝缘膜23的介电常数未上升，另外，上层配线29未被侵蚀，由金 属化合物27'形成的研磨残渣确实除去了。另一方面，在比较例5的基体S'中，洗涤处理后，由金属化合物27'形成的蚀刻残渣基本完全除去了，但是上层配线29的表面被侵蚀了。另外，在比较例6-8的基体S，中，由金属化合物27，形成的研磨残渣几乎未被除去。工业实用性通过本发明的洗涤方法，使超临界二氧化碳流体中含有三烯丙基胺和三(3-氨丙基)胺中的至少一种，可以提高所述有机胺化合物对金属化合物中的金属的螯合作用，形成有机胺化合物与金属的金属络合物，有效除去金属化 另外，通过本发明的半导体装置的制备方法，使超临界二氧化碳流体中含有三烯丙基胺和三(3-氨丙基)胺中的至少一种，不与构成导电层的导电材 料反应，通过与金属化合物中的金属的螯合作用，形成有机胺化合物与金属 的金属络合物。从而，对于构成导电层的导电材料，可以选择性地、高效地 除去金属化合物。如上所述，通过本发明的洗涤方法以及使用该方法的半导体装置的制备 方法，能够对于构成导电层的导电材料，有选择性地、高效地除去含有金属 化合物的蚀刻残渣或研磨残渣。从而，导电层为配线时，可以防止因金属化 合物的残留引起的配线的高电阻化的同时，防止因金属从金属化合物扩散到 绝缘膜上引起的漏电流的增加。因此，可以提高配线可靠性，并且可以提高 半导体装置的成品率。
权利要求
1、一种洗涤方法，该方法为除去基体表面上附着的金属化合物的洗涤方法，其特征在于，该方法包括对基体表面供给含有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临界二氧化碳流体并进行洗涤。
2、 一种半导体装置的制备方法，其特征在于，该方法包括(A)在表 面侧设置有导电层的基板上形成绝缘膜的工序；(B)通过蚀刻，在绝缘膜上 形成到达导电层的凹部的工序；以及(C)通过对绝缘膜上设置有凹部的状 态的基板表面供给含有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临界 二氧化碳流体并进行洗涤，除去含有来自于导电层的金属化合物的蚀刻残渣 的工序。
3、 根据权利要求2所述的半导体装置的制备方法，其中，所述绝缘膜 具有由介电常数低于氧化硅的材料形成的低介电常数绝缘膜，并且在凹部的 侧壁上露出该低介电常数绝缘膜。
4、 根据权利要求2所述的半导体装置的制备方法，其中，所述导电层 是由含铜材料形成的，并且所述金属化合物是由铜化合物形成的。
5、 一种半导体装置的制备方法，其特征在于，该方法包括(A，)在基 板上设置的绝缘膜上形成凹部的工序；(B，)以填埋凹部的状态在绝缘膜上 形成导电层的工序；(C')通过研磨将导电层一直除去到与绝缘膜的表面实 际上为同一面为止的工序；以及(D，)通过对导电层露出在实际上与绝缘膜 的表面为同一面上的状态下的基板表面供给含有三烯丙基胺和三(3-氨丙基) 胺中的至少一种的超临界二氧化碳流体并进行洗涤，除去由来自于导电层的 金属化合物形成的研磨残渣的工序。
6、 根据权利要求5所述的半导体装置的制备方法，其中，所述绝缘膜 具有由介电常数低于氧化硅的材料形成的低介电常数绝缘膜，并且绝缘膜的 表面侧是由该低介电常数绝缘膜形成的。
7、 根据权利要求5所述的半导体装置的制备方法，其中，所述导电层是由含铜材料形成的，并且所述金属化合物是由铜化合物形成的。
全文摘要
提供洗涤方法以及使用该洗涤方法的半导体装置的制备方法，该洗涤方法为除去基体表面上附着的金属化合物的洗涤方法，其特征在于，该方法包括对上述基体表面供给含有三烯丙基胺和三(3-氨丙基)胺中的至少一种的超临界二氧化碳流体并进行洗涤。对于构成导电层的导电材料，通过本发明的洗涤方法以及使用该洗涤方法的半导体装置的制备方法，可以有选择性地、高效地除去含有金属化合物的蚀刻残渣或研磨残渣。从而，导电层为配线时，可以防止因金属化合物的残留引起的配线的高电阻化的同时，防止因金属从金属化合物扩散到绝缘膜上引起的漏电流的增加。因此，可以提高配线可靠性，并且可以提高半导体装置的成品率。
文档编号H01L21/768GK101253605SQ20068003145
公开日2008年8月27日 申请日期2006年9月5日 优先权日2005年9月7日
发明者东友之, 山田健二, 嵯峨幸一郎, 村田裕史 申请人:索尼公司;三菱瓦斯化学株式会社