专利名称：动态侦测静电保护电路结构的制作方法
技术领域：
本发明涉及一种静电保护电路结构，特别是涉及一种动态侦测静电保 护电路结构。
背景技术：
在静电泄放电路中，在金属-氧化物-半导体场效应管(MOSFET)的栅 极耦合适当的偏置电压，有利于降低M0SFET管寄生三极管的触发电压； 而且在多叉指型MOSFET结构中，还有利于各叉指导通的均匀性。图1、 2 所示电路是目前广泛使用的电阻、电容组成的动态侦测静电泄放电路。在 图1所示的电路中，静电可以直接通过电阻、电容(RC)耦合一定的偏置 电压到静电泄放MOSFET管的栅极。然而，静电泄放MOSFET管的栅极电容 往往可能影响电阻、电容组成的侦测电路中电容值大小的设置。图2所示 的电路在图1电路中插入了一级反相器，从而将电阻、电容与静电泄放 M0SFET管隔离开来。而反相器的尺寸大小比静电泄放MOSFET管小很多， 因此反相器的栅电容对电阻、电容组成的侦测电路中电容值大小的设置影 响小得多。图2所示的电路结构，利用PM0S和NM0S的阈值电压控制对静 电泄放器件ESD丽0S的栅极电容的充电或放电，从而控制静电泄放器件 ESDNMOS的栅极电压，改善各叉指导通均匀性。
发明内容
本发明要解决的技术问题是提供一种动态侦测静电保护电路结构，不仅可以灵活设置静电泄放器件ESDNM0S的栅极电容的充电或放电控制电 压Vref，而且对于侦测电路中电阻和电容的位置设置也可以更灵活。
为解决上述技术问题，本发明的动态侦测静电保护电路结构，包括并 联接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电 路；所述动态侦测电路由电阻和电容串接组成；所述中间隔离电路用于隔 离动态侦测电路和静电泄放电路，并驱动静电泄放电路；所述静电泄放电 路由ESD丽0S管构成；中间隔离电路的输入端与动态侦测电路电连接， 其输出端与静电泄放电路的输入端电连接；其中所述中间隔离电路由误 差放大器构成，利用误差放大器的参考电压Vref来控制对静电泄放电路 的栅极电容进行充电或放电。
由于采用上述结构，所述误差放大器不仅可以将静电泄放器件 ESD画0S与动态侦测电路隔离开，减小尺寸较大的静电泄放器件ESD丽0S 的栅电容对动态侦测电路中电容值选取的影响，还利用误差放大器的参考 电压Vref来控制对静电泄放器件ESD丽0S的栅极电容的充电或放电，从 而控制静电泄放器件ESD丽OS的栅极电压，改善各叉指导通均匀性。
本发明不仅可以灵活设置参考电压Vref，而且对于动态侦测电路的 电阻R和电容C可以有很多组合。在版图布局时，电阻R和电容C的位置 摆放也可以更加灵活。
下面结合附图与具体实施方式
对本发明作进一步详细的说明
图1是现有的由电阻电容组成的动态侦测静电保护电路图2是现有的由电阻电容、反相器组成的动态侦测静电保护电路图；图3是本发明的动态侦测静电保护电路实施例一的电路图； 图4是本发明的动态侦测静电保护电路实施例二的电路图； 图5是本发明的动态侦测静电保护电路实施例三的电路图； 图6是本发明的动态侦测静电保护电路实施例四的电路图； 图7是本发明的动态侦测静电保护电路实施例五的电路图； 图8是本发明的动态侦测静电保护电路实施例六的电路图； 图9是本发明的动态侦测静电保护电路实施例七的电路图； 图10是本发明的动态侦测静电保护电路实施例八的电路图； 图11是本发明的动态侦测静电保护电路实施例九的电路图； 图12是本发明的动态侦测静电保护电路实施例十的电路图；
具体实施例方式
本发明利用误差放大器不仅可以将静电泄放器件ESD匪0S与动态侦 测电路隔离开，减小尺寸较大的静电泄放器件ESD應OS的栅电容对动态侦 测电路中电容值选取的影响，还利用误差放大器的参考电压Vref来控制 对静电泄放器件ESD腿0S的栅极电容的充电或放电，从而控制静电泄放器 件ESD丽OS的栅极电压，改善各叉指导通均匀性。
本发明不仅可以灵活设置参考电压Vref，而且对于动态侦测电路的 电阻R和电容C可以有很多组合。在版图布局时，电阻R和电容C的位置 摆放也可以更加灵活。下面结合实施例进行具体说明
实施例一
如图3所示，本发明的动态侦测静电保护电路结构，包括并联接在静 电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路。所述动态侦测电路由电阻R和电容C串接组成。所述中间隔离电路用于隔离动 态侦测电路和静电泄放电路，并驱动静电泄放电路。所述静电泄放电路由 ESD丽0S管构成。所述中间隔离电路由误差放大器构成，该误差放大器 的输出端与静电泄放电路的ESD NMOS管栅极电连接；误差放大器的反相 输入端与动态侦测电路的电阻R和电容C的节点连接，误差放大器的正相 输入端接参考电压Vref 。利用误差放大器的参考电压Vref来控制对静电 泄放器件ESD NMOS管的栅极电容进行充电或放电。
当静电脉冲到来时，电容C将误差放大器的输入负端耦合到低于参考 电压Vref时，误差放大器的输出端将静电泄放器件ESD丽0S管的栅极 拉高到一定电压，从而降低静电泄放器件ESD丽OS管的触发电压，同时 提高其静电泄放时的导通均匀性。
实施例二
参见图4所示，它与图3所示实施例一的电路区别在于，误差放大器 的正相输入端与动态侦测电路的电阻R和电容C的节点连接，误差放大器 的反相输入端接参考电压Vref 。利用误差放大器的参考电压Vref来控制 对静电泄放器件ESD丽OS管的栅极电容进行充电或放电。
当静电脉冲到来时，电容C将误差放大器的正相输入端耦合到高于参 考电压Vref时，误差放大器的输出端将静电泄放器件ESD丽OS管的栅 极拉高到一定电压，从而降低静电泄放器件ESD腿OS管的触发电压，同 时提高其静电泄放时的导通均匀性。
实施例三
参见图5，它与图3所示实施例一的电路区别在于，所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻Rl、齐纳二极管Zrner 形成，误差放大器的正相输入端与电阻R1、齐纳二极管Zrner的节点电 连接。
当静电脉冲到来时，电容C将误差放大器的反相输入耦合到低于齐纳 二极管Zrner电压时，误差放大器的输出端将静电泄放器件ESD NM0S管 的栅极拉高到一定电压，从而降低静电泄放器件ESD丽0S管的触发电压， 同时提高其静电泄放时的导通均匀性。
实施例四
参见图6，它与图4所示实施例二的电路区别在于，所述误差放大器 的参考电压Vref由串接在静电端与接地端的电阻R1、齐纳二极管Zrner 形成，误差放大器的反相输入端与电阻R1、齐纳二极管Zrner的节点电 连接。
当静电脉冲到来时，电容C将误差放大器的正相输入端耦合到高于齐 纳二极管Zraer的电压时，误差放大器的输出端将静电泄放器件ESD函0S 管的栅极拉高到一定电压，从而降低静电泄放器件ESD丽0S管的触发电 压，同时提高其静电泄放时的导通均匀性。
实施例五
参见图7，它与图3所示实施例一的电路区别在于，所述误差放大器 的参考电压Vref由串接在静电端与接地端的电阻R1、 PNP三极管形成， 误差放大器的正相输入端与电阻Rl、 PNP三极管的节点电连接。
当静电脉冲到来时，电容C将误差放大器的反相输入端耦合到低于 PNP三极管的发射极一基极电压时，误差放大器的输出端将静电泄放器件ESD丽OS管的栅极拉高到一定电压，从而降低静电泄放器件ESD醒OS管 的触发电压，同时提高其静电泄放时的导通均匀性。 实施例六
参见图8，它与图4所示实施例二的电路区别在于，所述误差放大器 的参考电压Vref由串接在静电端与接地端的电阻R1、 PNP三极管，误差 放大器的反相输入端与电阻R1、 PNP三极管的节点电连接。
当静电脉冲到来时，电容C将误差放大器的正相输入端耦合到高于 PNP三极管的发射极一基极电压时，误差放大器的输出端将静电泄放器件 ESD腿OS管的栅极拉高到一定电压，从而降低静电泄放器件ESD醒OS管 的触发电压，同时提高其静电泄放时的导通均匀性。
实施例七
参见图9，它与图3所示实施例一的电路区别在于，所述误差放大器 的参考电压Vref由串接在静电端与接地端的电阻R1、 NPN三极管形成， 误差放大器的正相输入端与电阻R1、 NPN三极管的节点电连接。
当静电脉冲到来时，电容C将误差放大器的反相输入端耦合到低于 NPN三极管的基极一发射极电压时，误差放大器的输出端将静电泄放器件 ESD NMOS管的栅极拉高到一定电压，从而降低静电泄放器件ESD應OS管 的触发电压，同时提高其静电泄放时的导通均匀性。
实施例八
参见图IO，它与图4所示实施例二的电路区别在于，所述误差放大 器的参考电压Vref由串接在静电端与接地端的电阻R1、NPN三极管形成， 误差放大器的反相输入端与电阻R1、 NPN三极管的节点电连接。当静电脉冲到来时，电容C将误差放大器的正相输入端耦合到高于
NPN三极管的基极一发射极电压时，误差放大器的输出端将静电泄放器件 ESD丽0S管的栅极拉高到一定电压，从而降低静电泄放器件ESD丽0S管 的触发电压，同时提高其静电泄放时的导通均匀性。 实施例九
参见图11，它与图3所示实施例一的电路区别在于，所述误差放大 器的参考电压Vref由串接在静电端与接地端的电阻Rl、普通二极管Diode 形成，误差放大器的正相输入端与电阻R1、普通二极管Diode的节点电 连接。
当静电脉冲到来时，电容C将误差放大器的反相输入端耦合到低于普 通二极管Diode的正向导通电压时，误差放大器的输出端将静电泄放器件 ESD丽0S管的栅极拉高到一定电压，从而降低静电泄放器件ESD NM0S管 的触发电压，同时提高其静电泄放时的导通均匀性。
实施例十
参见图12，它与图4所示实施例二的电路区别在于，所述误差放大 器的参考电压Vref由串接在静电端与接地端的电阻Rl、普通二极管Diode 形成，误差放大器的反相输入端与电阻R1、普通二极管Diode的节点电 连接。
当静电脉冲到来时，电容C将误差放大器的正相输入端耦合到高于普 通二极管Diode的正向导通电压时，误差放大器的输出端将静电泄放器件 ESD腿0S管的栅极拉高到一定电压，从而降低静电泄放器件ESD丽0S管 的触发电压，同时提高其静电泄放时的导通均匀性。
权利要求
1、一种动态侦测静电保护电路结构，包括并接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路；所述动态侦测电路由电阻和电容串接组成；所述中间隔离电路用于隔离动态侦测电路和静电泄放电路，并驱动静电泄放电路；所述静电泄放电路由ESD NMOS管构成；中间隔离电路的输入端与动态侦测电路电连接，其输出端与静电泄放电路的输入端电连接；其特征在于所述中间隔离电路由误差放大器构成，利用误差放大器的参考电压Vref来控制对静电泄放电路的栅极电容进行充电或放电。
2、 如权利要求l所述的动态侦测静电保护电路结构，其特征在于 所述误差放大器的反相输入端与动态侦测电路的电阻R和电容C的节点连 接，误差放大器的正相输入端接参考电压V:ref。
3、 如权利要求2所述的动态侦测静电保护电路结构，其特征在于 所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、齐 纳二极管Zrner或普通二极管Diode形成，误差放大器的正相输入端与电 阻Rl、齐纳二极管Zrner或普通二极管Diode的节点电连接。
4、 如权利要求2所述的动态侦测静电保护电路结构，其特征在于 所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、PNP 三极管或NPN三极管形成，误差放大器的正相输入端与电阻R1、 PNP三极 管或NPN三极管的节点电连接。
5、 如权利要求l所述的动态侦测静电保护电路结构，其特征在于 所述误差放大器的正相输入端与动态侦测电路的电阻R和电容C的节点连接，误差放大器的反相输入端接参考电压Vref。
6、 如权利要求5所述的动态侦测静电保护电路结构，其特征在于 所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻R1、齐 纳二极管Zrner或普通二极管Diode形成，误差放大器的反相输入端与电 阻Rl、齐纳二极管Zrner或普通二极管Diode的节点电连接。
7、 如权利要求5所述的动态侦测静电保护电路结构，其特征在于 所述误差放大器的参考电压Vref由串接在静电端与接地端的电阻Rl 、PNP 三极管或NPN三极管形成，误差放大器的反相输入端与电阻Rl、 PNP三极 管或NPN三极管的节点电连接。
全文摘要
本发明公开了一种动态侦测静电保护电路结构，包括并接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路；所述动态侦测电路由电阻和电容串接组成；所述中间隔离电路用于隔离动态侦测电路和静电泄放电路，并驱动静电泄放电路；中间隔离电路的输入端与动态侦测电路电连接，其输出端与静电泄放电路的输入端电连接；其中所述中间隔离电路由误差放大器构成，利用误差放大器的参考电压Vref来控制对静电泄放电路的栅极电容进行充电或放电。本发明不仅可以灵活设置参考电压Vref，而且在版图中，对于动态侦测电路的电阻和电容的位置摆放也可以更灵活。
文档编号H01L27/02GK101442046SQ20071009427
公开日2009年5月27日 申请日期2007年11月23日 优先权日2007年11月23日
发明者田光春 申请人:上海华虹Nec电子有限公司