专利名称：用于精细电路形成的印刷电路板的制造方法
技术领域：
本发明一般地涉及一种用于精细电路形成的印刷电路板(PCB)的制造方法，更具体地，本发明涉及一种用于精细电路形成的PCB的制造方法，在电路形成技术中，就平坦化(planarization)技术而言，所述方法可以用于通过持续地进行低费用的机械抛光和化学蚀刻来经济地实现高度可靠的精细电路图案，取代常见的昂贵的工艺，如，CMP(化学机械抛光)。
背景技术：
随着最近电子工业的快速发展，在电子装置和PCB领域已经开发了各种技术。尤其是，依据电路图案形成趋向于减少安装面积并且提高容量和功能，用于形成精细电路的技术已经多样化并且迅速发展。
作为平坦化技术，在电路形成技术中，一种新型抛光工艺，称为CMP(其中机械去除工艺和化学去除工艺被结合在单一的工艺中)在二十世纪八十年代末由美国IBM公司想到。CMP是这样的工艺，当在亚微米规模上制造芯片时，必须进行这种工艺。此外，ILD(层间介质)CMP和金属CMP应当被持续施加于装置的层的所有表面，并且CMP在均匀地平坦化每层中起着主要作用，以便确保三维形状。CMP是一种抛光工艺，其中机械过程和化学过程同时进行，并且相互影响。
本申请中的平坦化技术主要依赖于CMP工艺。例如，美国专利第5196353号披露了一种利用CMP工艺的平坦化技术。
在这点上，下面根据常见技术并参照图1A和1B，描述了用于平坦化的CMP工艺及其装置。
在CMP工艺期间，通过衬垫12、24和浆料13、28对薄片11、26进行抛光。具有附着于其的衬垫12、24的抛光台简单地来回移动，头部25可以以预定压力展示挤压21同时进行旋转23和摇动22。在表面张力下或真空中将薄片12、26置于头部25。由于头部25的自载荷和通过头部的挤压21，薄片11、26的表面与衬垫12、24接触，而作为加工液体的浆料13供应入接触表面之间的细小缝隙15(该衬垫的孔)，以便通过浆料13内的抛光颗粒和衬垫12的表面突出物14实现机械去除作用，并且通过浆料13内的化学成分实现化学去除作用。
在CMP工艺中，由于施加于薄片11、26和衬垫12、24之间的挤压力，该装置在其突出物的上部与衬垫形成接触。这样的部分(压力专门地施加于其上)可以具有相对较高的表面去除率。因此，当该工艺进行时，这些突出物在其整个区域上被减少和均匀地去除。
虽然就物质去除率(MRR)、厚度均一性、以及表面质量而论，CMP可以表现出有利的性能，但是其限制在于昂贵的工艺并且不适用于大面积应用。
发明内容
为了避免相关领域中遇到的问题，本申请的发明人对制造用于精细电路形成的PCB的方法进行的深入和彻底研究导致新型平坦化技术的发展，从而产生了本发明，上述新型平坦化技术是便宜的并且可以容易地应用于大面积，由此可以取代传统的昂贵的平坦化工艺。
因此，本发明的一个目的是提供一种在减少的加工时间内利用便宜的平坦化技术来制造用于精细电路形成的PCB的方法。
本发明的另一目的在于提供一种制造用于精细电路形成的PCB的方法，可以预期其与压印工艺联用时会表现出协同效应。
本发明的又一目的在于提供一种适于大面积应用的制造用于精细电路形成的PCB的方法。
为了实现上述目的，本发明提供了一种制造用于形成精细电路的PCB的方法，包括(a)提供印刷电路板，包括具有用于电路形成的负像图案(negative pattern)的介质(dielectric)层，其包含通孔(via hole)和线路，形成在其至少一个表面上；(b)在所述电介质层上形成金属层，以便所述金属层在加载到所述电介质层的负像图案上时在所述电介质层上过厚地形成；(c)通过机械抛光去除过度地形成在所述电介质层上的部分金属层；以及(d)通过化学蚀刻去除形成在所述电介质层上的过多金属层的其它部分，由此形成电路。
因此，优选进行所述机械抛光直到形成在所述电介质层上的过度金属层具有0.1～20μm的厚度。
优选以0.1～20μm/min的蚀刻速度进行化学蚀刻。
可以利用打磨抛光(buffing)、砂带抛光、磨光(polishing)、或其组合进行所述机械抛光。
优选通过压印工艺形成电介质层的负像图案。
此外，所述电介质层的负像图案优选具有20nm到200μm的节距。
所述金属层可以通过无电镀金属和电镀金属形成。
此外，所述金属层优选包括选自由金、银、镍、铝、铜、及其合金组成的组的导电金属。
图1A是横截面图，其示意性的示出了根据传统技术，利用CMP对薄片表面进行抛光的过程；图1B为顺序地示出了根据传统技术的CMP装置的示图；图2为示出了根据本发明制造用于精细电路形成的PCB的过程的流程图；图3A至3F为顺序地示出了根据本发明的制造用于精细电路形成的PCB的过程的横截面图；
图4为示出了根据本发明在制造用于精细电路形成的PCB后的机械平坦化过程的视图；图5为示出了本发明的实施例1制造的PCB的电路图案的顶面的扫描电子显微图(SEM)；图6为示出了本发明的实施例1制造的PCB的电路图案的横截面的SEM；图7为示出了本发明的实施例2制造的PCB的电路图案的横截面的SEM；图8为示出了本发明的比较实施例1制造的PCB的电路图案的顶面的SEM；图9为示出了本发明的比较实施例2制造的PCB的电路图案的横截面的SEM；以及图10为示出了本发明的比较实施例3制造的PCB的电路图案的横截面的SEM。
具体实施例方式
以下，将参照附图详细描述本发明。
在本发明中，提供了制造用于精细电路形成的PCB的方法，在电路形成技术中，就平坦化技术而言，其中可以通过持续地进行低花费的机械抛光和化学蚀刻便宜地和简单地实现精细电路图案，替代常见的昂贵方法，如CMP。
图2示意性地示出了根据本发明制造用于精细电路形成的PCB的方法的流程图。
如图2所示，根据本发明，制造用于精细电路形成的PCB的方法包括制备包括具有负像图案(negative pattern)的电介质层(dielectric layer)的PCB(S201)、形成在电介质层的负像图案内和电介质层上的金属层(S202)、机械抛光(S203)、以及化学蚀刻(S204)。
在步骤S201中，提供了包含具有用于电路形成的负像图案的电介质层(包含形成在其至少一个表面上的通孔和线路)的PCB，在步骤S202中，金属层形成在该电介质层上，以致当它被加载到该电介质层的负像图案内时在该电介质层上过厚地形成。
在步骤S203中，部分金属层(其过度地形成在该电介质层上)通过机械抛光被去除，其后，在步骤S204中，该金属层的其它部分(其过度地形成在该电介质层上)通过化学蚀刻被去除，由此完成该电路。
参照图3A到3F和图4，根据本发明，制造用于精细电路形成的PCB的方法详细描述如下。
首先，制备PCB 101，其包括形成在其至少一个表面上的具有用于电路形成的负像图案的电介质层102(包含通孔103和线路104)(图3A)。
PCB 101没有特别限制，只要它在电路形成后需要平坦化(planarization)过程，如果需要，可以使用具有利用典型电路形成工艺形成的内电路的多层PCB。PCB 101的面积没有特别限制，但优选具有约100～10000cm2的大小。
电介质层102可以以约1～1000μm的厚度形成在PCB 101上，并且其材料没有特别限制，只要它在PCB领域在绝缘层中通常使用。
此外，在电介质层102内形成用于电路形成的负像图案103、104的工艺没有特别限制，只要它在本领域是已知的。压印工艺(imprinting process)是特别有用的。该负像图案通常具有线路和约10nm到100μm的空间，即，从约20nm到200μm的节距(pitch)。尤其是，为了实现精细电路，优选该节距为约0.1～50μm。
其后，金属层105形成在电介质层102上，以便当它被加载到电介质层102的负像图案103、104内时过厚地形成在电介质层102上(图3B)。
虽然形成金属层105的工艺没有特别限制，只要它在本领域是已知的，但是优选应用无电镀工艺和电镀工艺。因此，该金属包括选自金(Au)、银(Ag)、镍(Ni)、铝(Al)、铜(Cu)、以及其合金中的至少一种导电金属。在形成该金属层的过程中，该金属层不希望地平坦地形成在该负像图案上以及负像图案内。
其后，利用抛光机106通过机械抛光去除由此过度形成的部分金属层105，以便随后的化学蚀刻过程可以容易地进行(图3C和3D)。金属层105的上部(其具有非均匀的表面)被平坦化同时被抛光(图4)。即，如图4(C)所示，金属层105的上部被逐渐去除并由此近似平坦化(与抛光循环的数量增加成比例)(图4的(C1)到(C4))。
这样的机械抛光过程应当被进行直到过度形成的金属层105变成约0.1～20μm厚，优选约1～10μm厚，以便使随后的化学蚀刻过程的效率最大化。
虽然机械抛光工艺没有特别限制，只要它在本领域是已知的，它包括，例如打磨抛光(buffing polishing)、砂带抛光(sand beltpolishing)、磨光、或其组合。
此外，金属层105的上部的其它部分(其在机械抛光以后仍然具有合适的厚度)通过化学蚀刻被完全去除，从而形成电路105(图3E和3F)。
可用于本发明的化学蚀刻工艺没有特别限制，但是可以应用浸渍工艺(dipping process)，该工艺利用包含蚀刻剂108的蚀刻槽，如图3E所示。此外，可以应用包括喷涂的各种化学湿法蚀刻工艺。
因此，该化学蚀刻应当以约0.1～20μm/min的蚀刻速度进行，优选以0.3～1μm/min的蚀刻速度进行，以便完全去除过度形成的金属层，并实现精确的电路图案而不会过度蚀刻。
此外，该蚀刻剂没有特别限制，只要它是电路形成工艺中通常使用的。
在由此完成的电路图案上，可以另外形成具有负像图案的另一电介质层，其依赖于基底的最终用途，并且上述电路层形成过程可以持续地进一步进行，由此可以实现多层电路图案。选择性地，在施加外层的情况下，可以继续进行典型的外层形成工艺，包括阻焊剂(solder resist)的应用。
此外，在根据本发明制造PCB的方法与压印工艺联合应用的情况下，更精细的电路图案可以非常可靠和经济地形成。
通过下述实施例，可以更好地理解本发明，这些实施例用于描述而不是限制本发明。
实施例1在下面的条件下，对PCB(包括具有用于在其一个表面上形成电路的负像图案的电介质层)进行无电镀铜和电镀铜，由此当加载到电介质层的负像图案内时在电介质层上形成约20μm厚的铜镀层。随后，在下面的条件下进行机械抛光过程直到铜镀层的上部具有约6μm的厚度，其后在下面的条件下进行化学蚀刻过程，由此完全去除铜镀层的上部(除了电路图案)，由此制造具有约12.27μm的电路图案的PCB。由此获得的电路图案的顶面(俯视图)(topplan)和横截面的SEM分别示于图5和图6。
□无电镀铜无电镀铜过程符合沉积原理，其中钯(催化剂)通过吸附(在非金属的情况下)或替换(在金属的情况下)附着于基底，随后从包括在无电镀铜溶液内的还原剂接受电子，由此沉积铜。此外，在无电镀铜过程前，进行下面的预处理过程。
即，步骤包括调节剂(60℃，5分钟)→预浸渍(室温，1分钟)→活化剂(60℃，5分钟)→还原剂(30℃，3分钟)→无电镀铜(32℃，10分钟)。简单地描述单独的预处理过程的功能调节剂过程的功能是利用包括表面活性剂的溶液有效地吸附钯离子，而预浸渍过程的功能是保护用于随后的活化剂过程的溶液。随后，进行活化剂过程，其称为催化剂供应过程，因为钯以离子状态溶解。此外，该还原剂过程的功能是将钯离子转变为金属钯。其后，进行无电镀铜。
□电镀铜对于电镀铜，所用的为镀铜溶液，包括无机物质(包括金属盐(CuSO4·5H2O)、导电盐(H2SO4)和氯离子(Cl-))、以及添加剂(包括用于极化的整平剂(leveller)(VF-II A，从日本Ebara可获得)和用于加速的抛光剂(VF-II B，从日本Ebara可获得)，其中浓度如下CuSO4·5H2O＝200g/l，H2SO4＝30g/l，Cl-＝40ppm/l，整平剂＝25ml/l，以及抛光剂＝0.5ml/l。因此，镀覆温度为20～25℃，电流密度为1.5A/dm2，并以5l/min施加空气搅拌过程。
□抛光条件-抛光类型陶瓷抛光和刷子抛光的组合-RPM1800 RPM-传送带的速度2m/min-压力0.5A□化学蚀刻作为蚀刻剂，所用的为EBA CHEM Fine Etch SAC系列，可以从日本的Ebara获得，其目前在PCB的半添加工艺中用于电路形成，并且蚀刻速度为约1μm/min。蚀刻过程以浸渍方式进行，同时以每分钟100个往复移动(reciprocal movement)进行搅拌，并且该溶液包括如下物质。
CuSO4·5H2O＝15g/l，H2SO4＝5％，35％-H2O2＝5％。
蚀刻温度为35℃。
实施例2以与实施例1相同的方式制造PCB，除了化学蚀刻过程以如下方式进行。其横截面的SEM示于图7。
□化学蚀刻作为蚀刻剂，所用的为NBD系列，可以从日本的Ebara获得，并且蚀刻速度为约2～3μm/min。蚀刻过程以浸渍方式进行，同时以每分钟100个往复移动进行搅拌，并且该溶液包括如下物质。
CuSO4·5H2O＝15g/l，H2SO4＝4％，35％-H2O2＝5％蚀刻温度为30℃。
比较实施例1以与实施例1相同的方式制造PCB，除了仅利用机械抛光完全去除形成在负像图案上的过多的铜镀层。其顶面的100x和50x放大的SEM示于图8。
比较实施例2以与实施例1相同的方式制造PCB，除了仅利用化学蚀刻以约15μm/min的蚀刻速度完全去除形成在负像图案上的过多的铜镀层。其横截面的500x放大的SEM示于图9。
比较实施例3以与实施例1相同的方式制造PCB，除了仅利用化学蚀刻以约30μm/min的蚀刻速度完全去除形成在负像图案上的过多的铜镀层。其横截面的500x放大的SEM示于图10。
如图5到10所示，在根据本发明的方法制造的PCB的情况下(图5到7)，没有这样的现象，即其中除了电路图案的铜之外残留不必要的铜(图9)，或者其中电路图案被过度蚀刻(图8和图10)，仅仅非必要的铜箔被完全去除，由此实现高度可靠的精细电路图案。
虽然为了说明目的，已经披露了关于制造用于精细电路形成的PCB的方法的本发明优选的具体实施方式
，但是本领域的技术人员应认识到各种改变、添加和替换是可能的，而不偏离本发明的技术精神。
如上所示，本发明提供了一种制造用于精细电路形成的PCB的方法。根据本发明的方法，替代昂贵的CMP，机械抛光和化学蚀刻被持续进行以由此顺序地去除并平坦化非必要的金属层。由此，在缩短的加工时间内，通过便宜的平坦化过程，可以实现精细电路图案。
此外，可以预期本发明的方法与压印工艺联用具有协同作用，并且还可以用于持续加工的各种领域。同样，本发明的方法是有利的，因为它涉及简单的过程，并且适用于大的范围，由此产生经济利益。
改变、添加和替换落入如所附权利要求所披露的本发明的范围内。
权利要求
1.一种制造用于形成精细电路的印刷电路板的方法，包括(a)提供印刷电路板，包括形成在其至少一个表面上的电介质层，所述电介质层具有用于电路形成的负像图案，包含通孔和线路；(b)在所述电介质层上形成金属层，以便所述金属层在加载到所述电介质层的负像图案上时在所述电介质层上过厚地形成；(c)通过机械抛光去除过度地形成在所述电介质层上的部分金属层；以及(d)通过化学蚀刻去除过度形成在所述电介质层上的其它部分的金属层，由此形成电路。
2.根据权利要求1所述的方法，其中，进行所述机械抛光直到过度形成在所述电介质层上的所述金属层具有0.1～20μm的厚度。
3.根据权利要求1所述的方法，其中，所述化学蚀刻以0.1～20μm/min的蚀刻速度进行。
4.根据权利要求1所述的方法，其中，利用打磨抛光、砂带抛光、磨光、或其组合进行所述机械抛光。
5.根据权利要求1所述的方法，其中，所述电介质层的负像图案通过压印工艺形成。
6.根据权利要求1所述的方法，其中，所述电介质层的负像图案具有20nm到200μm的节距。
7.根据权利要求1所述的方法，其中，所述金属层通过无电镀金属和电镀金属形成。
8.根据权利要求1所述的方法，其中，所述金属层包括选自由金、银、镍、铝、铜、及其合金组成的组的导电金属。
全文摘要
本发明披露了一种制造用于形成精细电路的印刷电路板的方法，其中通过机械抛光随后通过化学蚀刻去除形成在电路图案上部的非必要金属层。在本发明的方法中，代替昂贵的化学机械抛光，持续施加机械抛光和化学蚀刻，由此顺序地去除和平坦化该非必要金属层。由此，通过便宜的、简单的、以及持续的过程，该平坦化方法可以精确地进行，由此可以将该方法施加于大面积区域并经济地获得精细电路图案。
文档编号H01L21/00GK101072472SQ20071009817
公开日2007年11月14日 申请日期2007年4月20日 优先权日2006年5月9日
发明者李春根, 罗承铉, 李相汶, 李政祐, 郭正福, 赵在春, 金致成 申请人:三星电机株式会社