专利名称：立体封装结构的制作方法
技术领域：
本发明涉及一种封装结构，特别是涉及一种半导体的立体封装结构。
背景技术：
现今各类电子产品的共同趋势不外乎轻、薄、短、小，如何在有 限的空间内，置放最多的元件或是线路，这乃是目前设计电子产品的 设计者最想要达到的目标。因此，基于这种想法，三维空间的封装结 构也成为提高元件密度的解决方式。负载点(Point-of-Load, POL)转换器又称为直流-直流转换器 (DC/DC converter),传统的负载点转换器是以球栅阵列(Ball Grid Array, BGA)封装或基板栅格阵列(Land Grid Array, LGA)封装等方式封装。如图1所示，已知负载点转换器1包含控制元件11、金氧半场效 晶体管(MOSFET)13及扼流线圈(choke)15，以球栅阵列封装为例，将控 制元件11、金氧半场效晶体管芯片13及扼流线圈15电性连接到具有 线路设计的基板17(例如印刷电路板)上，再以模封(Molding)技术封装成一负载点转换器封装结构。由于已知的封装方法是将负载点转换器1的控制元件、金氧半场 效晶体管芯片、扼流线圈及其它元件电性连接至基板的同一平面上， 所占的面积较大，无法满足轻、薄、短、小之需求，且所有元件均模 封于单一封装体内，故使用弹性差，且有元件损坏时，即需将整个封-装结构更换而造成材料浪费。此外，扼流线圈也会对控制元件产生电5磁干扰(Electro-Magnetic Interference, EMI)。发明内容本发明之一目的，提出一种立体封装结构，以解决已知封装结构 的问题。本发明之另一目的，提出一种立体封装结构，利用屏蔽层之设置 以阻绝或降低电磁干扰。本发明之又一目的，提出一种立体封装结构，将储能元件堆叠于 半导体封装体上，使得到更小型化的封装结构。本发明之再一目的，提出一种立体封装结构，可提升整体散热效果。本发明之又一目的，提出一种立体封装结构，应用于一负载点转 换器，并将负载点转换器中除了扼流线圈外的其余的元件封装在一半 导体封装体内，再将半导体封装体与扼流线圈采用垂直堆叠以形成立 体封装结构，以得到更小型化的封装结构。为达到上述目的，本发明一实施例之立体封装结构包括一半导体 封装体、 一储能元件及一屏蔽层，半导体封装体具有一第一导电元件、 一第二导电元件及一控制元件，储能元件堆叠于半导体封装体之上， 储能元件电性连接于该第二导电元件且包括一磁性体，屏蔽层设置于 控制元件与至少部分该磁性体之间，藉以阻绝或降低电磁干扰，并使 得到更小型化的封装结构。本发明的立体封装结构另可应用于负载点 转换器。通过上述技术特征，本发明的有益效果表现为采用垂直堆叠的 方式组装立体封装结构，可改善已知元件全部设置同一平面上的问题，使得到更小型化的封装结构。而利用具有电路配置的基板的高线路密 度的优点，使能在小体积下却能做高度集成的电路设计，符合市场小 型化需求。另外，利用屏蔽层的设置可有效阻绝或降低电磁干扰。
图l为已知的负载点转换器的封装结构示意图。 图2为本发明一实施例立体封装结构侧视示意图。图3A至图3D为本发明半导体封装体的第二导电元件及屏蔽层的各种结构剖面示意图。图4A为本发明负载点转换器的立体封装结构之剖面示意图。 图4B为本发明另一半导体封装体内部结构示意图。图中符号说明1 负载点转换器 11 控制元件13 金氧半场效晶体管(MOSFET)15 扼流线圈(choke)17 基板2 立体封装结构 21 半导体封装体 23 储能元件25 屏蔽层27 接着胶211 第二表面212 控制元件213 第一表面215 侧壁216 第一导电元件217、 217a、 217b、 217c第二导电元件218 导线架导线架218a 引脚 219 导体结构231 电极232 磁性体3 负载点转换器 31、 31a、 31b3113111 第一表面312313314315316 33331332333 35半导体封装体控制元件金氧半场效晶体管 电阻 电容储能元件 电极磁性体 屏蔽层具体实施方式
本发明一些实施例的详细描述如下，然而，除了该详细描述外， 本发明还可以广泛地在其它的实施例施行。亦即，本发明的范围不受 已提出之实施例的限制，而应以本发明提出的申请专利范围为准。此 外，为提供更清楚的描述及更易理解本发明，附图内各部分并没有依 照其相对尺寸绘图，某些尺寸与其它相关尺度相比已经被夸张；不相 关之细节部分也未完全绘出，以求附图的简洁。如图2所示，本发明一实施例的立体封装结构2包含半导体封装 体21、储能元件23及屏蔽层25。半导体封装体21具有第一表面213、 相对于第一表面213之第二表面211，以及连接于第一表面213与第二表面211之间的侧壁215。半导体封装体21的第二表面211或侧壁215 可具有多个第一导电元件216，但不以此为限。第一导电元件216用以 与外界(例如主机板)电性连接。第一导电元件216可以为引脚(lead)、 焊垫(pad)或锡球(solderball)，但不以此为限。半导体封装体21更具有 多个第二导电元件217，用以与储能元件23电性连接。第一导电元件 216可设置于第一表面213，但不以此为限。半导体封装体21可例如 为方形扁平无引脚封装(Quad Flat No-lead package, QFN)、方形扁 平式封装结构(Quad Flat Package, QFP)或超小型封装(SSO)等，但不 以此为限。半导体封装体21还包括一控制元件212，例如为控制芯片 (IC)或驱动芯片(IC)等。储能元件23堆叠于半导体封装体21之第一表面213上。储能元 件23电性连接于第二导电元件217，于本实施例中，储能元件23例如 为电感(Inductor)，且具有线圈(图中未示)、 一磁性体232及电极231。 电极231用以与第二导电元件217电性连接，且电极231可直接由线 圈两端形成，或于线圈两端连接导线架而形成，但不以此为限。屏蔽层25设置于控制元件212与至少部分磁性体232之间，用以 阻绝、降低或抑制磁性体232对控制元件212的电磁干扰 (Electro-Magnetic Interference, EMI)。本实施例中，屏蔽层25设置于半 导体封装体21之第一表面213与储能元件23之间，屏蔽层25可为一 呈金属薄片的金属屏蔽层且其材质可为铜、铁、镍或铝其中之一。屏 蔽层25可使用高导热性的接着胶27固定于半导体封装体21的第一表 面213与储能元件23之间。接着胶27可为环氧树脂(Epoxy)、硅胶 (Silicon)、银胶(Silver Adhesive)或导电胶(Conductive Adhesive)。此夕卜， 亦可直接采用银胶(Silver Adhesive)涂布于半导体封装体21与储能元件 23之间以形成屏蔽层25。以图2的封装结构进行实验，并假设控制元件212的操作频率为 200KHz，当屏蔽层25釆用铜材质的金属薄片时，量测到的操作频率于200-300 KHz振荡；屏蔽层25采用铝材质的金属薄片时，量测到的操 作频率于200 400KHz振荡；而未设置屏蔽层25时，量测到的操作频 率于200~600 KHz振荡；由此可知，当控制元件212进行操作时会受 到磁性体232的干扰，使控制元件212的频率产生振荡，通过屏蔽层 25可有效降低频率振荡的幅度。另外，当屏蔽层25为金属薄片时，尚有二种置入方式。第一种方 法为在半导体封装体21或储能元件23模造(molding)制程中，将屏蔽 层25置入半导体封装体21或储能元件23内，使屏蔽层25包覆在半 导体封装体21内(如图3B)或储能元件23内(如图3C)。详细地说，如 图3B所示，屏蔽层25设置半导体封装体21内，当半导体封装体21 与储能元件23电性连接时，屏蔽层25可阻绝或降低储能元件23对半 导体封装体21(特别是控制元件212)的电磁干扰。如图3C所示，屏蔽 层25设置储能元件23内，当半导体封装体21与储能元件23电性连 接时，屏蔽层25可阻绝或降低储能元件23对半导体封装体21(特别是 控制元件212)的电磁干扰。第二种方法为利用半导体封装体21的导线架(lead frame)218的一 部分或储能元件23的导线架的一部分作为屏蔽层25，如图3D所示， 于导线架218设计时即预留一部分导线架作为屏蔽层25，于模封 (molding)制程前，先将导线架218弯折至控制元件212与至少部分磁 性体232之间，再进行模封(molding)制程。或者，可利用储能元件23 的导线架(即电极231)先弯折至半导体封装体21与储能元件23之间作 为屏蔽层25，再以高导热性的接着胶与半导体封装体21或储能元件 23做连接。有关第二导电元件217形成方式及其与储能元件23电性连接之方 式，详细叙述于下。如图3A所示，利用半导体封装体21的导线架218 形成第一导电元件216 (如图2所示)，同时预留引脚218a延伸出半 导体封装体21夕卜，而于半导体封装体21模封(molding)完成后沿半导体封装体21表面向上弯折至第一表面213以形成第二导电元件217a， 储能元件23的电极231(例如导线架)再利用表面粘着技术(Surface Mounting Technology, SMT)与第二导电元件217a进行组装并完成电性 连接。或者，如图3B所示，在导线架218上设置导体结构219(例如铜 柱)并使导体结构219朝第一表面213方向延伸至露出第一表面213， 形成第二导电元件217b，第二导电元件217b再利用表面粘着技术 (Surface Mounting Technology, SMT)与储能元件23之电极231(例如 导线架)电性连接。再者，如图3C所示，在导线架218上设置导体结 构219(例如铜柱)并使导体结构219朝第一表面213方向延伸至露出第 一表面213，形成第二导电元件217c，第二导电元件217再利用焊锡 (Solder)方式与储能元件23之电极231电性连接。如图4 A及图4 B所示，本发明的立体封装结构2可应用于负载点 转换器3又称直流-直流转换器(DC/DC converter)。负载点转换器3包 含半导体封装体31a (31b)、储能元件33及屏蔽层35，有关储能元件 33、半导体封装体31及屏蔽层35之间的相关结构如上述之立体封装 结构2中储能元件23、半导体封装体21及屏蔽层25所述，故在此不 再赘述。而半导体封装体31a (31b)与储能元件33之内部结构，如图4A 所示。半导体封装体31a包含导线架311、基板312及多个元件(例如控 制元件313、金氧半场效晶体管314、电阻315及电容316)。导线架311 设置于半导体封装体31a之第二表面(即第二表面211)上。基板312堆 叠于导线架311之第一表面3111上，详细地说，基板312以胶材(例如 银胶)或者利用焊锡(Solder)方式堆叠固定至导线架311上。基板312为 一具有电路配置的基板，例如印刷电路板(PCB)，藉以提高电路密度。 负载点转换器3的部分元件可设置在基板312上，其余元件可设置在 导线架311上，以减少所需占用导线架311的面积，以得到更小的半 导体封装体31 a的面积。基板312上的元件可通过打线方式形成导线 或倒装(flip chip)方式电性连接至基板312上的电路，再以导线将基板312上的电路电性连接到导线架311或导线架311上的元件，导线架 311上的元件可通过打线方式形成导线或倒装(flip chip)方式电性连 接到导线架311上。本实施例中，基板312上设置控制元件313及被 动元件(例如电阻315及电容316)，导线架311上设置功率元件(例如 金氧半场效晶体管MOSFET 314)，功率元件可通过导线架311提供散 热，散热效果较直接设置于基板上佳，藉以提升封装结构的整体散热 效果。储能元件33为一扼流线圈(Choke)且包括电极331、线圈332 及磁性体333，磁性体333包覆线圈332，电极331延伸出磁性体333 外，电极331可直接由线圈332两端形成或于线圈332两端连接导线 架而形成。此外，半导体封装体31b之内部结构亦可如图4B所示，半导体封 装体31b包含导线架311、至少一控制元件313及至少一金氧半场效晶 体管314。控制元件313及金氧半场晶体管314直接固定在导线架311 上，通过打线方式形成导线，使控制元件313及金氧半场晶体管314 与导线架311电性连接。本发明采用垂直堆叠的方式组装立体封装结构，可改善已知元件 全部设置同一平面上之问题，使得到更小型化的封装结构。而利用具 有电路配置的基板的高线路密度的优点，使能在小体积下却能做高度 集成的电路设计，符合市场小型化需求。另外，利用屏蔽层的设置可 有效阻绝或降低电磁干扰。本发明的立体封装结构，应用于负载点转换器，并将负载点转换 器中除了扼流线圈外的其余的元件封装在一半导体封装体内，再将半 导体封装体与扼流线圈采用垂直堆叠以形成立体封装结构，以得到更小型化的封装结构。本发明中将扼流线圈与其余的元件分为两个独立的单元，可方便 不同使用者对电性及封装尺寸要求，而能做最适当的搭配及组合，能使产品多样化及降低呆料风险，增加使用弹性。与已知技术相比较， 已知技术所有元件均模封于单一封装体内，故使用弹性差，且有元件 损坏时，即需将整个封装结构更换而造成材料浪费。以上所述之实施例仅为说明本发明的技术思想及特点，其目的在 使熟习此项技艺之人士能够了解本发明内容并据以实施，当不能以此 限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变 化或修饰，仍应涵盖在本发明的专利范围内。
权利要求
1.一种立体封装结构，包含一半导体封装体，具有一第一表面、一相对于该第一表面的第二表面及连接于该第一表面与该第二表面之间的至少一侧壁，该半导体封装体具有用以与外界电性连接的第一导电元件及一第二导电元件，该半导体封装体还包括一控制元件；一储能元件，堆叠于该半导体封装体的第一表面上，该储能元件电性连接于该第二导电元件，且该储能元件包括一磁性体；以及一屏蔽层，设置于该控制元件与至少部分该磁性体之间。
2. 如权利要求l所述的立体封装结构，其中该屏蔽层设置于该半 导体封装体的该第一表面与该储能元件之间。
3. 如权利要求2所述的立体封装结构，还包括一接着剂，以固定 该屏蔽层于该半导体封装体的该第一表面与该储能元件之间，该接着' 剂可为环氧树脂、硅胶、银胶或导电胶。
4. 如权利要求2所述的立体封装结构，其中该屏蔽层为涂布于该 半导体封装体的该第一表面与该储能元件之间的银胶。
5. 如权利要求l所述的立体封装结构，其中该屏蔽层置入该半导体封装体内。
6. 如权利要求l所述的立体封装结构，其中该屏蔽层置入该储能元件内。
7. 如权利要求1所述的立体封装结构，其中该屏蔽层的材质为铜、 铁、镍或铝其中之一，且该屏蔽层为一金属薄片。
8. 如权利要求l所述的立体封装结构，其中该屏蔽层为铜材质的 金属薄片。
9. 如权利要求l所述的立体封装结构，其中该半导体封装体包含 导线架。
10. 如权利要求9所述的立体封装结构，其中该第二导电元件为该导线架弯折至该第一表面的引脚。
11. 如权利要求9所述的立体封装结构，其中该第二导电元件为设置在该导线架上的一导电结构，该导电结构露出该半导体封装体的 该第一表面。
12. 如权利要求11所述的立体封装结构，其中该导电结构为铜柱。
13. 如权利要求9所述的立体封装结构，其中该屏蔽层为该导线 架的一部分。
14. 如权利要求1所述的立体封装结构，其中该储能元件包括导 线架，该屏蔽层为该储能元件的该导线架的一部分。
15. 如权利要求1所述的立体封装结构，其中该立体封装结构为一负载点转换器，且该储能元件为扼流线圈，该扼流线圈包括一线圈、包覆该线圈的该磁性体及电极，该电极与该第二导电元件电性连接，该半导体封装体还包括一导线架、 一具有电路配置的基板及至少一功率元件，该基板堆叠于该导线架上，该控制元件设置在该基板上，该 功率元件设置在该导线架。
16. 如权利要求1所述的立体封装结构，其中该立体封装结构为 一负载点转换器，且该储能元件为扼流线圈，该扼流线圈包括一线圈、包覆该线圈的该磁性体及电极，该电极与该第二导电元件电性连接， 该半导体封装体还包括一导线架及至少一功率元件，该功率元件及该 控制元件设置在该导线架上。
17. —种立体封装结构，应用于一负载点转换器，其包含 一半导体封装体，具有一第一表面、 一相对于该第一表面的第二表面及连接于该第一表面与该第二表面之间的至少一侧壁，该半导体 封装体具有一用以与外界电性连接的第一导电元件及一第二导电元 件；以及一扼流线圈，堆叠于该半导体封装体的第一表面上，该储能元件 电性连接于该第二导电元件。
18. 如权利要求17所述的立体封装结构，其中该半导体封装体还包含一导线架；一具有电路配置的基板，堆叠于该导线架上；及 至少一控制元件，固定于该基板上；及 至少一金氧半场效晶体管固定于该导线架上。
19. 如权利要求17所述的立体封装结构，其中该半导体封装体还包含一导线架；及多个元件，固定于该导线架上，该多个元件包含至少一控制元 件及至少一金氧半场效晶体管。
全文摘要
一种立体封装结构包括一半导体封装体、一储能元件及一屏蔽层，半导体封装体具有一第一导电元件、一第二导电元件及一控制元件，储能元件堆叠于半导体封装体之上，储能元件电性连接于该第二导电元件且包括一磁性体，屏蔽层设置于控制元件与至少部分该磁性体之间，藉以阻绝或降低电磁干扰，并使得到更小型化的封装结构。本发明的立体封装结构另可应用于负载点转换器。
文档编号H01L23/552GK101330075SQ20071011185
公开日2008年12月24日 申请日期2007年6月20日 优先权日2007年6月20日
发明者刘春條, 温兆均, 陈大容 申请人:乾坤科技股份有限公司